CN116153970B - 半导体外延结构及制备方法和半导体器件 - Google Patents

半导体外延结构及制备方法和半导体器件 Download PDF

Info

Publication number
CN116153970B
CN116153970B CN202310240723.8A CN202310240723A CN116153970B CN 116153970 B CN116153970 B CN 116153970B CN 202310240723 A CN202310240723 A CN 202310240723A CN 116153970 B CN116153970 B CN 116153970B
Authority
CN
China
Prior art keywords
buffer layer
layer
enhanced
enhancement
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310240723.8A
Other languages
English (en)
Other versions
CN116153970A (zh
Inventor
倪贤锋
范谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN202310240723.8A priority Critical patent/CN116153970B/zh
Publication of CN116153970A publication Critical patent/CN116153970A/zh
Application granted granted Critical
Publication of CN116153970B publication Critical patent/CN116153970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体外延结构及制备方法和半导体器件。外延结构包括：衬底；缓冲层，位于所述衬底上；增强型缓冲层，所述增强型缓冲层包括第一增强缓冲层和第二增强缓冲层，所述第一增强缓冲层为Si单晶薄膜层，位于所述缓冲层上，所述第二增强缓冲层为MgN单晶薄膜层，位于所述第一增强缓冲层上；势垒层，所述势垒层位于所述第二增强缓冲层上。采用上述结构Si单晶层，MgN单晶层，其净电荷方向与原有AlGaN/GaN异质结界面产生的极化电场方向一致，起到了增强、强化原有的2DEG沟道层，拓宽了沟道层的有效厚度范围。

Description

半导体外延结构及制备方法和半导体器件
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种半导体外延结构及制备方法和半导体器件。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体材料的代表，具有突出的优势。GaN功率器件，在外延层标准制程的模板(template)发展过程中，基于硅(Si)基功率器件结构，结合GaN材料本身的物理和化学特性，开发出了一系列适合GaN器件本身的金属-氧化物半导体场效应晶体管(MOSFET)功率器件。
基于Si材料制程的MOSFET、绝缘栅双极型晶体管IGBT(IGBT)等器件的开关工作原理是通过掺杂注入技术得到的P型空穴或N型电子的载流子输运过程控制实现；基于GaN材料制程的高频功率开关器件原理是基于对AlGaN/GaN异质结层中极化效应得到的二维电子气(2DEG)沟道层的开通与关断控制，其2DEG的迁移率远高于Si材料。因2DEG浓度受限与沟道层厚度较窄，通常单通道层只有10nm以下，导致所述GaN功率器件工作电流小于30A/每单颗芯片和可承载的工作电压(通常小于950V)受限，存在高电压、高电流、高功率下无法突破的工作瓶颈。
发明内容
本发明的目的在于提供一种半导体外延结构及制备方法和半导体器件，以解决传统方法工作电流小、可承载工作电压受限的问题。
为解决上述技术问题，本发明提供一种半导体外延结构，包括：
衬底；
缓冲层，位于所述衬底上；
增强型缓冲层，所述增强型缓冲层包括第一增强缓冲层和第二增强缓冲层，所述第一增强缓冲层为Si单晶薄膜层，位于所述缓冲层上，所述第二增强缓冲层为MgN单晶薄膜层，位于所述第一增强缓冲层上；
势垒层，所述势垒层位于所述第二增强缓冲层上。
在一具体实施方式中，包括多个周期交替层叠的所述增强型缓冲层和所述势垒层；
还包括多个阻挡层，所述增强型缓冲层和势垒层之间设置有一个阻挡层，所述阻挡层上表面与所述第一增强缓冲层接触，下表面与所述势垒层接触。
在一具体实施方式中，所述第一增强缓冲层单层厚度小于10nm，和/或第二增强缓冲层单层厚度小于10nm。
在一具体实施方式中，所述增强型缓冲层包括3～20个所述第一增强缓冲层和3～20个所述第二增强缓冲层。
基于同一发明构思，本发明还提供一种半导体外延结构制备方法，包括：
步骤S1：提供衬底；
步骤S2：在所述衬底上生长缓冲层；
步骤S3：在所述缓冲层上生长增强型缓冲层，包括步骤S31生长第一增强缓冲层和步骤S32生长第二增强缓冲层；
所述步骤S31包括：采用MOCVD化学气相法将SiH4分解为Si，沉积至所述缓冲层上，生长出Si单晶薄膜层；
所述步骤S32包括：在MOCVD设备内对所述第一增强缓冲层做退火处理，在所述第一增强缓冲层上生长MgN单晶薄膜层；
步骤S4：在所述第二增强缓冲层上生长势垒层。
在一具体实施方式中，还包括：步骤S5：在所述势垒层上生长阻挡层；
步骤S6：重复执行步骤S3～步骤S5，且最上层是势垒层。
在一具体实施方式中，其特征在于，所述第一增强缓冲层单层厚度小于10nm，和/或所述第二增强缓冲层单层厚度小于10nm。
在一具体实施方式中，所述第一增强缓冲层生长温度为1200℃～1650℃。
在一具体实施方式中，所述第二增强缓冲层生长温度为850℃～1050℃。
基于同一发明构思，本发明还提供一种半导体器件。
与现有技术相比，本发明提出一种新型的外延结构，基于GaN材料，同时融合Si基MOSFET/IGBT双极性工作优点，兼容GaN材料MOSFET本身利用极化效应产生的二维电子气工作的特性，适合高频功率器件，其有益效果至少包括：
1、所述第一增强缓冲层采用Si单晶薄膜层以及所述第二增强缓冲层采用MgN单晶薄膜层，单晶向程度高，缺陷密度低，厚度小于10nm避免产生多晶、应力、裂变等问题。
2、对Si单晶薄膜层做高温退火处理可以有效去除由于杂质、多晶相等因素造成的界面态势垒，降低Si单晶薄膜层与缓冲层和之后生长的MgN单晶薄膜层之间的欧姆接触，降低器件开关损耗。
3、所述Si单晶薄膜层通过高温退火，活化激活程度高，形成了良好的电子源，而后相对低温下生长的MgN单晶薄膜层可较好的获得Mg空穴载流子源，电子或载流子注入效率提升，增加沟道势垒差，降低电子泄露。
4、Si单晶薄膜层，MgN单晶薄膜层，其净电荷方向与原有AlGaN/GaN异质结界面产生的极化电场方向一致，起到了增强、强化原有的2DEG沟道层，拓宽了沟道层的有效厚度范围；沟道相互之间，由于阻挡层的隔离作用，不会互相抵消降低多沟道2DEG，形成准3DEG大通道的效果。
附图说明
图1是本发明一实施例的外延结构的示意图。
图2是本发明另一实施例的外延结构的示意图。
图3是本发明实施例的外延结构的制备方法的流程示意图。
其中，附图标记说明如下：
10-衬底，20-缓冲层，30-增强型缓冲层，31-第一增强缓冲层，32-第二增强缓冲层，40-势垒层，50-阻挡层。
具体实施方式
以下结合附图和具体实施例对本发明提出的外延结构及制备方法和半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
参照图1，本发明提供一种外延结构，包括依次层叠的衬底10、缓冲层20、增强型缓冲层30、第一增强缓冲层31、第二增强缓冲层32，势垒层40，在增强型缓冲层30形成二维电子气(以虚线表示)，其中箭头方向表示极化电场方向。
衬底10可以采用Si或SiC或GaN材料。缓冲层20位于所述衬底10上，可以采用GaN材料。增强型缓冲层30，包括第一增强缓冲层31和第二增强缓冲层32，第一增强缓冲层31位于缓冲层20上，可以采用单晶Si，厚度小于10nm。第二增强缓冲层32位于第一增强缓冲层31上，可以采用MgN，可较好的获得Mg空穴载流子源，厚度小于10nm。所述第一增强缓冲层31采用Si单晶薄膜层以及所述第二增强缓冲层32采用MgN单晶薄膜层，单晶向程度高，缺陷密度低，若生长厚度大于10nm，将产生一系列多晶、应力、裂变等问题，无法起到相应的效果。势垒层40，可以采用AlGaN材料。Si单晶层，MgN单晶层，其净电荷方向与原有AlGaN/GaN异质结界面产生的极化电场方向一致，起到了增强、强化原有的2DEG沟道层，拓宽了沟道层的有效厚度范围。
参照图2，本发明提供另一种外延结构，在图1实施例的基础上进行了进一步改善，多个周期交替排列增强型缓冲层30和势垒层40，每个周期之间设置一个阻挡层50，多个沟道相互之间，由于阻挡层50的隔离作用，不会互相抵消降低多沟道2DEG，形成准3DEG大通道的效果。阻挡层50可采用GaN材料。其中，周期交替次数为1～20次，优选的3～20次较佳。该外延结构可以有效提升电子或载流子注入效率，增加沟道势垒差，降低电子泄露。
本发明还提供一种外延结构的制备方法，包括：步骤S1～步骤S6，外延结构的制备可以采用金属有机化学气相沉积设备(MOCVD)外延生长设备完成。
步骤S1：提供衬底10。
衬底10可以采用Si或SiC或GaN材料。
步骤S2：在所述衬底10上生长缓冲层20。
缓冲层20位于所述衬底10上，可以采用GaN材料。
步骤S3：在所述缓冲层20上生长增强型缓冲层30，包括步骤S31生长第一增强缓冲层31和步骤S32生长第二增强缓冲层32。
具体地，步骤S31包括采用MOCVD化学气相法生长极薄的Si单晶薄膜，对SiH4(甲烷)气氛、1200℃～1650℃高温下进行表面处理，将SiH4分解为Si，分解后沉积到缓冲层20上，借助高温下MOCVD生长出极薄的Si单晶薄膜层，形成第一增强缓冲层31，所产生的Si单晶薄膜层，单晶向程度高，缺陷密度低，厚度不超过10nm。若生长厚度大于10nm，将产生一系列多晶、应力、裂变等问题，无法起到相应的效果。
步骤S32包括MOCVD设备内，高温退火至850℃～1050℃，在Si单晶薄膜层上生长第二增强缓冲层32，即MgN单晶薄膜层，其生长厚度不超过10nm，若生长厚度大于10nm，将产生一系列多晶、应力、裂变等问题，无法起到相应的效果。对Si单晶薄膜层界面做高温退火处理，可以有效去除由于杂质、多晶相等因素造成的界面态势垒，降低Si单晶薄膜层与缓冲层20和之后生长的MgN单晶薄膜层的欧姆接触，降低器件开关损耗。
另外，Si单晶薄膜层通过高温退火，活化激活程度高，形成了良好的电子源，而后相对低温下生长的MgN单晶薄膜层可较好的获得Mg空穴载流子源，电子或载流子注入效率提升，增加沟道势垒差，同时降低了电子泄露。
步骤S4：在所述第二增强缓冲层32上生长势垒层40。
势垒层40可以采用AlGaN材料。
Si单晶薄膜层，MgN单晶薄膜层，其净电荷方向与原有AlGaN/GaN异质结界面产生的极化电场方向一致，起到了增强、强化原有的2DEG沟道层，拓宽了沟道层的有效厚度范围。
为了使效果更佳，包括周期交替层叠的生长所述增强型缓冲层30和势垒层40。
步骤S5：在所述势垒层40上生长阻挡层50。
阻挡层50可以采用GaN材料。
步骤S6：重复执行步骤S3～步骤S5，且最上层是势垒层。
即周期性生长增强型缓冲层30、势垒层40和阻挡层50，其中最后一个周期只生长增强型缓冲层30和势垒层40。
阻挡层50用于将每个周期生长的增强型缓冲层30和势垒层40与下一个周期生长的增强型缓冲层30和势垒层40屏蔽开，阻挡层50上表面与第一增强缓冲层31接触，下表面与势垒层40接触。多个沟道相互之间，由于阻挡层50的隔离作用，不会互相抵消降低多沟道2DEG，形成准3DEG大通道的效果。
Si单晶薄膜层，MgN单晶薄膜层，其净电荷方向与原有AlGaN/GaN异质结界面产生的极化电场方向一致，起到了增强、强化原有的2DEG沟道层，拓宽了沟道层的有效厚度范围，电子或载流子注入效率有效提升，增加沟道势垒差，降低了电子泄露的效果。
本发明还提供一种半导体器件，包括上述任一项的外延结构，半导体器件例如是GaN基LED器件等。
实施例1：
步骤S11：提供Si材质的衬底10。
步骤S21：在衬底10上生长GaN缓冲层。
步骤S311：在GaN缓冲层上，采用MOCVD化学气相法生长极薄的Si单晶薄膜，对SiH4(甲烷)气氛、1200℃高温下进行表面处理，将SiH4分解为Si，分解后沉积到缓冲层20上，借助高温下MOCVD生长出的1nm厚的Si单晶薄膜层，形成第一增强缓冲层31。
步骤S321：MOCVD设备内，高温退火至850℃，在Si单晶薄膜层上生长第二增强缓冲层32，即1nm厚的MgN单晶薄膜层。
步骤S41：在所述第二增强缓冲层32上生长AlGaN势垒层40。
步骤S51：在所述AlGaN势垒层40上生长GaN阻挡层50。
步骤S61：周期性生长增强型缓冲层30、AlGaN势垒层40和GaN阻挡层50，周期循环交替生长3次，且最上层是AlGaN势垒层40。
实施例2：
实施例2与实施例1的制备过程基本相同，与实施例1不同之处在于：
步骤S312：在GaN缓冲层上，采用MOCVD化学气相法生长极薄的Si单晶薄膜，对SiH4(甲烷)气氛、1400℃高温下进行表面处理，将SiH4分解为Si，分解后沉积到缓冲层20上，借助高温下MOCVD生长出的5nm厚的Si单晶薄膜层，形成第一增强缓冲层31。
步骤S322：MOCVD设备内，高温退火至950℃，在Si单晶薄膜层上生长第二增强缓冲层32，即5nm厚的MgN单晶薄膜层。
步骤S62：周期性生长增强型缓冲层30、AlGaN势垒层40和GaN阻挡层50，周期循环交替生长12次，且最上层是AlGaN势垒层40。
实施例3：
实施例3与实施例1的制备过程基本相同，与实施例1不同之处在于：
步骤S313：在GaN缓冲层上，采用MOCVD化学气相法生长极薄的Si单晶薄膜，对SiH4(甲烷)气氛、1650℃高温下进行表面处理，将SiH4分解为Si，分解后沉积到缓冲层20上，借助高温下MOCVD生长出的10nm厚的Si单晶薄膜层，形成第一增强缓冲层31。
步骤S323：MOCVD设备内，高温退火至1050℃，在Si单晶薄膜层上生长第二增强缓冲层32，10nm厚的MgN单晶薄膜层。
步骤S63：周期性生长增强型缓冲层30、AlGaN势垒层40和GaN阻挡层50，周期循环交替生长20次，且最上层是AlGaN势垒层40。
对比例1
对比例1与实施例1的制备过程基本相同，与实施例1不同之处仅在于未采用步骤S3。
对比例2
对比例2与实施例2的制备过程基本相同，与实施例2不同之处仅在于未采用步骤S3。
对比例3
对比例3与实施例3的制备过程基本相同，与实施例3不同之处仅在于未采用步骤S3。
通过对实施例和对比例进行电流、可承受电压、漏电良率进行测，并对各个实施例和对比例采用相同的器件工艺制备相同规格的GaN基LED器件，并测量电流(单颗芯片)、电压、导通电阻、漏电性能，如下表1所示：
表1
实施例 电流/A 可承受电压/V 导通电阻/mΩ 漏电良率/％
实施例1 50 950 100 96％
实施例2 70 1700 60 98％
实施例3 100 3000 40 100％
对比例1 20 650 200 92％
对比例2 25 950 180 94％
对比例3 30 1700 150 95％
从表1可以看出，实施例1～3的GaN基LED器件工作电流大幅增加，相同条件下可承受更高的电压、更小的导通电阻以及具有更好的漏电良率。随着温度及周期的变化，外延结构各层的作用被有效利用，所以具体应用需要可根据实际性能需求选取对应的工艺。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种半导体外延结构，其特征在于，包括：
Si衬底；
GaN缓冲层，位于所述衬底上；
增强型缓冲层，所述增强型缓冲层包括第一增强缓冲层和第二增强缓冲层，所述第一增强缓冲层为Si单晶薄膜层，位于所述GaN缓冲层上，所述第二增强缓冲层为MgN单晶薄膜层，位于所述第一增强缓冲层上；
AlGaN势垒层，所述AlGaN势垒层位于所述第二增强缓冲层上；
包括多个周期交替层叠的所述增强型缓冲层和所述势垒层；
还包括多个阻挡层，每个所述增强型缓冲层和势垒层之间设置有一个阻挡层，所述阻挡层上表面与所述第一增强缓冲层接触，下表面与所述势垒层接触。
2.根据权利要求1所述的半导体外延结构，其特征在于，所述第一增强缓冲层单层厚度小于10nm，和/或第二增强缓冲层单层厚度小于10nm。
3.根据权利要求1所述的半导体外延结构，其特征在于，所述增强型缓冲层包括3～20个所述第一增强缓冲层和3～20个所述第二增强缓冲层。
4.一种半导体外延结构制备方法，其特征在于，包括：
步骤S1：提供Si衬底；
步骤S2：在所述衬底上生长GaN缓冲层；
步骤S3：在所述GaN缓冲层上生长增强型缓冲层，包括步骤S31生长第一增强缓冲层和步骤S32生长第二增强缓冲层；
所述步骤S31包括：采用MOCVD化学气相法将SiH4分解为Si，沉积至所述GaN缓冲层上，生长出Si单晶薄膜层；
所述步骤S32包括：在MOCVD设备内对所述第一增强缓冲层做退火处理，在所述第一增强缓冲层上生长MgN单晶薄膜层；
步骤S4：在所述第二增强缓冲层上生长AlGaN势垒层；
步骤S5：在所述AlGaN势垒层上生长阻挡层；
步骤S6：重复执行步骤S3～步骤S5，且最上层是势垒层。
5.根据权利要求4所述的半导体外延结构制备方法，其特征在于，所述第一增强缓冲层单层厚度小于10nm，和/或所述第二增强缓冲层单层厚度小于10nm。
6.根据权利要求5所述的半导体外延结构制备方法，其特征在于，所述第一增强缓冲层生长温度为1200℃～1650℃。
7.根据权利要求5所述的半导体外延结构制备方法，其特征在于，所述第二增强缓冲层生长温度为850℃～1050℃。
8.一种半导体器件，其特征在于，包括权利要求1～3任一项所述的外延结构。
CN202310240723.8A 2023-03-14 2023-03-14 半导体外延结构及制备方法和半导体器件 Active CN116153970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310240723.8A CN116153970B (zh) 2023-03-14 2023-03-14 半导体外延结构及制备方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310240723.8A CN116153970B (zh) 2023-03-14 2023-03-14 半导体外延结构及制备方法和半导体器件

Publications (2)

Publication Number Publication Date
CN116153970A CN116153970A (zh) 2023-05-23
CN116153970B true CN116153970B (zh) 2024-05-03

Family

ID=86358257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310240723.8A Active CN116153970B (zh) 2023-03-14 2023-03-14 半导体外延结构及制备方法和半导体器件

Country Status (1)

Country Link
CN (1) CN116153970B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
KR20150091706A (ko) * 2014-02-03 2015-08-12 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN107293622A (zh) * 2017-04-27 2017-10-24 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制备方法
CN114875492A (zh) * 2022-04-18 2022-08-09 华南理工大学 生长在LaAlO3衬底上的非极性p型GaN薄膜外延结构及其制备方法
CN218039219U (zh) * 2022-06-15 2022-12-13 聚力成半导体(重庆)有限公司 一种高迁移率晶体管的外延结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
KR20150091706A (ko) * 2014-02-03 2015-08-12 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN107293622A (zh) * 2017-04-27 2017-10-24 华灿光电(苏州）有限公司 一种发光二极管的外延片及其制备方法
CN114875492A (zh) * 2022-04-18 2022-08-09 华南理工大学 生长在LaAlO3衬底上的非极性p型GaN薄膜外延结构及其制备方法
CN218039219U (zh) * 2022-06-15 2022-12-13 聚力成半导体(重庆)有限公司 一种高迁移率晶体管的外延结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AlGaN/GaN Schottky Barrier Photodetector With Multi-MgxNy/GaN Buffer;S.J. Chang et.al;《IEEE Sensors Journal》;第9卷(第2期);第87-92页 *

Also Published As

Publication number Publication date
CN116153970A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US8569800B2 (en) Field effect transistor
CN111276541B (zh) 常关型场效应晶体管及其制备方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
JP2012084739A (ja) 半導体装置およびその製造方法
CN103155155A (zh) 半导体器件及其制造方法
WO2012056770A1 (ja) 半導体装置およびその製造方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
CN108054208A (zh) 横向型氮化镓基场效应晶体管及其制作方法
KR20160100918A (ko) 헤테로 접합으로부터 제조된 hemt
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN110676167A (zh) 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
CN116153970B (zh) 半导体外延结构及制备方法和半导体器件
CN110970499B (zh) GaN基横向超结器件及其制作方法
CN116288688A (zh) GaN高阻层制备方法及GaN的HEMT器件制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN212136452U (zh) 半导体结构
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
CN113488375A (zh) 一种抑制外延边缘Crown缺陷的方法
CN110838518A (zh) 一种hemt器件的外延结构及其制备方法和应用
CN108231871B (zh) 一种MoS2基量子阱型调制掺杂场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant