CN106158946A - 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管 - Google Patents

具有周期性碳掺杂的氮化镓的高电子迁移率晶体管 Download PDF

Info

Publication number
CN106158946A
CN106158946A CN201510155907.XA CN201510155907A CN106158946A CN 106158946 A CN106158946 A CN 106158946A CN 201510155907 A CN201510155907 A CN 201510155907A CN 106158946 A CN106158946 A CN 106158946A
Authority
CN
China
Prior art keywords
layer
gallium nitride
layers
gan
unadulterated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510155907.XA
Other languages
English (en)
Inventor
J·C·拉默
K·克尼里姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106158946A publication Critical patent/CN106158946A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及具有周期性碳掺杂的氮化镓的高电子迁移率晶体管。公开了一种具有多个一层或多层未掺杂的氮化镓层和一层或多层碳掺杂的氮化镓层的交替层的高电子迁移率晶体管(HEMT)器件的形成方法，和通过所述方法形成的HEMT器件。在一个实施方案中，该方法包括在基板上形成沟道层叠层，沟道层叠层具有多个一层或多层未掺杂的氮化镓层和一层或多层碳掺杂的氮化镓层的交替层。该方法进一步包括在沟道层叠层上形成阻挡层。在一个实施方案中，沟道层叠层通过在抑制碳在氮化镓中的引入的生长条件下生长一层或多层未掺杂的氮化镓层中的每一层和在促进碳在氮化镓中的引入的生长条件下生长一层或多层碳掺杂的氮化镓层中的每一层来形成。

Description

具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
技术领域
本发明概括地涉及到高电子迁移率晶体管，特别地涉及到具有周期性碳掺杂的氮化镓(GaN)层的高电子迁移率晶体管。
背景技术
高电子迁移率晶体管(HEMT)是一类其中在沟道层和电子亲和性比沟道层的小的阻挡层之间形成异质结的场效应晶体管(FET)。二维电子气(2DEG)由于在沟道层-阻挡层界面处极化场的失配而在III-V族HEMT器件的沟道层中形成。2DEG具有在器件操作期间促进高速转换的高电子迁移率。在典型的HEMT器件中，负偏置电压可以施加至栅电极以耗尽2DEG并由此关闭器件。III-V族HEMT器件是由周期表的第III栏中的材料如铝(Al)、镓(Ga)和铟(In)，和周期表的第V栏中的材料如氮(N)、磷(P)和砷(As)制成的器件。
图1示出HEMT器件的现有技术的结构的截面图。图1中示出的HEMT器件100从基板102开始，所述基板可以为硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)或者用于外延生长III-V族材料层的任何其他适合的基板。对于除了本体(bulk)氮化镓(GaN)之外的基板，由于氮化镓(GaN)和基板材料之间的不良的晶格匹配而难以在基板102上外延生长高品质的氮化镓(GaN)半导体晶体层。如此，任选的缓冲层104，也已知为成核层，可以沉积在基板102上以提供可以生长高品质的氮化镓(GaN)的表面。缓冲层104可以为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)或者用于生长氮化镓(GaN)的任何其他合适的材料。氮化镓(GaN)的外延生长在缓冲层104上形成沟道层106。沟道层106可以通过任何已知的工艺来形成，包括金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或者任何其他合适的生长技术。
接下来，阻挡层108，也已知为电子供给层，可以通过在沟道层106上的外延生长来形成。阻挡层108可以由氮化铝镓(AlxGa1-xN)、氮化铟铝(InxAl1-xN)或者适合与氮化镓(GaN)类沟道层106形成异质结的任何其他的材料来制成。形成于阻挡层108上的电极112和114分别起到HEMT器件100的源电极和漏电极的作用。源电极和漏电极112和114可以为钛(Ti)/硅(Si)/镍(Ni)、钛(Ti)/铝(Al)/镍(Ni)或者与阻挡层108形成欧姆接触的任何其他合适的材料。栅电极110也形成于阻挡层108上，在源电极112和漏电极114之间。栅电极110包括与阻挡层108形成非欧姆接触的(不显示线性I-V特征的接触)的材料。
在前述HEMT器件100的器件操作期间，2DEG形成于沟道层106和阻挡层108之间的界面的沟道层侧，使电流在源电极112和漏电极114之间流动。负电压(相对于基板102)可以施加至栅电极110以耗尽2DEG并切断源电极112和漏电极114之间电流的流动，关闭了HEMT器件100。
为改善HEMT器件100的电击穿性能，碳(C)可以引入氮化镓(GaN)类沟道层106中以增加氮化镓(GaN)材料的电阻率。虽然碳(C)以低浓度自然存在于氮化镓(GaN)类沟道层106中，但是通过改变氮化镓(GaN)沟道层106的生长条件可以将更大量的碳(C)引入氮化镓(GaN)材料中(也已知为碳掺杂的氮化镓(c-GaN))。具体地，该碳(C)的注入可以通过在低温下、高生长速率以及V族前体与III族前体的低比例来生长氮化镓(GaN)沟道层106来实现。然而，促进氮化镓(GaN)中碳(C)的引入的生长条件与生长高品质的氮化镓(GaN)必要的生长条件(包括高温、低生长速率以及V族前体与III族前体的高比例)直接冲突。
因为碳掺杂的氮化镓(c-GaN)具有劣质的晶体品质和形态，并且制造商不能生长厚层的碳掺杂的氮化镓(c-GaN)，限制了HEMT器件100的电击穿性能。碳掺杂的氮化镓(c-GaN)中存在的结构缺陷也由于碳掺杂的氮化镓(c-GaN)材料的结构劣化而可能导致不良的器件性能和基于每片晶片的较低的产率。此外，厚层的碳掺杂的氮化镓(c-GaN)使得HEMT器件100不适合于增加终端应用的数量；特别是考虑到对FET器件小型化的增长的需求。
因此，对具有改善的电击穿性能和改善的结构品质的薄型化的HEMT器件的需求未满足。
发明内容
在一个实施方案中，高电子迁移率晶体管(HEMT)器件的形成方法包括在基板上形成沟道层叠层(stack)，所述沟道层叠层具有多个交替层，所述交替层为一层或多层未掺杂的氮化镓(GaN)层和一层或多层碳掺杂的氮化镓层(c-GaN)的交替层。所述方法进一步包括在沟道层叠层上形成阻挡层。在一个实施方案中，阻挡层为氮化铝镓(AlxGa1-xN)。
在另一个实施方案中，所述方法任选地包括在基板和沟道层叠层之间形成缓冲层。在一个实施方案中，所述方法进一步包括在阻挡层上形成源电极、漏电极和栅电极，其中所述栅电极形成于源电极和漏电极之间。源电极和漏电极与阻挡层形成欧姆连接，栅电极与阻挡层形成非欧姆连接。
在一个实施方案中，沟道层叠层通过在抑制碳引入氮化镓中的生长条件下生长一层或多层未掺杂的氮化镓(GaN)层中的每一层，并且在促进碳引入氮化镓中的生长条件下生长一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层来形成。在一个实施方案中，生长具有小于5E18个原子/cm3的碳浓度的一层或多层未掺杂的氮化镓(GaN)层中的每一层，生长具有大于5E18个原子/cm3的碳浓度的一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层。
在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层中的每一层在低生长速率和V族前体与III族前体的高比例下生长，并且一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层在高生长速率和V族前体与III族前体的低比例下生长。在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层中的每一层在大于0.1μm/hr且小于5μm/hr的速率下生长，并且一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层在大于5μm/hr且小于10μm/hr的速率下生长。在一个实施方案中，一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层在比一层或多层未掺杂的氮化镓(GaN)层中的每一层高约15-20倍的速率下生长。
在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层中的每一层使用大于100:1且小于10000:1的V族前体与III族前体的比例来生长，一层或多层碳掺杂的氮化镓(c-GaN)层的每一层使用大于10:1且小于200:1的V族前体与III族前体的比例来生长。在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层和一层或多层碳掺杂的氮化镓(c-GaN)层在高于750℃且小于1000℃的温度和高于35托且小于700托的压力下生长。
在一个实施方案中，将一层或多层未掺杂的氮化镓(GaN)层中的每一层生长为大于1nm且小于200nm的厚度，并且将一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层生长为大于1nm且小于500nm的厚度。在一个实施方案中，一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层的厚度与一层或多层未掺杂的氮化镓(GaN)层中的每一层的厚度的比例大于1:3且小于3:1。
在一个实施方案中，高电子迁移率晶体管(HEMT)器件包括基板以及具有形成于基板上的多个交替层的沟道层叠层，所述交替层为一层或多层未掺杂的氮化镓(GaN)层和一层或多层碳掺杂的氮化镓(c-GaN)层的交替层。HEMT器件进一步包括形成于沟道层叠层上的缓冲层。在一个实施方案中，阻挡层为氮化铝镓(AlxGa1-xN)。在另一个实施方案中，HEMT器件任选地包括在基板和沟道层叠层之间形成的阻挡层。在一个实施方案中，HEMT器件进一步包括形成于阻挡层上的源电极、漏电极和栅电极，其中栅电极形成于源电极和漏电极之间。源电极和漏电极与阻挡层形成欧姆连接，并且栅电极与阻挡层形成非欧姆连接。
在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层中的每一层具有小于1E18个原子/cm3的碳浓度，一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层具有大于1E18个原子/cm3的碳浓度。在一个实施方案中，一层或多层未掺杂的氮化镓(GaN)层中的每一层是大于1nm且小于200nm厚，一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层是大于1nm且小于500nm厚。在一个实施方案中，一层或多层碳掺杂的氮化镓(c-GaN)层中的每一层的厚度与一层或多层未掺杂的氮化镓(GaN)层中的每一层的厚度之比大于1:3且小于3:1。
附图说明
图1示出HEMT器件的现有技术的结构的截面图。
图2A示出根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的HEMT器件的截面图。
图2B示出根据本发明另一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的HEMT器件的截面图。
图3A-H示出用于生产根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的HEMT器件的制造步骤的截面图。
图4示出根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的HEMT器件的碳浓度的图。
图5示出根据现有技术的多个HEMT器件的纵向击穿电压的图。
图6示出根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的多个HEMT器件的纵向击穿电压的图。
图7示出根据现有技术的多个HEMT器件的横向击穿电压的图。
图8示出根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的多个HEMT器件的横向击穿电压的图。
具体实施方式
图2A示出根据本发明一个实施方案的具有未掺杂的氮化镓和碳掺杂的氮化镓的交替层的HEMT器件的截面图。图2中，HEMT器件200从基板202开始。基板202可以为硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)、本体氮化镓(GaN)或者用于外延生长的氮化镓(GaN)层的任何其他适合的基板。在一个实施方案中，未示出，基板202是本体氮化镓(GaN)，并且多个未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(GaN)的交替层直接在基板202的顶上外延生长。
在另一实施方案中，基板202是除了本体氮化镓(GaN)之外的用于生长氮化镓(GaN)的层的任何适合的材料。在该实施方案中，缓冲层204沉积在基板202的顶上。缓冲层204可以为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)或者用于生长氮化镓(GaN)的任何其他适合的材料。
然后沟道层叠层206形成于缓冲层204的顶上。在另一个实施方案中，沟道层叠层206通过生长单层碳掺杂的氮化镓(c-GaN)和生长单层未掺杂的氮化镓(GaN)来形成。在又一个实施方案中，沟道层叠层206通过生长多个一层或多层碳掺杂的氮化镓(c-GaN)层和一层或多层未掺杂的氮化镓(GaN)层的交替层来形成。
通常，将存在碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层数量与HEMT器件200的电性能之间的折衷。如前所述，生长碳掺杂的氮化镓(c-GaN)的厚层由于碳掺杂的氮化镓(c-GaN)的劣质的晶体形态和结构品质而可能导致不良的器件性能和增加的器件故障的可能性。如此，包括具有单层碳掺杂的氮化镓(c-GaN)和单层未掺杂的氮化镓(GaN)的沟道层叠层206的HEMT器件将比具有多个碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层的HEMT器件薄，但是由于在沟道层叠层206中碳掺杂的氮化镓(c-GaN)的量降低也将具有降低的电性能。
在一个实施方案中，沟道层叠层206通过外延生长未掺杂的氮化镓(GaN)层221、223和225与碳掺杂的氮化镓(c-GaN)层220、222、224和226的交替层来形成。未掺杂的氮化镓(GaN)层221、223和225与碳掺杂的氮化镓(c-GaN)层220、222、224和226的交替层可以通过任何已知的工艺来生长，包括有机金属化学气相沉积(MOCVD)、分子束外延(MBE)或者任何其他适合的生长技术。
在一个实施方案中，未掺杂的氮化镓层221、223和225具有小于1E18个原子/cm3的碳浓度，碳掺杂的氮化镓层220、222、224和226具有大于1E18个原子/cm3的碳浓度。在一个实施方案中，未掺杂的氮化镓(GaN)层221、223和225的每一层具有大于1nm且小于200nm的厚度，碳掺杂的氮化镓(c-GaN)层220、222、224和226的每一层具有大于1nm且小于500nm的厚度。在一个实施方案中，未掺杂的氮化镓(GaN)层221、223和225的每一层的厚度与碳掺杂的氮化镓(c-GaN)层220、222、224和226的每一层的厚度之比大于1:3且小于3:1。
在一个实施方案中，任选另外的未掺杂的氮化镓(GaN)层207形成于沟道层叠层206的顶上。未掺杂的氮化镓(GaN)层207提供其顶上形成阻挡层208的高品质表面。未掺杂的氮化镓(GaN)层207的厚度将根据沟道层叠层206、以及碳掺杂的氮化镓(c-GaN)220、222、224和226与未掺杂的氮化镓(GaN)221、223和225的交替层的总体厚度而变化，但是应当足够大以补偿下方的碳掺杂的氮化镓(c-GaN)层220、222、224和226的劣质的晶体品质和形态。在一个实施方案中，未掺杂的氮化镓(GaN)层的厚度在20nm和3μm之间。
在另一个实施方案中，图2B中示出的，沟道层叠层206的最上层为未掺杂的氮化镓(GaN)层226，阻挡层208直接在沟道层叠层206的顶上形成。在该实施方案中，未掺杂的氮化镓(GaN)层226也应当足够厚以补偿在下方的碳掺杂的氮化镓(c-GaN)层220、222和224的劣质的晶体品质和形态。在一个实施方案中，未掺杂的氮化镓(GaN)层226的厚度在20nm和3μm之间。在图2A-B中，阻挡层208可以为氮化铝镓(AlxGa1-xN)、氮化铟铝(InxAl1-xN)或者适合与氮化镓(GaN)类沟道层叠层206形成异质结的任何其他材料。
然后源电极212和漏电极214形成于阻挡层208的顶上，并且电连接至阻挡层208。栅电极210形成于源电极212和漏电极214之间。栅电极也电连接至阻挡层208。源电极212和漏电极214与阻挡层208形成欧姆接触，栅电极210与阻挡层208形成非欧姆接触(不显示线性I-V特征的接触)。
在HEMT器件200的器件操作期间，2DEG形成于在沟道叠层层206或任选的未掺杂的氮化镓(GaN)层207和阻挡层208之间的界面的沟道叠层层侧，使得电流在源电极212和漏电极214之间流动。通过形成包括未掺杂的氮化镓(GaN)层221、223和225与碳掺杂的氮化镓(c-GaN)层220、222、224和226的交替层的沟道层叠层206，HEMT器件200具有改善的电击穿性能而没有如图1中所述的具有厚的碳掺杂的氮化镓(c-GaN)沟道层106的HEMT器件100的劣质的结构品质。
通过形成未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层，碳掺杂的氮化镓(c-GaN)层的劣质的晶体品质和形态，本质上通过高品质的未掺杂的氮化镓(GaN)层补救，避免不期望的与单层碳掺杂的氮化镓(c-GaN)相关的结构劣化，同时维持期望的碳掺杂的氮化镓(c-GaN)的电阻率特性。因为未掺杂的氮化镓(GaN)层补偿碳掺杂的氮化镓(c-GaN)层劣质的晶体品质和形态，所以可以使HEMT器件200的总体厚度比图1中示出的现有技术的HEMT器件100薄，使HEMT器件200用于日益增加的小型化电子器件中，例如，用于提供电力至膝上型电脑和其他移动电子器件的小型化AC-DC电源转换器。交替的高品质未掺杂的氮化镓(GaN)的层允许在沟道层叠层中使用更多的碳掺杂的氮化镓(c-GaN)，如果使用单一的碳掺杂的氮化镓(c-GaN)的厚层，如前面所解释的，这将另外地引起不可接受的劣化，所以HEMT器件200的性能可以在不使HEMT器件200总体更厚的情况下得到改善。此外，HEMT器件200的改善的结构品质也将导致改善的产率，结果，与现有技术的HEMT器件100相比，导致每个器件的总体制造成本降低。
图3A-H示出用于生产根据本发明一个实施方案的具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件的制造步骤的截面图。图3A中，HEMT器件300的形成通过提供基板302开始。基板302可以为硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)或者用于外延生长氮化镓(GaN)层的任何其他适合的基板。图3B中，缓冲层304沉积在基板302的顶上。缓冲层304可以为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)或者用于生长氮化镓(GaN)的任何其他适合的材料。在一个实施方案中，基板302是本体氮化镓(GaN)，在该情况下图3B中示出的形成缓冲层304的制造步骤是任选的。
图3C中，如果缓冲层304没有如上所述形成，碳掺杂的氮化镓(c-GaN)层320外延生长在缓冲层304或基板302上。碳掺杂的氮化镓(c-GaN)层320在促进碳(C)在氮化镓(GaN)材料中的引入的生长条件下，通过任何已知的工艺(包括金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或者任何其他合适的生长技术)生长。促进碳(C)在氮化镓(GaN)材料中的引入的生长条件包括低温、高生长速率和V族前体与III族前体的低比例。图3D中，未掺杂的氮化镓(GaN)层321外延生长在碳掺杂的氮化镓(c-GaN)层320上。未掺杂的氮化镓(GaN)层321在抑制碳(C)在氮化镓(GaN)材料中的引入的生长条件下生长。抑制碳(C)在氮化镓(GaN)材料中的引入的生长条件包括高温、低生长速率和V族前体与III族前体的高比例。
图3E中，像碳掺杂的氮化镓(c-GaN)层320和未掺杂的氮化镓(GaN)层321一样，交替的碳掺杂的氮化镓(c-GaN)层322、324和326与未掺杂的氮化镓(GaN)层323和325分别在促进碳(C)在氮化镓(GaN)材料中的引入的生长条件下和在抑制碳(C)在氮化镓材料中的引入的生长条件下，生长在未掺杂的氮化镓(GaN)层321的顶上从而形成沟道层叠层306。在一个实施方案中，生长具有大于1E18个原子/cm3的碳浓度的碳掺杂的氮化镓(c-GaN)层320、322、324和326，生长具有小于1E18个原子/cm3的碳浓度的未掺杂的氮化镓(GaN)层321、323和325。
在一个实施方案中，交替的碳掺杂的氮化镓(c-GaN)层320、322、324和326与未掺杂的氮化镓(GaN)层在恒定温度和恒定压力下生长。温度可以大于750℃且小于1000℃，压力可以大于35托且小于700托。在一个实施方案中，在维持温度和压力的同时，生长速率在生长碳掺杂的氮化镓(c-GaN)层320、322、324和326的高生长速率和生长未掺杂的氮化镓(GaN)层321、323和325的低生长速率之间波动。
在另一个实施方案中，不是上述生长速率，而是V族前体与III族前体的比例在生长碳掺杂的氮化镓(c-GaN)层320、322、324和326的V族前体与III族前体的低比例与生长未掺杂的氮化镓(GaN)层321、323和325的V族前体与III族前体的高比例之间波动。在又一个实施方案中，生长速率和V族前体与III族前体的比例二者在生长碳掺杂的氮化镓(c-GaN)层320、322、324和326的高生长速率和V族前体与III族前体的低比例与生长未掺杂的氮化镓(GaN)层321、323和325的低生长速率和V族前体与III族前体的高比例之间波动。
用于生长碳掺杂的氮化镓(c-GaN)层320、322、324和326的高生长速率为大于5μm/hr且小于10μm/hr，V族前体与III族前体的低比例为大于10:1且小于200:1。用于生长未掺杂的氮化镓(GaN)层321、323和325的低生长速率为大于0.1μm/hr且小于5μm/hr，V族前体与III族前体的高比例为大于100:1且小于10000:1。在一个实施方案中，用于生长碳掺杂的氮化镓(c-GaN)层320、322、324和326的高生长速率为用于生长未掺杂的氮化镓(GaN)层321、323和325的低生长速率的大约15-20倍。
在一个实施方案中，未掺杂的氮化镓(GaN)层321、323和325的每一层生长为大于1nm且小于200nm的厚度，碳掺杂的氮化镓(c-GaN)层320、322、324和326的每一层生长为大于1nm且小于500nm的厚度。在一个实施方案中，未掺杂的氮化镓(GaN)层321、323和325的每一层的厚度与碳掺杂的氮化镓(c-GaN)层320、322、324和326的每一层的厚度之比大于1:3且小于3:1。
在另一个实施方案中，沟道层叠层306通过生长单层碳掺杂的氮化镓(c-GaN)和生长单层未掺杂的氮化镓(GaN)来形成。在又一个实施方案中，沟道层叠层306通过生长多个一层或多层碳掺杂的氮化镓(c-GaN)层和一层或多层未掺杂的氮化镓(GaN)层的交替层来形成。
图3F中，另一未掺杂的氮化镓(GaN)层307外延生长在沟道层叠层306的最上的碳掺杂的氮化镓(c-GaN)层326的顶上。未掺杂的氮化镓(GaN)层307可以在与未掺杂的氮化镓(GaN)层321、323和325相同的条件下或者在抑制碳(C)在氮化镓(GaN)材料中的引入的任何其他生长条件下生长。未掺杂的氮化镓(GaN)层307也具有小于1E18个原子/cm3的碳浓度和在20nm和3μm之间的厚度。
在另一个实施方案中，未示出，沟道层叠层306的最上层是未掺杂的氮化镓(GaN)层。在该实施方案中，图3F中示出的制造步骤不是必要的，并且另外的未掺杂的氮化镓(GaN)层307不是沉积在沟道层叠层306的顶上。
图3G中，阻挡层308形成于如上所述的未掺杂的氮化镓(GaN)层307的顶上或者沟道层叠层306的顶上。阻挡层308可以通过MOCVD、MBE或任何其他适合的沉积工艺来形成。阻挡层308可以为氮化铝镓(AlxGa1-xN)、氮化铟铝(InxAl1-xN)或适合与氮化镓(GaN)类沟道层叠层306形成异质结的任何其他材料。
图3H中，使用已知的沉积、光刻法和蚀刻工艺，源电极312和漏电极314形成于阻挡层308的顶上，并且电连接至阻挡层308。栅电极310形成于源电极312和漏电极314之间。栅电极也电连接至阻挡层308。源电极312和漏电极314与阻挡层308形成欧姆接触，栅电极310与阻挡层308形成非欧姆接触(不显示线性I-V特征的接触)。
类似于图2中示出的HEMT器件200，通过图3A-H中所述的工艺制造的HEMT器件300通过形成包括生长交替的未掺杂的氮化镓(GaN)层321、323和325与碳掺杂的氮化镓(c-GaN)层320、322、324和326的沟道层叠层306将具有改善的电击穿性能而不用牺牲结构品质。改善的HEMT器件300的结构品质也将改善产率，因此，降低总体的制造成本。另外，可以使HEMT器件300比现有技术的器件薄，这是因为与图1中示出的典型地需要碳掺杂的氮化镓(c-GaN)沟道层106为数μm厚的现有技术的HEMT器件100相比较，组成沟道层叠层306的交替的未掺杂的氮化镓(GaN)层321、323和325与碳掺杂的氮化镓(c-GaN)层320、322、324和326可以相对薄地生长，在一些实施方案中薄到每层几nm。
图4示出根据本发明一个实施方案的具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件的碳浓度的图。图4中的图通过二次离子质谱(SIMS)分析组成根据本发明一个实施方案的HMET器件的沟道层叠层406的未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层来产生。如图4中所示，碳掺杂的氮化镓(c-GaN)层402由SIMS图的具有大约1E19个原子/cm3的碳浓度的峰所表示，未掺杂的氮化镓(GaN)层401由SIMS图的具有大约1E18个原子/cm3的碳浓度的谷所表示。图4也示出碳掺杂的氮化镓(c-GaN)层402和未掺杂的氮化镓(GaN)层401的交替层的厚度为大约30nm-50nm。虽然图4中示出的HEMT器件的沟道层叠层406的总厚度为大约1.8μm，但在其它实施方案中，沟道层叠层406实质上可以更薄，具有较少的碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层，或者较薄的单层碳掺杂的氮化镓(c-GaN)和单层未掺杂的氮化镓(GaN)，或者两种都有。如前面所讨论的，在一些实施方案中，碳掺杂的氮化镓(c-GaN)的各层的厚度可以大于1nm且小于500nm，未掺杂的氮化镓(GaN)的各层的厚度可以大于1nm且小于200nm。
图5示出根据现有技术的具有单一的碳掺杂的氮化镓(c-GaN)的厚层的多个HEMT器件的纵向击穿电压的图，图6示出根据本发明一个实施方案的具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的多个HEMT器件的纵向击穿电压的图。图5和6中，数据点p1-p20表示在单晶片上制造的不同的HEMT器件。如图5中所示，在现有技术的HEMT器件p1-p20的电流(Ir)和纵向电压(V)特征之间存在一些变化，通常现有技术的HEMT器件p1-p20显示约960V的纵向击穿电压510。相对地，如图6中所示，在未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的多个HEMT器件p1-p20的电流(Ir)和纵向电压(V)特征之间存在极小的变化。另外，具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件显示约1120V的纵向击穿电压620，与图5中示出的现有技术的HEMT器件p1-p20的纵向击穿电压510相比，提高了160V。
如前面图2A-B和3A-H中所讨论的，与具有单一的碳掺杂的氮化镓(c-GaN)的厚层的现有技术的HEMT器件相比较，器件一致性(consistency)和纵向击穿电压的改善可以归因于具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件的结构品质的改善。
图7示出根据现有技术的多个HEMT器件的横向击穿电压的图。图8示出根据本发明一个实施方案的具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的多个HEMT器件的横向击穿电压的图。再次，图7和8中，数据点p1-p20和数据点p1、p2和p9-p26分别表示在单晶片上制造的不同的HEMT器件。如图7中所示，在现有技术的HEMT器件p1-p20的电流(Ir)和横向电压(V)特征之间存在实质的变化，其中多个现有技术的HEMT器件显示极不良的横向击穿电压711、712和713。至多，现有技术的HEMT器件p1-p20显示约980V的横向击穿电压710。
像图6中示出的纵向击穿电压特征一样，在图8中示出的具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的多个HEMT器件p1、p2和p9-p26的电流(Ir)和横向电压(V)特征之间存在标称(nominal)变化。另外，具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件显示约1280V的横向击穿电压820，与图7中示出的现有技术的HEMT器件p1-p20的最好横向击穿电压710相比，提高了300V。再一次，器件一致性和横向击穿电压的改善可以归因于具有未掺杂的氮化镓(GaN)和碳掺杂的氮化镓(c-GaN)的交替层的HEMT器件的结构品质的改善。
电学(electrical)测试数据比较：
上述电学测试数据图显示根据本发明一个实施方案的具有碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层的HEMT器件和现有技术的具有单一的碳掺杂的氮化镓(c-GaN)的厚层的HEMT器件的电特性之间的直接比较。根据本发明一个实施方案的HEMT器件的碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层的总厚度是3.0μm，现有技术的HEMT器件的单一的碳掺杂的氮化镓(c-GaN)的厚层的总厚度也是3.0μm。
虽然两种器件的沟道层的厚度类似，但是与现有技术的HEMT器件相比较，具有碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层的HEMT器件显示更好的纵向和横向击穿电压，同时实现在600V和800V的操作电压下降低的纵向漏电流。虽然具有碳掺杂的氮化镓(c-GaN)和未掺杂的氮化镓(GaN)的交替层的HEMT器件的横向漏电流稍大于现有技术的HEMT器件，但是纵向和横向击穿电压以及纵向漏电流的提高大大超过横向漏电流的略有增加。
虽然上述详细的描述，相对于HEMT器件的类型，记载和说明本发明的实施方案，但是公开的技术可以应用于不同类型的晶体管器件，包括例如，耗尽型(D-型)HEMT器件、增强型(E-型)HEMT器件和J-FET器件。
本发明的各个方面的其它目的、优点和实施方案对本发明领域那些技术人员将是显而易见的，并且其在本说明书和附图的范围之内。例如，但不是限定，结构元件可以重新排列，或者重新排序的方法步骤与本发明是一致的。类似地，根据本发明的原理，以及具体表达它们的方法和体系，可以适用于其它实例，即使这里未特别详细地记载，该实例不用说也在本发明的范围之内。

Claims (21)

1.一种高电子迁移率晶体管器件的形成方法，所述方法包括：
提供基板；
在所述基板上形成具有多个交替层的沟道层叠层，所述交替层为一层或多层未掺杂的氮化镓层和一层或多层碳掺杂的氮化镓层的交替层；和
在所述沟道层叠层上形成阻挡层。
2.根据权利要求1所述的方法，其中形成所述沟道层叠层包括：
在抑制所述氮化镓中碳的引入的第一生长条件下生长所述一层或多层未掺杂的氮化镓层中的每一层，和
在促进所述氮化镓中碳的引入的第二生长条件下生长所述一层或多层碳掺杂的氮化镓层中的每一层。
3.根据权利要求1所述的方法，其中形成所述沟道层叠层包括：
形成具有小于1E18个原子/cm3的碳浓度的所述一层或多层未掺杂的氮化镓层中的每一层；和
形成具有大于1E18个原子/cm3的碳浓度的所述一层或多层碳掺杂的氮化镓层中的每一层。
4.根据权利要求2所述的方法，其中
生长所述一层或多层未掺杂的氮化镓层中的每一层包括提供包括低生长速率和V族前体与III族前体的高比例的第一生长条件，和
生长所述一层或多层碳掺杂的氮化镓层中的每一层包括提供包括高生长速率和V族前体与III族前体的低比例的第二生产条件。
5.根据权利要求4所述的方法，其中
用于生长所述一层或多层未掺杂的氮化镓层中的每一层的所述低生长速率为大于0.1μm/hr且小于5μm/hr，和
用于生长所述一层或多层碳掺杂的氮化镓层中的每一层的所述高生长速率为大于5μm/hr且小于10μm/hr。
6.根据权利要求5所述的方法，其中用于生长所述一层或多层碳掺杂的氮化镓层中的每一层的所述高生长速率比用于生长所述一层或多层未掺杂的氮化镓层中的每一层的所述低生长速率高约15-20倍。
7.根据权利要求4所述的方法，其中用于生长所述一层或多层未掺杂的氮化镓层中的每一层的所述高比例为大于100:1且小于10000:1，用于生长所述一层或多层碳掺杂的氮化镓层中的每一层的所述低比例为大于10:1且小于200:1。
8.根据权利要求4所述的方法，其中用于生长所述一层或多层未掺杂的氮化镓层中的每一层和所述一层或多层碳掺杂的氮化镓层中的每一层的所述第一生长条件和所述第二生长条件进一步包括生长温度和生长压力。
9.根据权利要求8所述的方法，其中用于生长所述一层或多层未掺杂的氮化镓层中的每一层和所述一层或多层碳掺杂的氮化镓层中的每一层的所述生长温度为大于750℃且小于1000℃，和
其中用于生长所述一层或多层未掺杂的氮化镓层中的每一层和所述一层或多层碳掺杂的氮化镓层中的每一层的所述生长压力为大于35托且小于700托。
10.根据权利要求1所述的方法，其中形成所述沟道层叠层包括：
将所述一层或多层未掺杂的氮化镓层中的每一层生长为大于1nm且小于200nm的厚度，和
将所述一层或多层碳掺杂的氮化镓层中的每一层生长为大于1nm且小于500nm的厚度。
11.根据权利要求1所述的方法，其中形成所述沟道层叠层包括：生长所述一层或多层未掺杂的氮化镓层中的每一层和所述一层或多层碳掺杂的氮化镓层中的每一层以致所述一层或多层碳掺杂的氮化镓层中的每一层的厚度与所述一层或多层未掺杂的氮化镓层中的每一层的厚度之比大于1:3且小于3:1。
12.根据权利要求1所述的方法，其进一步包括：
形成电连接至所述阻挡层的源电极；
形成电连接至所述阻挡层的漏电极；和
在所述源电极和所述漏电极之间形成电连接至所述阻挡层的栅电极，
其中所述源电极和所述漏电极与所述阻挡层形成欧姆连接，所述栅电极与所述阻挡层形成非欧姆连接。
13.根据权利要求1所述的方法，其中所述阻挡层包括氮化铝镓。
14.根据权利要求1所述的方法，其进一步包括：
在所述基板和所述沟道层叠层之间形成缓冲层。
15.一种高电子迁移率晶体管器件，其包括：
基板；
在所述基板上的具有多个交替层的沟道层叠层，所述交替层为一层或多层未掺杂的氮化镓层和一层或多层碳掺杂的氮化镓层的交替层；和
在所述沟道层叠层上的阻挡层。
16.根据权利要求15所述的高电子迁移率晶体管器件，其中所述一层或多层未掺杂的氮化镓层中的每一层具有小于1E18个原子/cm3的碳浓度，和所述一层或多层碳掺杂的氮化镓层中的每一层具有大于1E18个原子/cm3的碳浓度。
17.根据权利要求15所述的高电子迁移率晶体管器件，其中所述一层或多层未掺杂的氮化镓层中的每一层具有大于1nm且小于200nm的厚度，和所述一层或多层碳掺杂的氮化镓层中的每一层具有大于1nm且小于500nm的厚度。
18.根据权利要求15所述的高电子迁移率晶体管器件，其中所述一层或多层碳掺杂的氮化镓层中的每一层的厚度与所述一层或多层未掺杂的氮化镓层中的每一层的厚度之比大于1:3且小于3:1。
19.根据权利要求15所述的高电子迁移率晶体管器件，其进一步包括：
电连接至所述阻挡层的源电极；
电连接至所述阻挡层的漏电极；和
在所述源电极和所述漏电极之间的电连接至所述阻挡层的栅电极，
其中所述源电极和所述漏电极与所述阻挡层形成欧姆连接，所述栅电极与所述阻挡层形成非欧姆连接。
20.根据权利要求15所述的高电子迁移率晶体管器件，其中所述阻挡层包括氮化铝镓。
21.根据权利要求15所述的高电子迁移率晶体管器件，其进一步包括：
在所述基板和所述沟道层叠层之间的缓冲层。
CN201510155907.XA 2014-10-02 2015-04-02 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管 Withdrawn CN106158946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/505,304 2014-10-02
US14/505,304 US9608103B2 (en) 2014-10-02 2014-10-02 High electron mobility transistor with periodically carbon doped gallium nitride

Publications (1)

Publication Number Publication Date
CN106158946A true CN106158946A (zh) 2016-11-23

Family

ID=55633390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510155907.XA Withdrawn CN106158946A (zh) 2014-10-02 2015-04-02 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管

Country Status (4)

Country Link
US (1) US9608103B2 (zh)
JP (1) JP6152124B2 (zh)
CN (1) CN106158946A (zh)
TW (1) TWI596764B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783950A (zh) * 2016-12-19 2017-05-31 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN111146282A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
WO2020155096A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN113348537A (zh) * 2019-02-05 2021-09-03 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN113439342B (zh) * 2019-02-01 2024-05-31 苏州晶湛半导体有限公司 一种半导体结构及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
JP6582736B2 (ja) * 2015-08-25 2019-10-02 富士電機株式会社 窒化物半導体装置の製造方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN108428741B (zh) * 2017-02-14 2021-12-14 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制作方法
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
CN115050817B (zh) * 2022-08-15 2022-11-18 江西兆驰半导体有限公司 一种晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579330A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 氮化物基半导体器件及其制造方法
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5167081B2 (ja) 2008-11-13 2013-03-21 パナソニック株式会社 窒化物半導体デバイス
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP4685961B2 (ja) * 2009-05-11 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
CN103155124A (zh) 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
JP5788296B2 (ja) 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
US20120248577A1 (en) * 2011-04-04 2012-10-04 Epowersoft Inc. Controlled Doping in III-V Materials
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
KR101175183B1 (ko) * 2011-08-08 2012-08-17 일진머티리얼즈 주식회사 전류 확산 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
US9099388B2 (en) * 2011-10-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. III-V multi-channel FinFETs
KR101262726B1 (ko) * 2011-12-30 2013-05-09 일진엘이디(주) 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자 제조 방법
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
JP6151487B2 (ja) 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
TWI489626B (zh) 2012-08-24 2015-06-21 Visual Photonics Epitaxy Co Ltd Bipolar high electron mobility transistor
JP6119165B2 (ja) 2012-09-28 2017-04-26 富士通株式会社 半導体装置
TWI506788B (zh) * 2012-12-25 2015-11-01 Huga Optotech Inc 場效電晶體
US9245992B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP5787417B2 (ja) 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579330A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 氮化物基半导体器件及其制造方法
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783950A (zh) * 2016-12-19 2017-05-31 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN106783950B (zh) * 2016-12-19 2024-02-13 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN111146282A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
CN111146282B (zh) * 2018-11-06 2023-03-28 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
WO2020155096A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN113439342A (zh) * 2019-02-01 2021-09-24 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
US11469101B2 (en) 2019-02-01 2022-10-11 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method therefor
CN113439342B (zh) * 2019-02-01 2024-05-31 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113348537A (zh) * 2019-02-05 2021-09-03 三菱电机株式会社 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
US9608103B2 (en) 2017-03-28
JP6152124B2 (ja) 2017-06-21
TWI596764B (zh) 2017-08-21
TW201614832A (en) 2016-04-16
JP2016076681A (ja) 2016-05-12
US20160099345A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
JP4531071B2 (ja) 化合物半導体装置
KR101321625B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조방법
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US9735240B2 (en) High electron mobility transistor (HEMT)
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
CN108807507A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
US8704207B2 (en) Semiconductor device having nitride semiconductor layer
WO2016143381A1 (ja) 化合物半導体基板
US20120313145A1 (en) Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
CN105304783A (zh) 半导体装置
JP2017059671A (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2010199597A (ja) 化合物半導体装置の製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A5 (zh)
JP2007088252A (ja) 電界効果トランジスタ
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
WO2017077734A1 (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
WO2017077733A1 (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20161123

WW01 Invention patent application withdrawn after publication