JP2016076681A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016076681A
JP2016076681A JP2015009070A JP2015009070A JP2016076681A JP 2016076681 A JP2016076681 A JP 2016076681A JP 2015009070 A JP2015009070 A JP 2015009070A JP 2015009070 A JP2015009070 A JP 2015009070A JP 2016076681 A JP2016076681 A JP 2016076681A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
gan
carbon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015009070A
Other languages
English (en)
Other versions
JP6152124B2 (ja
Inventor
クレーグ レイマー ジェフリー
Craig Ramer Jeffrey
クレーグ レイマー ジェフリー
クニーリーム カール
Knieriem Karl
クニーリーム カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2016076681A publication Critical patent/JP2016076681A/ja
Application granted granted Critical
Publication of JP6152124B2 publication Critical patent/JP6152124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】電気的ブレークダウン特性又は構造品質が改善されたＨＥＭＴデバイス及びその製造方法を提供する。【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）の製造方法は、基板２０２を用意する工程と、積層チャネル層２０６を基板２０２上に形成する工程と、バリア層２０８を積層チャネル層２０６の上に形成する工程と、を備える。積層チャネル層２０６は、１つ以上の炭素ドープ窒化ガリウム層２２０、２２２、２２４、２２６と、１つ以上のアンドープ窒化ガリウム層２２１、２２３、２２５とを含み、炭素ドープ窒化ガリウム層２２０、２２２、２２４、２２６と、アンドープ窒化ガリウム層２２１、２２３、２２５とは、交互に設けられている。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関する。
高電子移動度トランジスタ（ＨＥＭＴ）は、電界効果トランジスタ（ＦＥＴ）の一種である。ＨＥＭＴデバイスは、チャネル層と、チャネル層の電子親和力よりも小さい電子親和力を有するバリア層と、のヘテロ接合を含む。２次元電子ガス（２ＤＥＧ）は、III−Ｖ族化合物を含むＨＥＭＴデバイスのチャネル層において、チャネル層とバリア層との界面における分極場中の格子不整合により形成される。２ＤＥＧは、高い電子移動度を有し、デバイス動作時の高速スイッチングを可能とする。従来のＨＥＭＴデバイスでは、例えば、負の電圧がゲート電極に印加され、２ＤＥＧが減少することで、デバイスがオフ状態となる。III−Ｖ族化合物を有するＨＥＭＴデバイスは、アルミニウム（Ａｌ）やガリウム（Ｇａ）、インジウム（Ｉｎ）などの周期表においてIII族に属する元素と、窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）などの周期表においてＶ族に属する元素と、を用いて作製される。
図１は、従来技術に係るＨＥＭＴデバイスの構造を表す断面図である。図１に表すＨＥＭＴデバイス１００は、基板１０２上に設けられている。基板１０２には、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、または、その他のIII−Ｖ族化合物材料を含む層のエピタキシャル成長に適した基板、を用いることができる。窒化ガリウム（ＧａＮ）のバルク基板以外を用いる場合、窒化ガリウム（ＧａＮ）と基板材料との間の格子整合性が高くないため、高品質の半導体結晶層を基板１０２上にエピタキシャル成長させることは困難である。そのような場合、核形成層として知られるバッファ層１０４を、基板１０２上に形成してもよい。バッファ層１０４により、高品質な窒化ガリウム（ＧａＮ）を成長可能な面が基板１０２上に形成される。バッファ層１０４には、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、または、その他の窒化ガリウム（ＧａＮ）の成長に適した材料を用いることができる。そして、窒化ガリウム（ＧａＮ）のエピタキシャル成長によって、バッファ層１０４上のチャネル層１０６が形成される。チャネル層１０６は、公知のプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、または、その他の適切な成長技術、を用いて形成することができる。
次に、例えば、チャネル層１０６の上に、エピタキシャル成長により、電子供給層として知られるバリア層１０８が形成される。バリア層１０８には、例えば、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）、窒化インジウムアルミニウム（ＩｎｘＡｌ１−ｘＮ）、または、チャネル層１０６の窒化ガリウム（ＧａＮ）とのヘテロ接合に適したその他の材料、を用いることができる。バリア層１０８の上には、電極１１２と１１４が形成される。電極１１２と１１４は、一方がＨＥＭＴデバイスにおけるソース電極として機能し、他方がＨＥＭＴデバイスにおけるドレイン電極として機能する。ソース電極１１２とドレイン電極１１４には、チタン（Ｔｉ）／シリコン（Ｓｉ）／ニッケル（Ｎｉ）、チタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）、または、バリア層１０８とのオーミック接触の形成に適したその他の材料、を用いることができる。ゲート電極１１０も同様に、バリア層１０８上に形成される。バリア層１０８は、ソース電極１１２とドレイン電極１１４の間に形成される。ゲート電極１１０は、バリア層１０８と非オーミック接触（線形の電流電圧特性を示さない接触）を形成する材料を含む。
上述したＨＥＭＴデバイス１００の動作時、チャネル層１０６とバリア層１０８との間の界面のチャネル層１０６側に２ＤＥＧが形成される。この２ＤＥＧガスが形成されることで、ソース電極１１２とドレイン電極１１４との間に電流が流れる。そして、基板１０２に対して負の電圧がゲート電極１１０に印加されることで、２ＤＥＧが減少し、ソース電極１１２とドレイン電極１１４との間の電流が遮断され、ＨＥＭＴデバイス１００がオフ状態となる。
ＨＥＭＴデバイス１００における電気的なブレークダウン特性を改善する目的で、窒化ガリウム（ＧａＮ）の電気抵抗を高めるために、チャネル層１０６中の窒化ガリウム（ＧａＮ）に炭素（Ｃ）を混入させることも可能である。少量の炭素（Ｃ）は、チャネル層１０６中の窒化ガリウム（ＧａＮ）に自然に含まれているものの、窒化ガリウム（ＧａＮ）のチャネル層１０６の成長条件を変更することで、より多くの炭素（Ｃ）を窒化ガリウム（ＧａＮ）材料中に導入することも可能である。このような材料は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）として知られている。具体的には、炭素の導入は、低温、高い成長速度、および５族元素を含む前駆体の３族元素を含む前駆体に対する低い比率、などの成長条件下で行われる。しかし、窒化ガリウム（ＧａＮ）への炭素（Ｃ）の混入を促進するこのような成長条件は、高品質の窒化ガリウム（ＧａＮ）の結晶成長に必要な、高温、低い成長速度、および５族元素を含む前駆体の３族元素を含む前駆体に対する高い比率、などの成長条件と相反するものである。
炭素ドープ窒化ガリウム（ｃ−ＧａＮ）は、結晶構造および結晶品質が良くない。このため、製造業者は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を厚膜に成長させることが出来ず、これがＨＥＭＴデバイス１００における電気的ブレークダウン特性改善の障害となっている。また、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）中に存在する構造欠陥も、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の構造品質の低下による、デバイス特性の低下およびチップ当たりの歩留まりの低下およびデバイス特性の低下を招いている。さらに、厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層は、特に、強く望まれているＦＥＴデバイスの小型化の観点から、増加するＨＥＭＴデバイス１００の最終用途に適するものではない。
従って、電気的ブレークダウン特性および構造品質が改善された薄型ＨＥＭＴデバイスに対する、未だ解決されていない要求が存在する。
本発明が解決しようとする課題は、電気的ブレークダウン特性または構造品質が改善されたＨＥＭＴデバイスおよびその製造方法を提供することである。
一実施形態において、半導体装置の製造方法は、炭素および窒化ガリウムを含む１つ以上の第１層と、窒化ガリウムを含み、前記第１層よりも炭素原子濃度が低い１つ以上の第２層と、を有し、前記第１層と、前記第２層と、が交互に設けられた積層体を形成する工程と、バリア層を前記積層体の上に形成する工程と、を有する。
一実施形態において、高電子移動度トランジスタ（ＨＥＭＴ）デバイスの製造方法は、
積層チャネル層を基板上に形成する工程を含む。この積層チャネル層は、１つ以上の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、１つ以上のアンドープ窒化ガリウム（ＧａＮ）層と、を含み、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、アンドープ窒化ガリウム（ＧａＮ）層と、が交互に設けられている。製造方法は、さらに、積層チャネル層上にバリア層を形成する工程を含む。一実施形態において、バリア層は、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）である。
他の一実施形態において、製造方法は、基板と積層チャネル層との間にバッファ層を形成する工程を含んでいてもよい。すなわち、製造方法は、基板上にバッファ層を形成する工程と、このバッファ層上に積層チャネル層を形成する工程と、を含む。
一実施形態において、製造方法は、さらに、バリア層と電気的に接続された第１電極を形成する工程と、バリア層と電気的に接続され、第１電極と離間した第２電極を形成する工程と、バリア層と電気的に接続されたゲート電極を、第１電極と第２電極との間に形成する工程と、を有する。このとき、第１電極と第２電極は、バリア層とオーミック接触を形成し、ゲート電極は、バリア層と非オーミック接触を形成している。
一実施形態において、製造方法は、さらに、ソース電極と、ドレイン電極と、ソース電極とドレイン電極との間に設けられたゲート電極と、をバリア層の上に形成する工程を含む。ソース電極とドレイン電極は、バリア層とオーミック接触を形成しており、ゲート電極は、バリア層と非オーミック接触を形成している。
一実施形態において、積層チャネル層は、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を、窒化ガリウムへの炭素の混入が抑制される条件において成長させ、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を、窒化ガリウムへの炭素の混入が促進される条件において成長させることで、形成される。
一実施形態において、５×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子濃度を有する、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を成長させ、５×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子濃度を有する、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を成長させる。
他の一実施形態において、１×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子濃度を有する、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を成長させ、１×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子濃度を有する、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を成長させる。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を、成長速度が低く、かつ５族元素を含む前駆体の３族元素を含む前駆体に対する比率が高い条件下で成長させ、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を、成長速度が高く、かつ５族元素を含む前駆体の３族元素を含む前駆体に対する比率が低い条件下で成長させる。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層の成長速度は、１時間あたり０．１μｍより大きく１時間あたり５μｍ未満であり、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の成長速度は、１時間あたり５μｍより大きく１時間あたり１０μｍ未満である。
一実施形態において、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の成長速度は、それぞれのアンドープ窒化ガリウム（ＧａＮ）層の成長速度の、１５倍以上２０倍以下である。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を、５族元素を含む前駆体の３族元素を含む前駆体に対する比率が、１００：１より大きく、１００００：１より小さい条件下で成長させ、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を、５族元素を含む前駆体の３族元素を含む前駆体に対する比率が、１０：１より大きく、２００：１より小さい条件下で成長させる。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層およびそれぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を、温度が７５０℃より高く１０００℃より低く、かつ圧力が３５Ｔｏｒｒより高く７００Ｔｏｒｒより低い条件下で成長させる。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層を、１ｎｍより大きく２００ｎｍより小さい膜厚を有するように成長させ、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を、１ｎｍより大きく５００ｎｍより小さい膜厚を有するように成長させる。
一実施形態において、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の膜厚の、それぞれのアンドープ窒化ガリウム（ＧａＮ）層の膜厚に対する比率は、１：３より大きく３：１より小さい。
一実施形態において、半導体装置は、積層体と、バリア層と、を有する。積層体は、炭素および窒化ガリウムを含む１つ以上の第１層と、窒化ガリウムを含み、前記第１層よりも炭素原子濃度が低い１つ以上の第２層と、を有し、前記第１層と、前記第２層と、が交互に設けられている。バリア層は、積層体上に設けられている。
一実施形態において、高電子移動度トランジスタ（ＨＥＭＴ）デバイスは、基板と、基板上に設けられた積層チャネル層を含む。積層チャネル層は、１つ以上の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、１つ以上のアンドープ窒化ガリウム（ＧａＮ）層と、を含み、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、アンドープ窒化ガリウム（ＧａＮ）層と、が交互に設けられている。ＨＥＭＴデバイスは、さらに、積層チャネル層の上に形成されたバリア層を含む。
一実施形態において、バリア層は、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）である。
他の一実施形態において、ＨＥＭＴデバイスは、基板と積層チャネル層との間に形成されたバッファ層を含んでいてもよい。
一実施形態において、ＨＥＭＴデバイスは、さらに、バリア層の上に設けられた、ソース電極と、ドレイン電極と、ゲート電極と、を含む。ゲート電極は、ソース電極とドレイン電極との間に設けられている。ソース電極とドレイン電極は、バリア層とオーミック接触を形成している。ゲート電極は、バリア層と非オーミック接触を形成している。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層は、１×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子濃度を有し、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層は、１×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子濃度を有する。
一実施形態において、それぞれのアンドープ窒化ガリウム（ＧａＮ）層の膜厚は、１ｎｍより大きく２００ｎｍ未満であり、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の膜厚は、１ｎｍより大きく５００ｎｍ未満である。
一実施形態において、それぞれの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の膜厚の、それぞれのアンドープ窒化ガリウム（ＧａＮ）層の膜厚に対する比率は、１：３より大きく３：１より小さい。
従来技術に係るＨＥＭＴデバイスの構造を表す断面図である。 （ａ）本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムが交互に設けられたＨＥＭＴデバイスの断面図である。（ｂ）本発明の他の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムが交互に積層されたＨＥＭＴデバイスの断面図である。 本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられたＨＥＭＴデバイスを作製するための、製造工程を表す断面図である。 本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられたＨＥＭＴデバイスを作製するための、製造工程を表す断面図である。 本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられたＨＥＭＴデバイスを作製するための、製造工程を表す断面図である。 本発明の一実施形態における、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられたＨＥＭＴデバイスにおける炭素濃度を表すグラフである。 従来技術に係る複数のＨＥＭＴデバイスにおける垂直方向のブレークダウン電圧を表すグラフである。 本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられた、複数のＨＥＭＴデバイスにおける垂直方向のブレークダウン電圧を表す図である。 従来技術に係る複数のＨＥＭＴデバイスにおける水平方向のブレークダウン電圧を表すグラフである。 本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムとが交互に設けられた、複数のＨＥＭＴデバイスにおける水平方向のブレークダウン電圧を表すグラフである。
図２（ａ）は、本発明の一実施形態に係る、アンドープ窒化ガリウムと炭素ドープ窒化ガリウムが交互に設けられたＨＥＭＴデバイスの断面図である。図２において、ＨＥＭＴデバイス２００は、基板２０２上に設けられている。基板２０２には、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、バルクの窒化ガリウム（ＧａＮ）、または、窒化ガリウム（ＧａＮ）のエピタキシャル成長に適したその他の基板、を用いることができる。不図示の一実施形態では、基板２０２は、バルクの窒化ガリウム（ＧａＮ）であり、基板２０２の上に直接、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが、交互にエピタキシャル成長される。
他の一実施形態では、基板２０２は、窒化ガリウム（ＧａＮ）の成長に適した、バルクの窒化ガリウム（ＧａＮ）以外の他の材料である。この実施形態では、基板２０２の上に、バッファ層２０４が形成される。バッファ層２０４には、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、または、その他の窒化ガリウム（ＧａＮ）の成長に適した材料、を用いることができる。
その後、積層チャネル層２０６が、バッファ層２０４の上に形成される。他の一実施形態では、積層チャネル層２０６は、単一の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）と単一のアンドープ窒化ガリウム（ＧａＮ）とを成長させることで形成される。すなわち、積層チャネル層２０６は、炭素および窒化ガリウムを含む第１層と、窒化ガリウムを含み第１層よりも炭素原子濃度が低い第２層と、を成長させることで形成される。
さらに他の一実施形態では、積層チャネル層２０６は、一つ以上の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）と一つ以上のアンドープ窒化ガリウム（ＧａＮ）と、を交互に成長させることで形成される。すなわち、積層チャネル層２０６は、炭素および窒化ガリウムを含む１つ以上の第１層と、窒化ガリウムを含み第１層よりも炭素原子濃度が低い１つ以上の第２層と、を含み、積層チャネル層２０６において、第１層と第２層とが交互に設けられている。
一般的に、交互に設けられた炭素ドープ窒化ガリウム（ｃ−ＧａＮ）およびアンドープ窒化ガリウム（ＧａＮ）の積層数と、ＨＥＭＴデバイス２００の電気特性と、の間には、トレードオフの関係が存在する。上述したように、厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の成長は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の結晶構造および構造品質の低下により、デバイス特性の低下やデバイス不良の生じやすさの増加を招く。また、単一の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）と単一のアンドープ窒化ガリウム（ＧａＮ）とを含む積層チャネル層２０６を有するＨＥＭＴデバイスは、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とアンドープ窒化ガリウム（ＧａＮ）とが交互に複数設けられたＨＥＭＴデバイスよりも薄い。しかし、積層チャネル層２０６中の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の量が少ないために、同様に、電気特性の低下が生じうる。
一実施形態では、積層チャネル層２０６は、アンドープ窒化ガリウム（ＧａＮ）層２２１、２２３、および２２５と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層２２０、２２２、２２４、および２２６と、を交互にエピタキシャル成長することで形成される。交互に設けられたアンドープ窒化ガリウム（ＧａＮ）層２２１、２２３、および２２５と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層２２０、２２２、２２４、および２２６と、は、公知のプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、または、その他の適切な成長技術、を用いて形成することができる。
一実施形態では、アンドープ窒化ガリウム（ＧａＮ）層２２１、２２３、および２２５における炭素原子の濃度は１×１０１８Ａｔｏｍｓ／ｃｍ３より小さく、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層２２０、２２２、２２４、および２２６における炭素原子の濃度は１×１０１８Ａｔｏｍｓ／ｃｍ３より大きい。
一実施形態では、アンドープ窒化ガリウム（ＧａＮ）層２２１、２２３、および２２５のそれぞれの膜厚は、１ｎｍより大きく２００ｎｍ未満であり、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層２２０、２２２、２２４、および２２６のそれぞれの膜厚は、１ｎｍより大きく５００ｎｍ未満である。
一実施形態では、アンドープ窒化ガリウム（ＧａＮ）層２２１、２２３、および２２５のそれぞれの膜厚の、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層２２０、２２２、２２４、および２２６のそれぞれの膜厚に対する比は、１：３より大きく、３：１より小さい。
一実施形態では、積層チャネル層２０６の上に、アンドープ窒化ガリウム（ＧａＮ）２０７を、追加で形成してもよい。アンドープ窒化ガリウム（ＧａＮ）２０７によって、バリア層２０８が形成される上面部分に、バリア層２０８の形成に適した高品質な面が形成される。アンドープ窒化ガリウム（ＧａＮ）２０７の膜厚は、交互に設けられた、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）２２０、２２２、２２４、および２２６と、アンドープ窒化ガリウム（ＧａＮ）２２１、２２３、および２２５と、を含む積層チャネル層２０６全体の膜厚に応じて変化しうる。アンドープ窒化ガリウム（ＧａＮ）２０７の膜厚は、下層の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）２２０、２２２、２２４、および２２６による、結晶品質および結晶構造の低下を十分に補える程度に厚いことが望ましい。一実施形態では、アンドープ窒化ガリウム（ＧａＮ）層の膜厚は、２０ｎｍ以上、３μｍ以下である。
図２（ｂ）に表す他の一実施形態では、積層チャネル層２０６の最上層がアンドープ窒化ガリウム（ＧａＮ）層２２６であり、バリア層２０８は、積層チャネル層２０６の上面に直接形成されている。この実施形態では、アンドープ窒化ガリウム（ＧａＮ）層２２６が、同様に、下層の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）２２０、２２２、および２２４による、結晶品質および結晶構造の低下を十分に補える程度に厚いことが望ましい。一実施形態では、アンドープ窒化ガリウム（ＧａＮ）層２２６の膜厚は、２０ｎｍ以上、３μｍ以下である。図２（ａ）と（ｂ）の両方において、バリア層２０８には、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）、窒化インジウムアルミニウム（ＩｎｘＡｌ１−ｘＮ）、または、チャネル層２０６の窒化ガリウム（ＧａＮ）とのヘテロ接合の形成に適したその他の材料、を用いることができる。
その後、バリア層２０８の上面に、第１電極と、第１電極と離間した第２電極と、第１電極と第２電極との間に設けられた第３電極と、を形成する。このとき、第１電極と第２電極は、バリア層とオーミック接触を形成し、ゲート電極は、バリア層と非オーミック接触を形成している。具体的には、第１電極としてソース電極２１２が、第２電極としてドレイン電極２１４が、第３電極としてゲート電極２１０が形成される。ゲート電極２１２とドレイン電極２１４は、バリア層２０８の上面に形成され、バリア層２０８と電気的に接続される。ゲート電極２１０は、ソース電極２１２とドレイン電極２１４との間に形成される。ゲート電極も同様に、バリア層２０８に電気的に接続される。ソース電極２１２とドレイン電極２１４は、バリア層２０８とオーミック接触を形成し、ゲート電極２１０は、バリア層２０８と非オーミック接触（線形の電流電圧特性を示さない接触）を形成する。
ＨＥＭＴデバイス２００の動作時、積層チャネル層２０６と、バリア層２０８と、の間の界面の、積層チャネル層側に２ＤＥＧが形成される。積層チャネル層２０６の上にアンドープ窒化ガリウム（ＧａＮ）層２０７が追加で形成されている場合は、アンドープ窒化ガリウム（ＧａＮ）層２０７と、バリア層２０８と、の間の界面の、積層チャネル層側に２ＤＥＧが形成される。この２ＤＥＧによって、ソース電極２１２とドレイン電極２１４との間に電流が流れる。交互に設けられたアンドープ窒化ガリウム（ＧａＮ）２２１、２２３、および２２５と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）２２０、２２２、２２４、および２２６と、を備える積層チャネル層２０６を形成することで、ＨＥＭＴデバイス２００においては、図１に表す厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）チャネル層１０６を有するＨＥＭＴデバイス１００において生じるような構造品質の低下が抑制される。この結果、ＨＥＭＴデバイス２００における電気的ブレークダウン特性が改善される。
アンドープ窒化ガリウム（ＧａＮ）と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）と、が交互に設けられた構造を形成することで、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の望ましい電気抵抗の特性を保持しつつ、単一の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層を用いた場合の構造的な劣化を回避することが可能となる。これは、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の、好ましくない結晶品質および結晶構造の劣弱さが、高品質なアンドープ窒化ガリウム（ＧａＮ）により修復されるためである。アンドープ窒化ガリウム（ＧａＮ）層が炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層の劣弱な結晶品質および結晶構造を補うため、ＨＥＭＴデバイス２００の全体の厚さを、従来技術に係るＨＥＭＴデバイス１００よりも薄くすることが可能である。この結果、ＨＥＭＴデバイス２００を、小型化が進む電子機器、例えば、ノートパソコンや他の形態電子機器などの電力供給に用いられる小型化ＡＣ−ＤＣ電力コンバータ、などに適用することが可能となる。前述したように、厚い単層の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の利用は、許容できない特性低下の原因となるが、周期的に設けられた複数の高品質のアンドープ窒化ガリウム（ＧａＮ）により、より多くの炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を積層チャネル層に用いることができるようになる。そのため、ＨＥＭＴデバイス２００の全体の膜厚を増加させることなく、ＨＥＭＴデバイス２００の特性を改善することが可能となる。さらに、ＨＥＭＴデバイス２００における構造品質の改善は、歩留まりの改善につながり、その結果、従来のＨＥＭＴデバイス１００に比べて、１つのデバイスあたりの全体の製造コストが低減される。
図３〜図５は、本発明の一実施形態に係る、アンドープ窒化ガリウム（ＧａＮ）と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）と、が交互に設けられたＨＥＭＴデバイスを作製するための、製造工程を表す断面図である。
図３（ａ）において、ＨＥＭＴデバイス３００の形成は、基板３０２を用意することから始まる。基板３０２には、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、または、窒化ガリウム（ＧａＮ）のエピタキシャル成長に適したその他の基板、を用いることが可能である。
次に、図３（ｂ）において、バッファ層３０４が、基板３０２の上面に形成される。バッファ層３０４には、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、または、窒化ガリウム（ＧａＮ）の成長に適したその他の材料、を用いることができる。一実施形態では、基板３０２は、バルクの窒化ガリウム（ＧａＮ）であり、その場合、図３（ｂ）におけるバッファ層３０４の形成は任意に選択可能である。すなわち、基板３０２がバルクの窒化ガリウム（ＧａＮ）である場合、バッファ層３０４を基板３０２上に形成してもよいし、バッファ層３０４を基板３０２上に形成しなくてもよい。
次に、図３（ｃ）において、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０が、バッファ層３０４の上面、または前述したようにバッファ層３０４が形成されていない場合は基板３０２の上面、にエピタキシャル成長される。炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０は、公知のプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、または、その他の適切な成長技術、を用いて成長させることができる。ここでは、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０を、窒化ガリウム（ＧａＮ）材料への炭素（Ｃ）の混入が促進される成長条件下において、成長させる。窒化ガリウム（ＧａＮ）への炭素（Ｃ）の混入が促進される成長条件としては、低温、高い成長速度、および５族元素を含む前駆体の３族元素を含む前駆体に対する低い比率、などが含まれる。
次に、図４（ａ）において、アンドープ窒化ガリウム（ＧａＮ）層３２１が、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０の上にエピタキシャル成長される。アンドープ窒化ガリウム（ＧａＮ）層３２１は、窒化ガリウム（ＧａＮ）への炭素（Ｃ）の混入が抑制される成長条件下で、成長させる。窒化ガリウム（ＧａＮ）材料への炭素（Ｃ）の混入が抑制される成長条件としては、高温、低い成長速度、および５族元素を含む前駆体の３族元素を含む前駆体に対する高い比率、などが含まれる。
すなわち、アンドープ窒化ガリウム（ＧａＮ）層３２１は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０を成長させる条件よりも、窒化ガリウムへの炭素の混入が抑制される条件において、成長される。
次に、図４（ｂ）において、アンドープ窒化ガリウム（ＧａＮ）層３２１の上面の上に、積層チャネル層３０６を形成するための、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２２、３２４、および３２６と、アンドープ窒化ガリウム（ＧａＮ）層３２３および３２５と、が交互に成長される。このとき、これらの層は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０またはアンドープ窒化ガリウム（ＧａＮ）層３２１と同様に、形成される。すなわち、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２２、３２４、および３２６を、窒化ガリウム（ＧａＮ）材料への炭素（Ｃ）の混入が促進される成長条件下で成長させる。アンドープ窒化ガリウム（ＧａＮ）層３２３および３２５を、窒化ガリウム（ＧａＮ）材料への炭素（Ｃ）の混入が抑制される成長条件下で成長させる。すなわち、アンドープ窒化ガリウム（ＧａＮ）層３２３および３２５は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２２、３２４、および３２６を成長させる条件よりも、窒化ガリウムへの炭素の混入が抑制される条件において成長される。一実施形態において、１×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子の濃度を有する炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させ、１×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子の濃度を有するアンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させる。
一実施形態では、交互に設けられた、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６と、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５と、は、一定温度かつ一定圧力の条件下で成長される。温度は、例えば、７５０℃より高く１０００℃より低い。圧力は、例えば、３５Ｔｏｒｒより高く７００Ｔｏｒｒより低い。一実施形態においては、温度と圧力を一定に保つ一方で、成長速度を、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための高い成長速度と、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための低い成長速度と、の間で変化させる。すなわち、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３および３２５は、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２２、３２４、および３２６を成長させる条件よりも、成長速度が低い条件において成長される。
他の実施形態では、成長速度の変化に代えて、５族元素を含む前駆体の３族元素を含む前駆体に対する比率を変化させる。この場合、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための、５族元素を含む前駆体の３族元素を含む前駆体に対する低い比率と、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための、５族元素を含む前駆体の３族元素を含む前駆体に対する高い比率と、の間で、５族元素を含む前駆体の３族元素を含む前駆体に対する比率を変化させる。
さらに他の実施形態では、成長速度および５族元素を含む前駆体の３族元素を含む前駆体に対する比率の両方を変化させる。この場合、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための、高い成長速度および５族元素を含む前駆体の３族元素を含む前駆体に対する低い比率と、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための、低い成長速度および５族元素を含む前駆体の３族元素を含む前駆体に対する高い比率と、の間で、温度と５族元素を含む前駆体の３族元素を含む前駆体に対する比率を変化させる。
炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための高い成長速度は、１時間あたり５μｍより大きく１時間あたり１０μｍより小さい。炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための、５族元素を含む前駆体の３族元素を含む前駆体に対する低い比率は、１０：１より大きく２００；１より小さい。
アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための低い成長速度は、１時間あたり０．１μｍより大きく１時間あたり５μｍより小さい。アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための、５族元素を含む前駆体の３族元素を含む前駆体に対する高い比率は、１００：１より大きく１００００；１より小さい。
一実施形態において、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を成長させるための高い成長速度は、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を成長させるための低い成長速度の、１５倍〜２０倍である。
一実施形態において、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５を、１ｎｍより大きく２００ｎｍより小さい膜厚を有するように成長させる。炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６を、１ｎｍより大きく５００ｎｍより小さい膜厚を有するように成長させる。
一実施形態において、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５のそれぞれの膜厚の、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６のそれぞれの膜厚に対する比率は、１：３より大きく、３：１より小さい。
他の一実施形態において、積層チャネル層３０６は、単一の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、単一のアンドープ窒化ガリウム（ＧａＮ）層と、を成長させることで形成される。
さらに他の一実施形態において、積層チャネル層３０６は、一以上の炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、一以上のアンドープ窒化ガリウム（ＧａＮ）層と、を交互に成長させることで形成される。この場合、積層チャネル層３０６は、例えば、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層と、アンドープ窒化ガリウム（ＧａＮ）層と、を交互に、それぞれ複数成長させることで、形成される。
次に、図４（ｃ）において、他のアンドープ窒化ガリウム（ＧａＮ）層３０７が、積層チャネル層３０６の最上層に位置する炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２６の上面に、エピタキシャル成長される。アンドープ窒化ガリウム（ＧａＮ）層３０７は、例えば、アンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５の条件と同様の条件下で成長させることができる。あるいは、アンドープ窒化ガリウム（ＧａＮ）層３０７は、窒化ガリウム（ＧａＮ）材料への炭素（Ｃ）の混入が抑制されるその他の条件下で成長させることができる。アンドープ窒化ガリウム（ＧａＮ）層３０７も同様に、１×１０１８Ａｔｏｍｓ／ｃｍ３未満の炭素濃度を有し、２０ｎｍ以上３μｍ以下の膜厚を有する。
他の実施形態において、積層チャネル層３０６の最上層は、不図示の、アンドープ窒化ガリウム（ＧａＮ）層である。この実施形態では、図４（ｃ）に表す製造工程は不要であり、積層チャネル層３０６の上面に追加で形成可能なアンドープ窒化ガリウム（ＧａＮ）層３０７は、形成されない。
次に、図５（ａ）において、バリア層３０８が、アンドープ窒化ガリウム（ＧａＮ）層３０７の上面、または上述したように積層チャネル層３０６の上面、に形成される。バリア層３０８は、ＭＯＣＶＤ、ＭＢＥ、または他の適切な堆積技術を用いて形成することができる。バリア層３０８には、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）、窒化インジウムアルミニウム（ＩｎｘＡｌ１−ｘＮ）、または、チャネル層３０６の窒化ガリウム（ＧａＮ）とのヘテロ接合の形成に適したその他の材料、を用いることが可能である。
次に、図５（ｂ）において、公知の堆積工程、フォトリソグラフィ工程、およびエッチング工程を用いて、バリア層３０８と電気的に接続されたソース電極３１２とドレイン電極３１４が、バリア層３０８の上面に形成される。ゲート電極３１０は、ソース電極３１２とドレイン電極３１４との間に形成される。ゲート電極３１０も同様に、バリア層３０８に電気的に接続されている。ソース電極３１２とドレイン電極３１４は、バリア層３０８とオーミック接触を形成し、ゲート電極３１０は、バリア層３０８と非オーミック接触（線形の電流電圧特性を示さない接触）を形成する。
図２に示すＨＥＭＴデバイス３００と同様に、図３〜図５に表す工程により形成されたＨＥＭＴデバイス３００は、交互に成長されたアンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６と、を備える積層チャネル層３０６を形成することで、構造の質を犠牲にすることなく、改善された電気的ブレークダウン特性を有する。構造の質が改善されることで歩留まりが改善され、結果として、全体の製造コストが低減される。加えて、ＨＥＭＴデバイス３００においては、積層チャネル層３０６を構成する交互に成長されたアンドープ窒化ガリウム（ＧａＮ）層３２１、３２３、および３２５と、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層３２０、３２２、３２４、および３２６と、について、それぞれの層を、例えば、数ｎｍと薄く形成することが可能である。このため、典型的には数μｍの膜厚を有する炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層１０６が求められる、図１に表すような従来技術に係るＨＥＭＴデバイス１００に比べて、ＨＥＭＴデバイス３００をより薄く作製することが可能である。
図６は、本発明の一実施形態における、交互に設けられたアンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を含むＨＥＭＴデバイスにおける炭素濃度を表すグラフである。図６のグラフは、本発明の一実施形態に係る、交互に設けられたアンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とから構成された積層チャネル層４０６を含むＨＥＭＴデバイスの、２次イオン質量分析（ＳＩＭＳ）により作成されたものである。図６に表されるように、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層４０２は、ＳＩＭＳのプロットのピークで表され、おおよそ１×１０１９Ａｔｏｍｓ／ｃｍ３程度の炭素濃度を有している。アンドープ窒化ガリウム（ＧａＮ）層４０１は、ＳＩＭＳのプロットの谷で表され、おおよそ１×１０１８Ａｔｏｍｓ／ｃｍ３程度の炭素濃度を有している。また、図６は、交互に設けられた炭素ドープ窒化ガリウム（ｃ−ＧａＮ）層４０２とアンドープ窒化ガリウム（ＧａＮ）層４０１の膜厚が、おおよそ３０ｎｍ〜５０ｎｍの間であることを表している。図６に表されるＨＥＭＴデバイスでは、積層チャネル層４０６全体の厚さはおおよそ１．８μｍである。しかし、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とアンドープ窒化ガリウム（ＧａＮ）の積層数を少なくするか、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とアンドープ窒化ガリウム（ＧａＮ）の各層を薄くする、または、これらの両方により、積層チャネル層４０６全体の厚さをもっと薄くしてもよい。上述したように、幾つかの実施形態では、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の膜厚を１ｎｍより大きく５００ｎｍ未満とし、アンドープ窒化ガリウム（ＧａＮ）の膜厚を１ｎｍより大きく２００ｎｍ未満とすることができる。
図７は、従来技術に係る、単一の厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を有する、複数のＨＥＭＴデバイスにおける垂直方向のブレークダウン電圧を表している。図８は、本発明の一実施形態に係る、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられた、複数のＨＥＭＴデバイスにおける垂直方向のブレークダウン電圧を表している。図７と図８の両方において、ｐ１〜ｐ２０のデータは、１枚のウェハにおいて製造された互いに異なるＨＥＭＴデバイスを表している。図７に表されるように、従来技術に係るＨＥＭＴデバイスｐ１〜ｐ２０においては、電流電圧（Ｉｒ−Ｖ）特性にばらつきがある。従来技術に係るＨＥＭＴデバイスは、概ね、約９６０Ｖの垂直方向のブレークダウン電圧５１０を示した。これに対して、図８に表されるように、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられた、複数のＨＥＭＴデバイスｐ１〜ｐ２０においては、電流電圧（Ｉｒ−Ｖ）特性のばらつきが非常に小さい。加えて、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を含むＨＥＭＴデバイスは、約１１２０Ｖの垂直方向のブレークダウン電圧６２０を示している。すなわち、図７に表す従来技術に係るＨＥＭＴデバイスｐ１〜ｐ２０における垂直方向のブレークダウン電圧５１０に対して、１６０Ｖの改善を示している。
従来技術に係る単一の厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）ＨＥＭＴデバイスに対する、デバイスの一貫性および垂直方向のブレークダウン電圧についての改善は、図２〜図５で既に述べたように、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられたＨＥＭＴデバイスによる構造品質の改善により得られるものである。
図９は、従来技術に係る、複数のＨＥＭＴデバイスにおける水平方向のブレークダウン電圧を表している。図１０は、本発明の一実施形態に係る、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられた、複数のＨＥＭＴデバイスにおける水平方向のブレークダウン電圧を表している。先と同様に、図９と図１０の両方において、ｐ１〜ｐ２０のデータは、１枚のウェハにおいて製造された互いに異なるＨＥＭＴデバイスを表している。図９に表されるように、従来技術に係る複数のＨＥＭＴデバイスｐ１〜ｐ２０においては、電流電圧（Ｉｒ−Ｖ）特性に大きなばらつきが存在する。また、幾つかのＨＥＭＴデバイスは、非常に小さな水平方向のブレークダウン電圧７１１、７１２、および７１３を示した。従来技術に係るＨＥＭＴデバイスｐ１〜ｐ２０は、最大で、約９８０Ｖの水平方向のブレークダウン電圧７１０を示している。
図８に表す垂直方向のブレークダウン電圧と同様に、図１０に表される、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられた、複数のＨＥＭＴデバイスｐ１〜ｐ２０においては、電流電圧（Ｉｒ−Ｖ）特性のばらつきがわずかである。加えて、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を含むＨＥＭＴデバイスは、約１２８０Ｖの水平方向のブレークダウン電圧８２０を示し、図９に表す従来技術に係るＨＥＭＴデバイスｐ１〜ｐ２０における水平方向のブレークダウン電圧７１０に対して３００Ｖの改善を示した。デバイスの一貫性および水平方向のブレークダウン電圧についての改善は、先と同様に、アンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられたＨＥＭＴデバイスにおいて、構造品質が改善されたことによるものである。
電気試験データの比較：
上記の電気試験データの表は、本発明の一実施形態に係るアンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とが交互に設けられたＨＥＭＴデバイスと、従来技術に係る単一の厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）を有するＨＥＭＴデバイスと、の電気特性の直接的な比較を表したものである。本発明の一実施形態に係るＨＥＭＴデバイスにおける、交互に設けられたアンドープ窒化ガリウム（ＧａＮ）と炭素ドープ窒化ガリウム（ｃ−ＧａＮ）との全体の膜厚は、３．０μｍである。そして、従来技術に係るＨＥＭＴデバイスにおける、単一の厚い炭素ドープ窒化ガリウム（ｃ−ＧａＮ）の膜厚は、３．０μｍである。
双方のデバイスにおけるチャネル層の膜厚は同じである。その一方で、炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とアンドープ窒化ガリウム（ＧａＮ）とが交互に設けられたＨＥＭＴデバイスは、従来技術に係るＨＥＭＴデバイスに比べて、６００Ｖと８００Ｖの両方において、デバイス動作時の垂直方向のリーク電流の低減を同時に達成しつつ、優れた垂直方向および水平方向のブレークダウン電圧を示している。炭素ドープ窒化ガリウム（ｃ−ＧａＮ）とアンドープ窒化ガリウム（ＧａＮ）とが交互に設けられたＨＥＭＴデバイスでは、従来技術に係るＨＥＭＴデバイスに比べて、水平方向のリーク電流がわずかに上昇しているものの、垂直方向と水平方向におけるブレークダウン電圧、および垂直方向におけるリーク電流の改善によるメリットは、この水平方向のリーク電流のわずかな増加によるデメリットを大きく上回るものである。
上述した詳細な説明は、本発明のＨＥＭＴデバイスに関する実施形態について説明および図示したものであり、開示された技術は、例えば、デプレッション形（Ｄ−Ｍｏｄｅ）ＨＥＭＴデバイスや、エンハンスメント形（Ｅ−Ｍｏｄｅ）ＨＥＭＴデバイス、Ｊ−ＦＥＴデバイス、などを含む他の種類のトランジスタデバイスにも適用可能である。
本発明の種々の側面における他の目的、利点、および実施形態については、本発明が属する分野における当業者にとって明らかであるとともに、上述した説明とそれに伴う図面における本発明の技術思想の範囲に含まれるものである。例えば、本発明と矛盾しない構成要素の置換や製造方法における工程の順序変更などであり、制限は無い。同様に、本発明の本質や本発明の本質を具体化した製造方法および装置を、ここで具体的に述べていない他の形態に適用することも可能であり、そのような形態についても本発明の技術思想の範囲に含まれるものである。
２００、３００…ＨＥＭＴデバイス ２０２、３０２…基板 ２０４、３０４…バッファ層 ２０６、３０６…積層チャネル層 ２０８、３０８…バリア層 ２２０、２２２、２２４、２２６、３２０、３２２、３２４、３２６…炭素ドープ窒化ガリウム ２２１、２２３、２２５、３２１、３２３、３２５…アンドープ窒化ガリウム

Claims (20)

  1. 炭素および窒化ガリウムを含む１つ以上の第１層と、窒化ガリウムを含み、前記第１層よりも炭素原子濃度が低い１つ以上の第２層と、を有し、前記第１層と、前記第２層と、が交互に設けられた積層体を形成する工程と、
    バリア層を前記積層体の上に形成する工程と、
    を備えた半導体装置の製造方法。
  2. 前記積層体を形成する工程において、前記第２層を、前記第１層を成長させる条件よりも、窒化ガリウムへの炭素の混入が抑制される条件において成長させる請求項１記載の半導体装置の製造方法。
  3. 前記積層体を形成する工程は、
    １×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子濃度を有する前記第２層を形成する工程と、
    １×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子濃度を有する前記第１層を形成する工程と、
    を含む請求項１または２に記載の半導体装置の製造方法。
  4. 前記積層体を形成する工程において、前記第２層を、前記第１層を成長させる条件よりも、成長速度が低く、かつ５族元素を含む前駆体の３族元素を含む前駆体に対する比率が高い条件で形成する請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記積層体を形成する工程において、
    前記第２層を、１時間あたり０．１μｍより大きく、１時間あたり５μｍより小さい成長速度で成長させ、
    前記第１層を、１時間あたり５μｍより大きく、１時間あたり１０μｍより小さい成長速度で成長させる、
    請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記積層体を形成する工程において、前記第１層を、前記第２層の成長速度の、１５倍以上２０倍以下の成長速度で成長させる請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記積層体を形成する工程において、
    前記第２層を形成する際の、５族元素を含む前駆体の３族元素を含む前駆体に対する比率は、１００：１より大きく、１００００：１より小さく、
    前記第１層を形成する際の、５族元素を含む前駆体の３族元素を含む前駆体に対する比率は、１０：１より大きく、２００：１より小さい、
    請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記第２層および前記第１層を形成する際の温度は、７５０℃より高く、１０００℃より低く、
    前記第２層および前記第１層を形成する際の圧力は、３５Ｔｏｒｒより高く、７００Ｔｏｒｒより低い、
    請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
  9. 前記積層体を形成する工程は、
    膜厚が１ｎｍより大きく２００ｎｍより小さい前記第２層を形成する工程と、
    膜厚が１ｎｍより大きく５００ｎｍより小さい前記第１層を形成する工程と、
    を含む請求項１〜８のいずれか１つに記載の半導体装置の製造方法。
  10. 前記積層体を形成する工程において、前記第１層の膜厚の、前記第２層の膜厚に対する比率が、１：３より大きく３：１より小さくなるように、前記第２層と前記第１層を形成する請求項１〜９のいずれか１つに記載の半導体装置の製造方法。
  11. 前記バリア層と電気的に接続された第１電極を形成する工程と、
    前記バリア層と電気的に接続され、前記第１電極と離間した第２電極を形成する工程と、
    前記バリア層と電気的に接続されたゲート電極を、前記第１電極と前記第２電極との間に形成する工程と、
    をさらに備え、
    前記第１電極と前記第２電極は、前記バリア層とオーミック接触を形成し、前記ゲート電極は、前記バリア層と非オーミック接触を形成している、
    請求項１〜１０のいずれか１つに記載の半導体装置の製造方法。
  12. 前記バリア層は、窒化アルミニウムガリウムを含む請求項１〜１１のいずれか１つに記載の半導体装置の製造方法。
  13. バッファ層を形成する工程をさらに備え、
    前記積層体を、前記バッファ層の上に形成する請求項１〜１２のいずれか１つに記載の半導体装置の製造方法。
  14. 炭素および窒化ガリウムを含む１つ以上の第１層と、窒化ガリウムを含み、前記第１層よりも炭素原子濃度が低い１つ以上の第２層と、を有し、前記第１層と、前記第２層と、が交互に設けられた積層体と、
    前記積層体上に設けられたバリア層と、
    を備えた半導体装置。
  15. 前記第１層は、１×１０１８Ａｔｏｍｓ／ｃｍ３より小さい炭素原子濃度を有し、
    前記第２層は、１×１０１８Ａｔｏｍｓ／ｃｍ３より大きい炭素原子濃度を有する、
    請求項１４記載の半導体装置。
  16. 前記第１層の膜厚は、１ｎｍより大きく２００ｎｍより小さく、
    前記第２層の膜厚は、１ｎｍより大きく５００ｎｍより小さい
    請求項１４または１５に記載の半導体装置。
  17. 前記第２層の膜厚の、前記第１層の膜厚に対する比率は、１：３より大きく３：１より小さい請求項１４〜１６のいずれか１つに記載の半導体装置。
  18. 前記バリア層と電気的に接続された第１電極と、
    第１電極と離間して設けられ、前記バリア層と電気的に接続された第２電極と、
    前記バリア層と電気的に接続され、前記第１電極と前記第２電極との間に設けられた第３電極と、
    をさらに備え、
    前記第１電極と前記第２電極は、前記バリア層とオーミック接触を形成し、前記第３電極は、前記バリア層と非オーミック接触を形成している、
    請求項１４〜１７のいずれか１つに記載の半導体装置。
  19. 前記バリア層は、窒化アルミニウムガリウムを含む請求項１４〜１８のいずれか１つに記載の半導体装置。
  20. バッファ層をさらに備え、
    前記積層体は、前記バッファ層上に設けられた請求項１４〜１９のいずれか１つに記載の半導体装置。
JP2015009070A 2014-10-02 2015-01-21 半導体装置の製造方法 Expired - Fee Related JP6152124B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/505,304 2014-10-02
US14/505,304 US9608103B2 (en) 2014-10-02 2014-10-02 High electron mobility transistor with periodically carbon doped gallium nitride

Publications (2)

Publication Number Publication Date
JP2016076681A true JP2016076681A (ja) 2016-05-12
JP6152124B2 JP6152124B2 (ja) 2017-06-21

Family

ID=55633390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009070A Expired - Fee Related JP6152124B2 (ja) 2014-10-02 2015-01-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9608103B2 (ja)
JP (1) JP6152124B2 (ja)
CN (1) CN106158946A (ja)
TW (1) TWI596764B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190959A (ja) * 2017-05-03 2018-11-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体のヘテロ構造およびその形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
JP6582736B2 (ja) * 2015-08-25 2019-10-02 富士電機株式会社 窒化物半導体装置の製造方法
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN106783950B (zh) * 2016-12-19 2024-02-13 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN108428741B (zh) * 2017-02-14 2021-12-14 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制作方法
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
CN111146282B (zh) * 2018-11-06 2023-03-28 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
WO2020155096A1 (zh) 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
KR102526814B1 (ko) * 2019-02-05 2023-04-27 미쓰비시덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN115050817B (zh) * 2022-08-15 2022-11-18 江西兆驰半导体有限公司 一种晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010287882A (ja) * 2009-05-11 2010-12-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2014017285A (ja) * 2012-07-05 2014-01-30 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5167081B2 (ja) 2008-11-13 2013-03-21 パナソニック株式会社 窒化物半導体デバイス
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP5788296B2 (ja) 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
US20120248577A1 (en) * 2011-04-04 2012-10-04 Epowersoft Inc. Controlled Doping in III-V Materials
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
KR101175183B1 (ko) * 2011-08-08 2012-08-17 일진머티리얼즈 주식회사 전류 확산 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
US9099388B2 (en) * 2011-10-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. III-V multi-channel FinFETs
KR101262726B1 (ko) * 2011-12-30 2013-05-09 일진엘이디(주) 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자 제조 방법
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP6151487B2 (ja) 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
KR20140013247A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 질화물계 반도체 소자 및 그의 제조 방법
TWI489626B (zh) 2012-08-24 2015-06-21 Visual Photonics Epitaxy Co Ltd Bipolar high electron mobility transistor
TWI506788B (zh) * 2012-12-25 2015-11-01 Huga Optotech Inc 場效電晶體
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
US9245992B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP5787417B2 (ja) 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010287882A (ja) * 2009-05-11 2010-12-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2014017285A (ja) * 2012-07-05 2014-01-30 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP2014072430A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190959A (ja) * 2017-05-03 2018-11-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体のヘテロ構造およびその形成方法

Also Published As

Publication number Publication date
US9608103B2 (en) 2017-03-28
JP6152124B2 (ja) 2017-06-21
US20160099345A1 (en) 2016-04-07
TWI596764B (zh) 2017-08-21
CN106158946A (zh) 2016-11-23
TW201614832A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
JP6152124B2 (ja) 半導体装置の製造方法
CN105229207B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
JP4531071B2 (ja) 化合物半導体装置
JP5634681B2 (ja) 半導体素子
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
CN103828030B (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
JP2005509274A (ja) バリア／スペーサ層を有するｉｉｉ族窒化物系の高電子移動度トランジスタ（ｈｅｍｔ）
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
JP2010199597A (ja) 化合物半導体装置の製造方法
JP2018037435A (ja) 半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP5415668B2 (ja) 半導体素子
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP4682541B2 (ja) 半導体の結晶成長方法
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP7074282B2 (ja) 高電子移動度トランジスタ
JP2016134565A (ja) 半導体装置
JP2010177416A (ja) 窒化物半導体装置
JP5605354B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP6784201B2 (ja) Ｍｉｓ型半導体装置とその製造方法
JP2019192796A (ja) 高電子移動度トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170526

R150 Certificate of patent or registration of utility model

Ref document number: 6152124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees