CN114823849A - 氮化镓反向阻断晶体管 - Google Patents
氮化镓反向阻断晶体管 Download PDFInfo
- Publication number
- CN114823849A CN114823849A CN202210393534.XA CN202210393534A CN114823849A CN 114823849 A CN114823849 A CN 114823849A CN 202210393534 A CN202210393534 A CN 202210393534A CN 114823849 A CN114823849 A CN 114823849A
- Authority
- CN
- China
- Prior art keywords
- layer
- structure layer
- schottky contact
- contact layer
- metal structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 49
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 38
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910008764 WNx Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓反向阻断晶体管，包括自下而上依次为衬底层、缓冲层以及设置在所述缓冲层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，漏电极制备在所述离子注入区域与所述肖特基接触层的接触面。通过漏电极的图案化离子注入区域以分配反向电场实现高阻断电压和低泄漏电流，从而在单一器件实现晶体管的反向电压阻断能力。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种氮化镓反向阻断晶体管。
背景技术
随着全球能源需求的不断增加，电力电子器件需要不断满足更高的能效需求以有效降低碳排放。现有的硅电力电子器件在能量转换方面已经达到了它的物理极限，而上限更高的氮化镓GaN器件性能优异、应用广泛，可以将效率、成本等的优势有机统一，其碳耗用量更仅为硅电力电子器件的约10％。若全球采用硅电力电子器件的数据中心都升级为使用GaN功率器件，预估将减少30-40％的能源浪费，相当于节省了100兆瓦时太阳能和减少1.25亿吨二氧化碳排放量。
目前，GaN电力电子器件仅有高电子迁移率晶体管，而该型GaN器件具有双向导通电流的特性，因此不适用于诸如储能、UPS、电池保护等需要能量单向流通的电力电子系统。反向阻断型晶体管是允许晶体管(通常用于仅充分确保正向阻断电压性能的可靠性的电路中)针对反向阻断电压性能也保持与正向阻断电压性能可靠性相当的半导体器件，能有效地实现电能的单向流通。现有的晶体管若需要特别的反向阻断能力，可以把晶体管和一个二极管串联使用，从而获得反向阻断能力。在这样的结构中，电流将流经两个会不同的器件，较长的电流通路将导致较大的导通压降，进而会使电路具有较高的功率损耗，成本也增加且体积增大。因此，需要进一步晶体管结构进一步优化，不增加器件情况下获得反向阻断能力。
发明内容
本发明要解决的技术问题是提供一种氮化镓反向阻断晶体管，能够在单一器件实现晶体管的反向电压阻断能力，结构简单且易于实现。
为了解决上述技术问题，本发明的技术方案如下：
本发明提供了一种氮化镓反向阻断晶体管，包括自下而上依次为衬底层、缓冲层以及设置在所述缓冲层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，漏电极制备在所述离子注入区域与所述肖特基接触层的接触面。
具体的，所述异质结结构层上形成深度上非完全刻蚀和/或空间上非完全刻蚀的相互分离区域，在所述相互分离区域分别设置所述源极金属结构层、所述栅极金属结构层。
进一步的，所述源极金属结构层与所述异质结结构层之间n型欧姆接触，所述栅极金属结构层与所述异质结结构层之间是欧姆接触或肖特基接触。
进一步的，所述漏电极包括一个或多个欧姆接触，所述肖特基接触层与所述欧姆接触连接。
进一步的，所述栅极金属结构层和所述异质结结构层之间还设置有盖层，所述盖层是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。
进一步的，所述离子注入区域与所述肖特基接触层之间还设置有欧姆接触层。具体的，所述欧姆接触层是P型欧姆接触。
可选的，所述欧姆接触层设置在每一所述离子注入区域上，所述欧姆接触层的面积小于等于所述离子注入区域的面积；所述肖特基接触层包覆或者部分覆盖所述欧姆接触层。
进一步的，所述离子注入区域是高阻区域、绝缘区域、半绝缘区域或P型区域。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向设置在所述独立几何形状区域。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述欧姆接触层依次部分覆盖在所述独立几何形状区域上。
进一步的，所述异质结结构层、所述源极金属结构层、所述栅极金属结构层、所述肖特基接触层上覆盖设置有，在所述绝缘介质层上对应所述源电极、栅电极、漏电极开设电极窗口。
可选的，所述离子注入区域与所述肖特基接触层接触面之间设置有所述绝缘介质层，所述肖特基接触层与所述异质结结构层在多个所述离子注入区域之间形成肖特基接触。
本发明技术效果：
本发明实施例的氮化镓反向阻断晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在肖特基接触层与异质结结构层之间设置有若干离子注入区域，肖特基接触层与异质结结构层环绕离子注入区域之间形成肖特基接触，漏电极制备在所述离子注入区域与所述肖特基接触层的接触面。通过漏电极的图案化离子注入区域以分配反向电场实现高阻断电压和低泄漏电流，从而在单一器件实现晶体管的反向电压阻断能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的第一种氮化镓反向阻断晶体管主剖视结构图；
图2为本发明的第二种氮化镓反向阻断晶体管主剖视结构图；
图3为本发明的第一种/第二种氮化镓反向阻断晶体管俯视结构图；
图4为本发明的第一种/第二种氮化镓反向阻断晶体管沿着A-A截面视图；
图5为本发明的第三种氮化镓反向阻断晶体管沿着A-A截面视图；
图6为本发明的第四种氮化镓反向阻断晶体管沿着A-A截面视图；
图7为本发明的第五种氮化镓反向阻断晶体管主剖视结构图；
图8为本发明的第六种氮化镓反向阻断晶体管主剖视结构图；
图9为本发明的第五种/第六种氮化镓反向阻断晶体管俯视结构图；
图10为本发明的第五种/第六种氮化镓反向阻断晶体管沿着B-B截面视图；
图11为本发明的第七种氮化镓肖特基二极管沿着B-B截面视图；
图12为本发明的第八种氮化镓肖特基二极管沿着B-B截面视图；图13为本发明中第一种离子注入区域/欧姆接触层的结构形状示意图；
图14为本发明中第二种离子注入区域/欧姆接触层的结构形状示意图；
图15为本发明中第三种离子注入区域/欧姆接触层的结构形状示意图；
图16为本发明中第四种离子注入区域/欧姆接触层的结构形状示意图；
图17为本发明中第五种离子注入区域/欧姆接触层的结构形状示意图；
图18为本发明中第六种离子注入区域/欧姆接触层的结构形状示意图；
图19为本发明中第七种离子注入区域/欧姆接触层的结构形状示意图；
图20为本发明中第八种离子注入区域/欧姆接触层的结构形状示意图；
图21为本发明中第九种离子注入区域/欧姆接触层的结构形状示意图；
图22为本发明中第十种离子注入区域/欧姆接触层的结构形状示意图；
图23为本发明中第十一种离子注入区域/欧姆接触层的结构形状示意图；
图24为本发明中第十二种离子注入区域/欧姆接触层的结构形状示意图；
图25为本发明中第十三种离子注入区域/欧姆接触层的结构形状示意图；
图26为本发明中第十四种离子注入区域/欧姆接触层的结构形状示意图；
图27为本发明中第十五种离子注入区域/欧姆接触层的结构形状示意图；
图28为本发明的氮化镓反向阻断晶体管等效电路原理图；
图29为本发明的氮化镓反向阻断晶体管的反向特性曲线原理图；
图中，10-衬底层，20-缓冲层，30-沟道层，40-异质结结构层，50-离子注入区域，60-肖特基接触层，70-绝缘介质层，80-源极金属结构层，90-欧姆接触层，100-栅极金属结构层，110-盖层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
如图1、3-4所示，本发明实施例提供了一种氮化镓反向阻断晶体管，包括自下而上依次为衬底层10、缓冲层20以及设置在所述缓冲层20上含有一个或者多个二维电子气沟道的异质结结构层40，所述异质结结构层40上设置有相互分离的源极金属结构层80、栅极金属结构层100、肖特基接触层60；源电极、栅电极分别制备在所述源极金属结构层80、栅极金属结构层100，所述肖特基接触层60与所述异质结结构层40之间设置有若干离子注入区域50，所述肖特基接触层60与所述异质结结构层40环绕所述离子注入区域50之间形成肖特基接触，漏电极制备在所述离子注入区域50与所述肖特基接触层60的接触面。
具体的，所述异质结结构层40上形成深度上非完全刻蚀和/或空间上非完全刻蚀的相互分离区域，在所述相互分离区域分别设置所述源极金属结构层80、所述栅极金属结构层100。所述源极金属结构层80与所述异质结结构层40之间n型欧姆接触，所述栅极金属结构层100与所述异质结结构层40之间是欧姆接触或肖特基接触。在形成源极金属结构层80、栅极金属结构层100时，一般是先刻蚀异质结结构层40，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100；也可以是先刻蚀一部分异质结结构层40，(深度上非完全刻蚀/空间上非完全刻蚀两种情况)，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100。源极金属结构层80的材料包括但不限于Ti/A1/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
可选的，漏电极包括一个或多个欧姆接触，肖特基接触层60与所述欧姆接触连接。由于异质结结构层40上肖特基接触层60、源极金属结构层80、栅极金属结构层100均是相互分离的，因此，肖特基接触层60与漏电极上欧姆接触用金属层连接时，该欧姆接触和栅极金属结构层100在空间上是隔开。
可选的，衬底层10材料包括但不限于为Si、蓝宝石、SiC和GaN中一种或者多种。
在一些实施例中，衬底层10上通过外延生长等制备方式在衬底层10上形成缓冲层20和/或沟道层30，可选的，在缓冲层20上进一步制备形成沟道层30，在缓冲层20或沟道层30上设置异质结结构层40；缓冲层20材料包括但不限于低温AlN或低温GaN，所述缓冲层20的厚度为1nm～100um。沟道层30材料为GaN或者AlGaN，所述沟道层30的厚度为0nm～100um。
具体的，该异质结结构层40具有一个或多个二维电子气通道。异质结结构层40的材料可以包括但不限于A1GaN、InAlN、A1N、InN和InGaN中一种或多种，或者其他III-V族化合物体系构建，厚度为1nm～50nm。
优选的，如图2、8所示，所述栅极金属结构层100和所述异质结结构层40之间还设置有盖层110，所述盖层110是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构中P型结和N型结的顺序不限定，可以包括但不限于“上P下N”或者“上N下P”。栅极金属结构层100材料可以是Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。盖层110材料包括但不限于p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，掺杂浓度为1015～1022/cm3，厚度为1-500nm。
可选的，如图7、8、6所示，所述离子注入区域50与所述肖特基接触层60之间还设置有欧姆接触层90。具体的，所述欧姆接触层是P型欧姆接触。欧姆接触层90可以但不限于Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金。
如图11-12所示，所述欧姆接触层90设置在每一所述离子注入区域50上，所述欧姆接触层90的面积小于等于所述离子注入区域50的面积；所述肖特基接触层60包覆或者部分覆盖所述欧姆接触层90。
其中，所述离子注入区域50是高阻区域、绝缘区域、半绝缘区域或P型区域。具体的，通过离子注入N、H、Ar等离子形成高阻区来替代PN结。离子注入形成高阻的原理：离子轰击半导体材料会造成晶格损伤，形成晶格损伤缺陷，这些晶格损伤缺陷会在半导体内部形成缺陷能级，捕获材料中的自由载流子，从而使其呈现高阻特性。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90沿着长度方向设置在所述独立几何形状区域。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，多个所述肖特基接触层60和/或所述欧姆接触层90依次部分覆盖在所述独立几何形状区域上。具体的，多个肖特基接触层60和/或第二欧姆接触层90是多个独立图形区域或者连续图形区域，部分覆盖多个依次排列的独立几何形状区域形成的离子注入区域50。
可选的，如图13-27所示，所述独立几何形状区域包括但不限于矩形、椭圆形、三角形、星形、多边形、中心对称图形。这些图形可以大小不一致、分布非均匀、各种图形的组合均可。
如图1、7所示，所述异质结结构层40、所述源极金属结构层80、所述栅极金属结构层100、所述肖特基接触层60上覆盖设置有绝缘介质层70，在所述绝缘介质层70上对应所述源电极、栅电极、漏电极开设电极窗口。
如图5-6所示，所述离子注入区域50与所述肖特基接触层60接触面之间设置有所述绝缘介质层70，所述肖特基接触层60与所述异质结结构层40在多个所述离子注入区域50之间形成肖特基接触。具体的，一层大于等于该离子注入区域的绝缘介质层70将离子注入区域50与肖特基接触层60隔开，使得肖特基接触层60只和异质结结构层40之间形成肖特基接触。
如图28所示，本实施例的氮化镓反向阻断晶体管HEMTs的等效电路为在漏电极串联设置一基于离子注入工艺的高耐压、低漏电肖特基二极管SBD，具有阻断反向电压和低反向漏电的特性；在单一器件实现晶体管HEMTs的反向电压阻断能力。
如图29所示，本实施例的HEMT器件，无论栅极关断和栅极开启情况下，HEMT器件的反向均呈现高阻状态。
为了制备上述氮化镓反向阻断晶体管，可以采用但不限于以下的制备方法：
S1、在衬底层10上采用MOCVD自下而上外延生长缓冲层20、沟道层30、异质结结构层40通过一次外延形成PN结，耗尽AlGaN/GaN异质结中的二维电子气；通过光刻技术、刻蚀工艺，选择性刻蚀P-GaN帽层，仅在栅极区域中保留P-GaN以实现器件的常关特性；利用光刻工艺、离子注入工艺在异质结结构层40和氮化镓层50中选择性形成高阻、绝缘、半绝缘或者P型的离子注入区域50。具体的，衬底层10材料为蓝宝石，衬底层10尺寸为2英寸。缓冲层20材料为AlN/AlGaN/GaN、厚度为3um。沟道层30材料为GaN，沟道层30厚度为100nm。异质结结构层40材料为Al0.26Ga0.74N，异质结结构层40厚度为25nm。
S2、异质结结构层40上分别制备源、漏电极。制备源、漏电极的退火温度为800～900摄氏度，退火时间为30～60秒。具体在本实施例中用电子束蒸发设备进行源电极和漏电极蒸镀，蒸镀金属体系为Ti/Al/Ti/Au(200/600/500/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：N2气氛、850摄氏度、30s。
S3、通过金属蒸镀形成栅极电极，无需退火。
S4、在离子注入区域50上进行图形化，通过电子蒸镀法在离子注入区域50上沉积肖特基接触层60，通过干法刻蚀或湿法腐蚀的方法，图形化肖特基接触层60，露出制备漏电极外的区域。肖特基接触层60材料为W、WNx、Ni、Ti、Au、中一种或多种；肖特基接触层60的厚度为5nm～10um；肖特基接触层60的制备方法为磁控溅射、电子束蒸发设备、原子层淀积、中一种或多种。具体在本实施例中肖特基接触层60的材料为Ni/Au，厚度为300nm。
S5、通过等离子体增强化学气相沉积(PECVD)或低压气相沉积(LPCVD)或原子层沉积(ALD)或物理气相沉积(PVD)或磁控溅射，均匀生长一层绝缘介质层70；
S6、通过光刻工艺定义出场板区域后，通过干法刻蚀和湿法刻蚀形成场板，开出电极窗口和连接方式。
本发明实施例的氮化镓反向阻断晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在肖特基接触层与异质结结构层之间设置有若干离子注入区域，肖特基接触层与异质结结构层环绕离子注入区域之间形成肖特基接触，漏电极制备在所述离子注入区域与所述肖特基接触层的接触面。通过漏电极的图案化离子注入区域以分配反向电场实现高阻断电压和低泄漏电流，从而在单一器件实现晶体管的反向电压阻断能力。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
在本发明专利的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”、“排”、“列”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明专利和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明专利新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明专利的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在发明专利中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固连”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明专利中的具体含义。
在本发明专利中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
Claims (10)
1.一种氮化镓反向阻断晶体管，其特征在于，包括自下而上依次为衬底层、缓冲层以及设置在所述缓冲层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，漏电极制备在所述离子注入区域与所述肖特基接触层的接触面。
2.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述异质结结构层上形成深度上非完全刻蚀和/或空间上非完全刻蚀的相互分离区域，在所述相互分离区域分别设置所述源极金属结构层、所述栅极金属结构层。
3.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述源极金属结构层与所述异质结结构层之间n型欧姆接触，所述栅极金属结构层与所述异质结结构层之间是欧姆接触或肖特基接触。
4.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述漏电极包括一个或多个欧姆接触，所述肖特基接触层与所述欧姆接触连接。
5.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述栅极金属结构层和所述异质结结构层之间还设置有盖层，所述盖层是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。
6.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述离子注入区域是高阻区域、绝缘区域、半绝缘区域或P型区域。
7.根据权利要求6所述的氮化镓反向阻断晶体管，其特征在于，所述离子注入区域与所述肖特基接触层之间还设置有欧姆接触层。
8.根据权利要求7所述的氮化镓反向阻断晶体管，其特征在于，所述欧姆接触层设置在每一所述离子注入区域上，所述欧姆接触层的面积小于等于所述离子注入区域的面积；所述肖特基接触层包覆或者部分覆盖所述欧姆接触层。
9.根据权利要求6所述的氮化镓反向阻断晶体管，其特征在于，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向设置在所述独立几何形状区域；
或者所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层覆盖在所述独立几何形状区域上；
或者所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上；
或者，所述离子注入区域包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述欧姆接触层依次部分覆盖在所述独立几何形状区域上。
10.根据权利要求1所述的氮化镓反向阻断晶体管，其特征在于，所述异质结结构层、所述源极金属结构层、所述栅极金属结构层、所述肖特基接触层上覆盖设置有绝缘介质层，在所述绝缘介质层上对应所述源电极、栅电极、漏电极开设电极窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210393534.XA CN114823849A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓反向阻断晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210393534.XA CN114823849A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓反向阻断晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114823849A true CN114823849A (zh) | 2022-07-29 |
Family
ID=82536669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210393534.XA Pending CN114823849A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓反向阻断晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823849A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217210A (ja) * | 2001-01-17 | 2002-08-02 | Sanken Electric Co Ltd | ショットキバリア電極を有する半導体素子及びその製造方法 |
| JP2010212596A (ja) * | 2009-03-12 | 2010-09-24 | Sharp Corp | 電界効果型トランジスタ |
| US20110018002A1 (en) * | 2009-07-27 | 2011-01-27 | The Hong Kong University Of Science And Technology | Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same |
| JP2013201242A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 窒化物半導体素子 |
| CN103904134A (zh) * | 2014-03-25 | 2014-07-02 | 中国科学院半导体研究所 | 基于GaN基异质结构的二极管结构及制作方法 |
| US20140252370A1 (en) * | 2013-03-05 | 2014-09-11 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
| US9577048B1 (en) * | 2015-09-24 | 2017-02-21 | Epistar Corporation | Heterostructure field-effect transistor |
| CN107910364A (zh) * | 2017-11-14 | 2018-04-13 | 电子科技大学 | 一种逆阻型氮化镓器件 |
| CN108807510A (zh) * | 2018-07-10 | 2018-11-13 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
| KR101929805B1 (ko) * | 2017-08-29 | 2018-12-18 | 전북대학교산학협력단 | 다중 드레인 이종접합 트랜지스터의 제조 방법 |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| CN113644129A (zh) * | 2021-08-12 | 2021-11-12 | 电子科技大学 | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT |
-
2022
- 2022-04-15 CN CN202210393534.XA patent/CN114823849A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217210A (ja) * | 2001-01-17 | 2002-08-02 | Sanken Electric Co Ltd | ショットキバリア電極を有する半導体素子及びその製造方法 |
| JP2010212596A (ja) * | 2009-03-12 | 2010-09-24 | Sharp Corp | 電界効果型トランジスタ |
| US20110018002A1 (en) * | 2009-07-27 | 2011-01-27 | The Hong Kong University Of Science And Technology | Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same |
| JP2013201242A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 窒化物半導体素子 |
| US20140252370A1 (en) * | 2013-03-05 | 2014-09-11 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
| CN103904134A (zh) * | 2014-03-25 | 2014-07-02 | 中国科学院半导体研究所 | 基于GaN基异质结构的二极管结构及制作方法 |
| US9577048B1 (en) * | 2015-09-24 | 2017-02-21 | Epistar Corporation | Heterostructure field-effect transistor |
| KR101929805B1 (ko) * | 2017-08-29 | 2018-12-18 | 전북대학교산학협력단 | 다중 드레인 이종접합 트랜지스터의 제조 방법 |
| CN107910364A (zh) * | 2017-11-14 | 2018-04-13 | 电子科技大学 | 一种逆阻型氮化镓器件 |
| CN108807510A (zh) * | 2018-07-10 | 2018-11-13 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| CN113644129A (zh) * | 2021-08-12 | 2021-11-12 | 电子科技大学 | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI429076B (zh) | 二元第iii族-氮化物基高電子移動性電晶體及其製造方法 | |
| CN102403347A (zh) | 氮化镓基半导体器件及其制造方法 | |
| CN103579329A (zh) | 高电子迁移率晶体管及其制造方法 | |
| WO2010148266A2 (en) | Vertical junction field effect transistors and diodes having graded doped regions and methods of making | |
| EP3550610A1 (en) | High electron mobility transistor with deep charge carrier gas contact structure | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| JP2011210751A (ja) | Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置 | |
| CN113178475A (zh) | 一种场效应管、其制备方法及开关电路 | |
| US20240088284A1 (en) | High electron mobility transistor (hemt) with a back barrier layer | |
| CN114420743B (zh) | 反向阻断高迁移率晶体管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112310208A (zh) | 增强型氮化镓基晶体管及其制备方法、电子装置 | |
| KR101943356B1 (ko) | 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN114823851A (zh) | 氮化镓反向导通晶体管 | |
| JP6693142B2 (ja) | 半導体装置、電子部品、電子機器、および半導体装置の製造方法 | |
| CN115881774A (zh) | 一种具有阵列侧栅结构的hemt器件及其制备方法 | |
| CN115425077A (zh) | 一种内置RC回路的GaN HEMT功率器件 | |
| CN114823849A (zh) | 氮化镓反向阻断晶体管 | |
| CN112054056B (zh) | 具有栅极静电防护结构的高电子迁移率晶体管及制作方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| CN113497137A (zh) | 一种半导体器件及其制备方法 | |
| CN111243962A (zh) | 一种氧化镓高电子迁移率异质结晶体管及其制备方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220729 |
|
| RJ01 | Rejection of invention patent application after publication |