CN111243962A - 一种氧化镓高电子迁移率异质结晶体管及其制备方法 - Google Patents

一种氧化镓高电子迁移率异质结晶体管及其制备方法 Download PDF

Info

Publication number
CN111243962A
CN111243962A CN202010066692.5A CN202010066692A CN111243962A CN 111243962 A CN111243962 A CN 111243962A CN 202010066692 A CN202010066692 A CN 202010066692A CN 111243962 A CN111243962 A CN 111243962A
Authority
CN
China
Prior art keywords
gallium oxide
passivation layer
layer
region
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010066692.5A
Other languages
English (en)
Other versions
CN111243962B (zh
Inventor
邵国键
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202010066692.5A priority Critical patent/CN111243962B/zh
Publication of CN111243962A publication Critical patent/CN111243962A/zh
Application granted granted Critical
Publication of CN111243962B publication Critical patent/CN111243962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氧化镓高电子迁移率异质结晶体管及其制备方法,制备方法包括:在氧化镓外延片的上表面全片形成第一钝化层;去除源区和漏区的第一钝化层;形成源区和漏区的第一金属层,退火处理,形成源极和漏极;无源区形成重掺杂区;全片形成第二钝化层;去除栅区的第二钝化层;形成栅区的第二金属层,退火处理,形成栅极;全片形成第三钝化层;在第三钝化层的上表面形成场板;全片形成第四钝化层;去除源极、漏极、栅极区域的第四钝化层;在源极正下方形成背孔;氧化镓外延片的下表面形成第四金属层,形成背金层。本发明的制备方法所制备的氧化镓器件具有更加快速的开关特性、优良的频率特性、高效的输出特性、超高压击穿特性的优势。

Description

一种氧化镓高电子迁移率异质结晶体管及其制备方法
技术领域
本发明涉及半导体器件制造领域,具体而言,涉及一种氧化镓高电子迁移率异质结晶体管及其制备方法。
背景技术
氧化镓是一种新型宽禁带半导体材料,其存在五种同分异构体,分别是α型、β型、γ型、δ型和ε型,其中β型的氧化镓热力学稳定性最好,并已得到广泛研究。氧化镓具有超宽禁带宽度4.6~4.9eV,其理论击穿电场达到8MV/cm,比碳化硅、氮化镓的击穿电场大3倍。由于氧化镓的材料性质,其具备制作高耐压、大功率、低损耗功率器件及深紫外光电器件的能力,可以很好的弥补现有硅、砷化镓、氮化镓、碳化硅等半导体材料的不足。
氧化镓的高电子迁移率异质结晶体管(HEMT)不同于基于p-n扩散原理工作的晶体管,其工作原理基于肖特基势垒特性,工作中的电流是由多数载流子通过热电子发射越过内建电势差形成,而p-n结的电流是由少数载流子的扩散运动所决定。工作原理上的差异造成了高电子迁移率异质结晶体管器件在开启和关闭状态间切换时,不存在像p-n结中发生的少数载流子的存储效应,器件具有快速的开关特性,适用于高频微波器件。高电子迁移率异质结晶体管的多子来自于氧化镓异质结沟道中,其沟道具有比较高的二维电子气(2DEG)密度、高电子迁移率、高跨导、高截止频率、高电流密度。
发明内容
为解决上述问题,本发明提供了一种氧化镓高电子迁移率异质结晶体管及其制备方法,所制备的氧化镓器件基于异质结肖特基势垒特性,具有更加快速的开关特性、优良的频率特性、高效的输出特性、超高压击穿特性的优势。
为实现上述目的,本发明的技术方案如下:
一种氧化镓高电子迁移率异质结晶体管的制备方法,包括以下步骤:
(1)在氧化镓外延片的上表面定义源区、栅区、漏区的区域,源区、栅区、漏区的总体区域定义为有源区,源区、栅区、漏区以外的区域定义为无源区,然后在氧化镓外延片的上表面全片形成第一钝化层;
(2)去除氧化镓外延片上表面源区和漏区的第一钝化层;
(3)形成源区和漏区的第一金属层,退火处理,形成源极和漏极;
(4)氧化镓外延片的上表面无源区进行离子注入,形成重掺杂区;
(5)氧化镓外延片的上表面全片形成第二钝化层;
(6)去除氧化镓外延片上表面栅区的第二钝化层;
(7)形成栅区的第二金属层,退火处理,形成栅极;
(8)氧化镓外延片上表面全片形成第三钝化层;
(9)在栅极上方的第三钝化层的上表面形成第三金属层,形成场板;
(10)氧化镓外延片上表面全片形成第四钝化层;
(11)去除氧化镓外延片上表面源极、漏极、栅极区域的第四钝化层;
(12)在源极正下方形成背孔,背孔穿透至氧化镓外延片的下表面;
(13)氧化镓外延片的下表面形成第四金属层,形成背金层。
本技术方案中,进一步地,步骤(1)中,氧化镓外延片自下而上的结构依次为衬底层、缓冲层、沟道层、异质结势垒层。
进一步地,缓冲层的材料为非掺杂的α-氧化镓、β-氧化镓、γ-氧化镓、δ-氧化镓、ε-氧化镓中的一种。
进一步地,异质结势垒层的材料为掺杂的铝镓氧或者铟镓氧中的一种,其中铝含量原子比为5%~40%,铟含量原子比为5%~40%,掺杂元素为硅、铁、锌、锗、镁、钴中的一种或者多种组合,掺杂浓度为1×1010cm-3~1×1020cm-3
进一步地,步骤(1)、步骤(5)、步骤(8)和步骤(10)中,第一钝化层、第二钝化层、第三钝化层和第四钝化层的材料为氧化硅、氮化硅、氮化镓、氧化铝、氧化镓中的一种或者多种组合,第一钝化层的厚度为0.1nm~2um,第二钝化层的厚度为0.1nm~5um,第三钝化层的厚度为0.1nm~10um,第四钝化层的厚度为0.1nm~100um。
进一步地,步骤(1)、步骤(5)、步骤(8)和步骤(10)中,形成第一钝化层、第二钝化层、第三钝化层和第四钝化层的方法为磁控溅射、直流溅射、射频溅射、金属有机物化学气相沉积、原子层沉积、喷雾热分解、溶胶凝胶、真空热蒸发、脉冲激光沉积、分子束外延生长中的一种或多种组合。
进一步地,步骤(2)、步骤(6)和步骤(11)采用的工艺为光刻工艺和刻蚀工艺。
进一步地,步骤(3)、步骤(7)、步骤(9)和步骤(13)中,第一金属层、第二金属层、第三金属层和第四金属层的材料为钛、铂、金、铝、镍、铟、铜、钴、铁中的一种或者多种组合,厚度为1nm~1mm。
进一步地,步骤(3)、步骤(7)、步骤(9)和步骤(13)中,形成第一金属层、第二金属层、第三金属层和第四金属层的方法为磁控溅射、直流溅射、射频溅射、原子层沉积、真空热蒸发、脉冲激光沉积、化学电镀中的一种或者多种组合。
进一步地,步骤(3)中,第一金属层的退火温度为100~2000℃,退火时间为1秒~6000秒,退火环境为真空或者惰性气体中的一种或者多种组合;步骤(7)中,第二金属层的退火温度为100~1800℃,退火时间为1秒~6000秒,退火环境为真空或者惰性气体中的一种或者多种组合。
进一步地,步骤(4)中,氧化镓外延片的上表面无源区进行离子注入之前,通过光刻工艺将氧化镓外延片的上表面有源区进行遮挡。
进一步地,步骤(4)中,离子注入元素为硅、铁、锌、锗、镁、钴中的一种或者多种组合,掺杂浓度为1×1014cm-3~1×1020cm-3
进一步地,步骤(12)中,通过光刻工艺和刻蚀工艺,在源极的正下方形成背孔。
一种氧化镓高电子迁移率异质结晶体管,包括氧化镓外延片,氧化镓外延片自下而上包括衬底层、缓冲层、沟道层、异质结势垒层;氧化镓外延片的上方设有漏极、源极和栅极,栅极位于源极和漏极之间;氧化镓外延片的上表面自下而上依次设置有第一钝化层、第二钝化层、第三钝化层、第四钝化层,第一钝化层、第二钝化层、第三钝化层、第四钝化层包覆在漏极、源极和栅极的外围,且在漏极、源极和栅极的上方分别存在一段间隔;在栅极上方的第三钝化层的上表面设置有场板;源极正下方设有背孔,背孔穿透至氧化镓外延片的下表面,氧化镓外延片下表面及背孔内设有背金层。
进一步地,场板全部或者部分覆盖栅极,场板与源极或者漏极相连。
有益效果
本发明公开了一种氧化镓高电子迁移率异质结晶体管及其制备方法,该方法所制备的氧化镓高电子迁移率异质结晶体管基于异质结肖特基势垒特性,具有更加快速的开关特性、优良的频率特性、高效的输出特性、超高压击穿特性的优势。
氧化镓高电子迁移率异质结晶体管(HEMT)不同于基于p-n扩散原理工作的晶体管,高电子迁移率异质结晶体管基于肖特基势垒特性,工作中的电流是由多数载流子通过热电子发射越过内建电势差形成,而p-n结的电流是由少数载流子的扩散运动所决定,工作原理上的差异造成了高电子迁移率异质结晶体管器件在开启和关闭状态间切换时,不存在像p-n结中发生的少数载流子的存储效应,器件具有快速的开关特性,适用于高频微波器件。高电子迁移率异质结晶体管的载流子来自于氧化镓异质结沟道中,其沟道具有比较高的二维电子气(2DEG)密度、高电子迁移率、高跨导、高截止频率、高电流密度,因此高电子迁移率异质结晶体管具有优良的频率特性、高效的输出特性、超高压击穿特性的优势。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明实施例中氧化镓高电子迁移率异质结晶体管中氧化镓外延片的结构示意图。
图2为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(1)后的结构示意图。
图3为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(2)后的结构示意图。
图4为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(3)后的结构示意图。
图5为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(4)后的结构示意图。
图6为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(5)后的结构示意图。
图7为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(6)后的结构示意图。
图8为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(7)后的结构示意图。
图9为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(8)后的结构示意图。
图10为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(9)后的结构示意图。
图11为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(10)后的结构示意图。
图12为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(11)后的结构示意图。
图13为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(12)后的结构示意图。
图14为本发明实施例中氧化镓高电子迁移率异质结晶体管的制备方法中步骤(13)后的结构示意图。
附图中:
1、氧化镓外延片 101、衬底 102、缓冲层 103、沟道层 104、异质结势垒层
2、第一钝化层 3、漏极 4、源极 5、第二钝化层 6、栅极
7、第三钝化层 8、场板 9、第四钝化层 10、背孔 11、背金层
12、源区 13、栅区 14、漏区 15、有源区 16、无源区
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例1
一种氧化镓高电子迁移率异质结晶体管的制备方法,包括以下步骤:
(1)在氧化镓外延片1的上表面定义源区12、栅区13、漏区14的区域,源区12、栅区13、漏区14的总体区域定义为有源区15,源区12、栅区13、漏区14以外的区域定义为无源区16,结构如图1所示,然后采用金属有机物化学气相沉积工艺,在氧化镓外延片1的上表面全片形成10nm的氧化硅薄膜,此为第一钝化层2,结构如图2所示;
步骤(1)中,氧化镓外延片1自下而上的结构依次为衬底层101、缓冲层102、沟道层103、异质结势垒层104,衬底层101的材料为β-氧化镓,缓冲层102的材料为非掺杂的β-氧化镓,异质结势垒层104的材料为掺杂硅元素的(Al0.2Ga0.8)2O3,其中硅掺杂浓度为2.5×1010cm-3
(2)通过光刻工艺,仅有源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面源区12和漏区14的第一钝化层2,如图3所示;
(3)采用真空热蒸发工艺在源区12和漏区14形成Ti/Pt/Au第一金属层,Ti厚度为10nm,Pt厚度为10nm,Au厚度为200nm,随后去除光刻胶进行退火处理,退火温度为600℃,时间为600秒,环境为真空,最终形成器件的源4和漏极3,如图4所示;
(4)通过光刻工艺将氧化镓外延片1上表面有源区15遮挡,无源区16暴露,对无源区16进行离子注入,注入元素为硅,掺杂浓度为1×1018cm-3,由此形成无源区16重掺杂,对有源区15的器件起到隔离作用,如图5所示;
(5)采用脉冲激光沉积工艺,在氧化镓外延片1上表面全片形成100nm的氧化硅薄膜,此为第二钝化层5,如图6所示;
(6)通过光刻工艺,仅源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面栅区13的第二钝化层5,如图7所示;
(7)采用真空热蒸发工艺在栅区13形成Ni/Pt/Au第二金属层,Ni厚度为8nm,Pt厚度为10nm,Au厚度为500nm,随后去除光刻胶进行退火处理,退火温度为400℃,时间为400秒,环境为真空,最终形成器件的栅极6,如图8所示;
(8)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成150nm的氧化硅薄膜,此为第三钝化层7,如图9所示;
(9)通过光刻工艺,仅有场板8位置暴露,其余区域通过光刻胶遮挡,采用真空热蒸发工艺在栅区形成Au第三金属层,Au厚度为500nm,由此形成栅顶部的场板8,用于提高器件的高压击穿特性,如图10所示;
(10)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成100nm的氧化硅薄膜,此为第四钝化层9,如图11所示;
(11)通过光刻工艺,仅有源极4、漏极3、栅极6位置暴露,其余区域通过光刻胶遮挡,去除氧化镓外延片1上表面源极4、漏极3、栅极6区域的第四钝化层9,便于器件的性能测试、焊接等,如图12所示;
(12)通过光刻工艺和刻蚀工艺,在源极4的正下方形成刻蚀出背孔10,背孔10穿透至氧化镓外延片1下表面,如图13所示;
(13)采用化学电镀工艺,在氧化镓外延片1下表面全片形成第四金属层Au,Au厚度为6um,形成背金层11,通过背孔10将源极4与背金层11等电位,如图13所示。
如图13所示,一种氧化镓高电子迁移率异质结晶体管,包括氧化镓外延片1,氧化镓外延片1自下而上包括衬底层101、缓冲层102、沟道层103、异质结势垒层104;氧化镓外延片1的上方设有漏极3、源极4和栅极6,栅极6位于源极4和漏极3之间;氧化镓外延片1的上表面自下而上依次设置有第一钝化层2、第二钝化层5、第三钝化层7、第四钝化层9,第一钝化层2、第二钝化层5、第三钝化层7、第四钝化层9包覆在漏极3、源极4和栅极6的外围,且在漏极3、源极4和栅极6的上方分别存在一段间隔;在栅极6上方的第三钝化层7的上表面设置有场板8;源极4正下方设有背孔10,背孔10穿透至氧化镓外延片1的下表面,氧化镓外延片1下表面及背孔10内设有背金层11,其中场板8全部或者部分覆盖栅极6,场板8与源极4或者漏极3相连。
实施例2
一种氧化镓高电子迁移率异质结晶体管的制备方法,包括以下步骤:
(1)在氧化镓外延片1的上表面定义源区12、栅区13、漏区14的区域,源区12、栅区13、漏区14的总体区域定义为有源区15,源区12、栅区13、漏区14以外的区域定义为无源区16,结构如图1所示,然后采用金属有机物化学气相沉积工艺,在氧化镓外延片1的上表面全片形成15nm的氧化硅薄膜,此为第一钝化层2,结构如图2所示;
步骤(1)中,氧化镓外延片1自下而上的结构依次为衬底层101、缓冲层102、沟道层103、异质结势垒层104,衬底层101的材料为β-氧化镓,缓冲层102的材料为非掺杂的β-氧化镓,异质结势垒层104的材料为掺杂硅元素的(Al0.28Ga0.72)2O3,其中硅掺杂浓度为4.8×1010cm-3
(2)通过光刻工艺,仅有源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面源区12和漏区14的第一钝化层2,如图3所示。
(3)采用真空热蒸发工艺在源区12和漏区14形成Ti/Pt/Au第一金属层,Ti厚度为15nm,Pt厚度为15nm,Au厚度为150nm,随后去除光刻胶进行退火处理,退火温度为500℃,时间为600秒,环境为真空,最终形成器件的源4和漏极3,如图4所示;
(4)通过光刻工艺将氧化镓外延片1上表面有源区15遮挡,无源区16暴露,对无源区16进行离子注入,注入元素为硅,掺杂浓度为2.7×1017cm-3,由此形成无源区16重掺杂,对有源区15的器件起到隔离作用,如图5所示;
(5)采用脉冲激光沉积工艺,在氧化镓外延片1上表面全片形成150nm的氧化硅薄膜,此为第二钝化层5,如图6所示;
(6)通过光刻工艺,仅源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面栅区13的第二钝化层5,如图7所示;
(7)采用真空热蒸发工艺在栅区13形成Ni/Pt/Ni/Au第二金属层,第一层Ni厚度为5nm,Pt厚度为10nm,第二层Ni厚度为10nm,Au厚度为600nm,随后去除光刻胶进行退火处理,退火温度为450℃,时间为600秒,环境为真空,最终形成器件的栅极6,如图8所示;
(8)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成100nm的氧化硅薄膜,此为第三钝化层7,如图9所示;
(9)通过光刻工艺,仅有场板8位置暴露,其余区域通过光刻胶遮挡,采用真空热蒸发工艺在栅区形成Au第三金属层,Au厚度为800nm,由此形成栅顶部的场板8,用于提高器件的高压击穿特性,如图10所示;
(10)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成200nm的氧化硅薄膜,此为第四钝化层9,如图11所示;
(11)通过光刻工艺,仅有源极4、漏极3、栅极6位置暴露,其余区域通过光刻胶遮挡,去除氧化镓外延片1上表面源极4、漏极3、栅极6区域的第四钝化层9,便于器件的性能测试、焊接等,如图12所示;
(12)通过光刻工艺和刻蚀工艺,在源极4的正下方形成刻蚀出背孔10,背孔10穿透至氧化镓外延片1下表面,如图13所示;
(13)采用化学电镀工艺,在氧化镓外延片1下表面全片形成第四金属层Ti/Au,Ti厚度为500nm,Au厚度为10um。形成背金层11,通过背孔10将源极4与背金层11等电位,如图13所示。
如图13所示,一种氧化镓高电子迁移率异质结晶体管,包括氧化镓外延片1,氧化镓外延片1自下而上包括衬底层101、缓冲层102、沟道层103、异质结势垒层104;氧化镓外延片1的上方设有漏极3、源极4和栅极6,栅极6位于源极4和漏极3之间;氧化镓外延片1的上表面自下而上依次设置有第一钝化层2、第二钝化层5、第三钝化层7、第四钝化层9,第一钝化层2、第二钝化层5、第三钝化层7、第四钝化层9包覆在漏极3、源极4和栅极6的外围,且在漏极3、源极4和栅极6的上方分别存在一段间隔;在栅极6上方的第三钝化层7的上表面设置有场板8;源极4正下方设有背孔10,背孔10穿透至氧化镓外延片1的下表面,氧化镓外延片1下表面及背孔10内设有背金层11,其中场板8全部或者部分覆盖栅极6,场板8与源极4或者漏极3相连。
实施例3
一种氧化镓高电子迁移率异质结晶体管的制备方法,包括以下步骤:
(1)在氧化镓外延片1的上表面定义源区12、栅区13、漏区14的区域,源区12、栅区13、漏区14的总体区域定义为有源区15,源区12、栅区13、漏区14以外的区域定义为无源区16,结构如图1所示,然后采用金属有机物化学气相沉积工艺,在氧化镓外延片1的上表面全片形成5nm的氧化硅薄膜,此为第一钝化层2,结构如图2所示;
步骤(1)中,氧化镓外延片1自下而上的结构依次为衬底层101、缓冲层102、沟道层103、异质结势垒层104,衬底层101的材料为β-氧化镓,缓冲层102的材料为非掺杂的β-氧化镓,异质结势垒层104的材料为掺杂硅元素的(In0.18Ga0.82)2O3,其中硅掺杂浓度为6.3×1011cm-3
(2)通过光刻工艺,仅有源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面源区12和漏区14的第一钝化层2,如图3所示。
(3)采用真空热蒸发工艺在源区12和漏区14形成Ti/Al/Ni/Au第一金属层,Ti厚度为5nm,Al厚度为10nm,Ni厚度为20nm,Au厚度为400nm,随后去除光刻胶进行退火处理,退火温度为450℃,时间为700秒,环境为真空,最终形成器件的源4和漏极3,如图4所示;
(4)通过光刻工艺将氧化镓外延片1上表面有源区15遮挡,无源区16暴露,对无源区16进行离子注入,注入元素为锡,掺杂浓度为8.5×1017cm-3,由此形成无源区16重掺杂,对有源区15的器件起到隔离作用,如图5所示;
(5)采用脉冲激光沉积工艺,在氧化镓外延片1上表面全片形成50nm的氧化硅薄膜,此为第二钝化层5,如图6所示;
(6)通过光刻工艺,仅源区12和漏区14暴露,其余区域通过光刻胶遮挡,采用刻蚀工艺去除氧化镓外延片1上表面栅区13的第二钝化层5,如图7所示;
(7)采用真空热蒸发工艺在栅区13形成Ni/Au第二金属层,Ni厚度为40nm,Au厚度为800nm,随后去除光刻胶进行退火处理,退火温度为400℃,时间为600秒,环境为真空,最终形成器件的栅极6,如图8所示;
(8)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成150nm的氧化硅薄膜,此为第三钝化层7,如图9所示;
(9)通过光刻工艺,仅有场板8位置暴露,其余区域通过光刻胶遮挡,采用真空热蒸发工艺在栅区形成Ti/Au第三金属层,Ti厚度为10nm,Au厚度为1200nm,由此形成栅顶部的场板8,用于提高器件的高压击穿特性,如图10所示;
(10)采用磁控溅射工艺,在氧化镓外延片1上表面全片形成300nm的氧化硅薄膜,此为第四钝化层9,如图11所示;
(11)通过光刻工艺,仅有源极4、漏极3、栅极6位置暴露,其余区域通过光刻胶遮挡,去除氧化镓外延片1上表面源极4、漏极3、栅极6区域的第四钝化层9,便于器件的性能测试、焊接等,如图12所示;
(12)通过光刻工艺和刻蚀工艺,在源极4的正下方形成刻蚀出背孔10,背孔10穿透至氧化镓外延片1下表面,如图13所示;
(13)采用化学电镀工艺,在氧化镓外延片1下表面全片形成第四金属层Ni/Au,Ni厚度为200nm,Au厚度为15um,形成背金层11,通过背孔10将源极4与背金层11等电位,如图13所示。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种氧化镓高电子迁移率异质结晶体管的制备方法,其特征在于,包括以下步骤:
(1)在氧化镓外延片(1)的上表面定义源区、栅区、漏区的区域,所述源区、栅区、漏区的总体区域定义为有源区,源区、栅区、漏区以外的区域定义为无源区,然后在氧化镓外延片(1)的上表面全片形成第一钝化层(2);
(2)去除氧化镓外延片(1)上表面源区和漏区的第一钝化层(2);
(3)形成源区和漏区的第一金属层,退火处理,形成源极(4)和漏极(3);
(4)氧化镓外延片(1)的上表面无源区进行离子注入,形成重掺杂区;
(5)氧化镓外延片(1)的上表面全片形成第二钝化层(5);
(6)去除氧化镓外延片(1)上表面栅区的第二钝化层(5);
(7)形成栅区的第二金属层,退火处理,形成栅极(6);
(8)氧化镓外延片(1)上表面全片形成第三钝化层(7);
(9)在栅极(6)上方的第三钝化层(7)的上表面形成第三金属层,形成场板(8);
(10)氧化镓外延片(1)上表面全片形成第四钝化层(9);
(11)去除氧化镓外延片(1)上表面源极(4)、漏极(3)、栅极(6)区域的第四钝化层(9);
(12)在源极(4)正下方形成背孔(10),背孔(10)穿透至氧化镓外延片(1)的下表面;
(13)氧化镓外延片(1)的下表面形成第四金属层,形成背金层(11)。
2.根据权利要求1所述的制备方法,其特征在于,所述步骤(1)中,氧化镓外延片(1)自下而上的结构依次为衬底层(101)、缓冲层(102)、沟道层(103)、异质结势垒层(104)。
3.根据权利要求2所述的制备方法,其特征在于,缓冲层(102)的材料为非掺杂的α-氧化镓、β-氧化镓、γ-氧化镓、δ-氧化镓、ε-氧化镓中的一种。
4.根据权利要求2所述的制备方法,其特征在于,异质结势垒层(104)的材料为掺杂的铝镓氧或者铟镓氧中的一种,其中铝含量原子比为5%~40%,铟含量原子比为5%~40%。
5.根据权利要求4所述的制备方法,其特征在于,掺杂元素为硅、铁、锌、锗、镁、钴中的一种或者多种组合,掺杂浓度为1×1010cm-3~1×1020cm-3
6.根据权利要求1所述的制备方法,其特征在于,所述步骤(1)、步骤(5)、步骤(8)和步骤(10)中,第一钝化层(2)、第二钝化层(5)、第三钝化层(7)和第四钝化层(9)的材料为氧化硅、氮化硅、氮化镓、氧化铝、氧化镓中的一种或者多种组合,所述第一钝化层(2)的厚度为0.1nm~2um,所述第二钝化层(5)的厚度为0.1nm~5um,所述第三钝化层(7)的厚度为0.1nm~10um,所述第四钝化层(9)的厚度为0.1nm~100um。
7.根据权利要求1所述的制备方法,其特征在于,所述步骤(1)、步骤(5)、步骤(8)和步骤(10)中,形成第一钝化层(2)、第二钝化层(5)、第三钝化层(7)和第四钝化层(9)的方法为磁控溅射、直流溅射、射频溅射、金属有机物化学气相沉积、原子层沉积、喷雾热分解、溶胶凝胶、真空热蒸发、脉冲激光沉积、分子束外延生长中的一种或多种组合。
8.根据权利要求1所述的制备方法,其特征在于,所述步骤(2)、步骤(6)和步骤(11)采用的工艺为光刻工艺和刻蚀工艺。
9.根据权利要求1所述的制备方法,其特征在于,所述步骤(3)、步骤(7)、步骤(9)和步骤(13)中,第一金属层、第二金属层、第三金属层和第四金属层的材料为钛、铂、金、铝、镍、铟、铜、钴、铁中的一种或者多种组合,厚度为1nm~1mm。
10.根据权利要求1所述的制备方法,其特征在于,所述步骤(3)、步骤(7)、步骤(9)和步骤(13)中,形成第一金属层、第二金属层、第三金属层和第四金属层的方法为磁控溅射、直流溅射、射频溅射、原子层沉积、真空热蒸发、脉冲激光沉积、化学电镀中的一种或者多种组合。
11.根据权利要求1所述的制备方法,其特征在于,所述步骤(3)中,第一金属层的退火温度为100~2000℃,退火时间为1秒~6000秒,退火环境为真空或者惰性气体中的一种或者多种组合;所述步骤(7)中,第二金属层的退火温度为100~1800℃,退火时间为1秒~6000秒,退火环境为真空或者惰性气体中的一种或者多种组合。
12.根据权利要求1所述的制备方法,其特征在于,所述步骤(4)中,氧化镓外延片(1)的上表面无源区进行离子注入之前,通过光刻工艺将氧化镓外延片(1)的上表面有源区进行遮挡。
13.根据权利要求1所述的制备方法,其特征在于,所述步骤(4)中,离子注入元素为硅、铁、锌、锗、镁、钴中的一种或者多种组合,掺杂浓度为1×1014cm-3~1×1020cm-3
14.根据权利要求1所述的制备方法,其特征在于,所述步骤(12)中,通过光刻工艺和刻蚀工艺,在源极(4)的正下方形成背孔(10)。
15.一种氧化镓高电子迁移率异质结晶体管,其特征在于:包括氧化镓外延片(1),所述氧化镓外延片(1)自下而上包括衬底层(101)、缓冲层(102)、沟道层(103)、异质结势垒层(104);所述氧化镓外延片(1)的上方设有漏极(3)、源极(4)和栅极(6),所述栅极(6)位于源极(4)和漏极(3)之间;所述氧化镓外延片(1)的上表面自下而上依次设置有第一钝化层(2)、第二钝化层(5)、第三钝化层(7)、第四钝化层(9),所述第一钝化层(2)、第二钝化层(5)、第三钝化层(7)、第四钝化层(9)包覆在漏极(3)、源极(4)和栅极(6)的外围,且在漏极(3)、源极(4)和栅极(6)的上方分别存在一段间隔;在栅极(6)上方的第三钝化层(7)的上表面设置有场板(8);源极(4)正下方设有背孔(10),所述背孔(10)穿透至氧化镓外延片(1)的下表面,氧化镓外延片(1)下表面及背孔(10)内设有背金层(11)。
16.根据权利要求15所述的氧化镓高电子迁移率异质结晶体管,其特征在于:所述场板(8)全部或者部分覆盖栅极(6),所述场板(8)与源极(4)或者漏极(3)相连。
CN202010066692.5A 2020-01-20 2020-01-20 一种氧化镓高电子迁移率异质结晶体管及其制备方法 Active CN111243962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010066692.5A CN111243962B (zh) 2020-01-20 2020-01-20 一种氧化镓高电子迁移率异质结晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010066692.5A CN111243962B (zh) 2020-01-20 2020-01-20 一种氧化镓高电子迁移率异质结晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111243962A true CN111243962A (zh) 2020-06-05
CN111243962B CN111243962B (zh) 2022-07-15

Family

ID=70865745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010066692.5A Active CN111243962B (zh) 2020-01-20 2020-01-20 一种氧化镓高电子迁移率异质结晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111243962B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885893A (zh) * 2021-01-29 2021-06-01 南方科技大学 一种氧化镓晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007093A (ko) * 2004-07-19 2006-01-24 김성진 질화물계 반도체 전계효과 트랜지스터 및 그 제조 방법
JP2017069260A (ja) * 2015-09-28 2017-04-06 国立研究開発法人情報通信研究機構 フィールドプレートを有するGa2O3系トランジスタ
US10153273B1 (en) * 2017-12-05 2018-12-11 Northrop Grumman Systems Corporation Metal-semiconductor heterodimension field effect transistors (MESHFET) and high electron mobility transistor (HEMT) based device and method of making the same
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007093A (ko) * 2004-07-19 2006-01-24 김성진 질화물계 반도체 전계효과 트랜지스터 및 그 제조 방법
JP2017069260A (ja) * 2015-09-28 2017-04-06 国立研究開発法人情報通信研究機構 フィールドプレートを有するGa2O3系トランジスタ
US10153273B1 (en) * 2017-12-05 2018-12-11 Northrop Grumman Systems Corporation Metal-semiconductor heterodimension field effect transistors (MESHFET) and high electron mobility transistor (HEMT) based device and method of making the same
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885893A (zh) * 2021-01-29 2021-06-01 南方科技大学 一种氧化镓晶体管及其制备方法

Also Published As

Publication number Publication date
CN111243962B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
US20190140046A1 (en) Silicon carbide power device employing heterojunction terminal and manufacturing method thereof
CN111223777B (zh) GaN基HEMT器件及其制作方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
JP2011210751A (ja) Iii族窒化物半導体素子、iii族窒化物半導体素子の製造方法、および電子装置
KR101226955B1 (ko) 전계 효과 트랜지스터의 제조방법
CN113421914A (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN111243962B (zh) 一种氧化镓高电子迁移率异质结晶体管及其制备方法
CN108878509B (zh) 氮化镓晶体管及其制造方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN115084261A (zh) 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法
EP0130774A1 (en) Process for fabricating bipolar transistor
CN114823851A (zh) 氮化镓反向导通晶体管
CN112736125A (zh) 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管
CN113451128B (zh) 一种高电子迁移率晶体管及制备方法
US11810910B2 (en) Group III nitride transistor structure capable of reducing leakage current and fabricating method thereof
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
CN111599680B (zh) 垂直结构金刚石肖特基结型场效应晶体管及制备方法
US20240222437A1 (en) Manufacturing method of semiconductor device
Alam et al. Contact Material and Interface State Effects on AlGaN/GaN HEMT Characteristic and Performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant