CN113421914A - p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 - Google Patents
p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN113421914A CN113421914A CN202110690729.6A CN202110690729A CN113421914A CN 113421914 A CN113421914 A CN 113421914A CN 202110690729 A CN202110690729 A CN 202110690729A CN 113421914 A CN113421914 A CN 113421914A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- metal oxide
- oxide
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 41
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 41
- 230000000903 blocking effect Effects 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910052796 boron Inorganic materials 0.000 claims abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 9
- 229910001887 tin oxide Inorganic materials 0.000 claims description 9
- 229910015844 BCl3 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 claims description 8
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 claims description 8
- 229940112669 cuprous oxide Drugs 0.000 claims description 8
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 claims description 8
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 claims description 8
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 7
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 abstract description 26
- 230000015556 catabolic process Effects 0.000 abstract description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract 1
- -1 silicon ions Chemical class 0.000 description 12
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管，主要解决现有技术无法形成pn结，导致击穿电压低的问题。其自下而上包括：漏极(1)、氧化镓衬底(2)、氧化镓漂移层(3)、氧化镓沟道层(4)、栅介质层(5)、栅极(6)，该氧化镓漂移层(3)的两侧设置有电流阻挡层(7)、中间设置有电流孔径(8)，氧化镓沟道层(4)和栅介质层(5)的两侧设置有源极(9)，该电流阻挡层(7)采用掺杂有硼元素的p型金属氧化物材料，且分别与氧化镓漂移层(3)和氧化镓沟道层(4)形成两个异质结。本发明大幅度提升了器件的击穿电压，可应用于工业电力以及汽车电力系统的大功率器件。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种Ga2O3垂直金属氧化物半导体场效应晶体管MOSFET，可应用于工业电力以及汽车电力系统的大功率器件。
背景技术
随着现代半导体功率器件的不断发展，传统硅基器件的性能已经快做到理论的极限，要想突破这个极限，就需要有着更加优良特性的材料。Ga2O3是一种宽禁带化合物半导体材料，其禁带宽度在4.5～4.9eV之间，有着3000以上的Bliga优值以及良好且可控的n型掺杂。Ga2O3衬底可以很容易地通过熔融法生长，该衬底有着高质量、大尺寸、低成本的优势。凭借着其超宽的禁带，Ga2O3的理论临界场强高达8MV/cm，其是Si的20多倍，是SiC及GaN的2倍以上，这使得Ga2O3在功率半导体领域有着得天独厚的优势，可以做出耐压更高、面积更小的功率器件。虽然Ga2O3材料有着种种优势，但是其也存在一些棘手的问题，比如其p型掺杂存在有效空穴质量大、受主激活能高的问题。由于该问题的存在，导致了制备的Ga2O3垂直MOSFET很难获得高的开关比，从而很大程度上限制了该类器件的发展。
目前，Ga2O3垂直型型器件主要有两类，一类是鳍栅式Ga2O3垂直MOSFET，另一类是有着电流阻挡层的Ga2O3垂直MOSFET。鳍栅式Ga2O3垂直MOSFET有着相对较好的器件性能，如2000V以上的击穿电压，但是其制备工艺十分复杂，实现较为困难。考虑到目前的制备工艺，有望实现的器件是电流阻挡层的Ga2O3垂直型MOSFET。在高功率器件领域内，电流阻挡层Ga2O3垂直MOSFET有着诸多的优势：一是由于该器件是垂直型器件，所以其击穿电压可以做得比横向器件来得大，同时制备的器件面积更小；二是因为Ga2O3有着大的禁带宽度，所以其抗辐照特性更好。而对于增强型流阻挡层Ga2O3垂直MOSFET更具有诱人的因素，比如该器件工作在增强型模式下，所以在设计汽车高功率电子芯片时无需再重新设计负栅压的电源，大大减小了芯片设计的成本。基于以上优势，增强型电流阻挡层Ga2O3垂直MOSFET将在未来的高功率领域内发光发热。
现有的增强型电流阻挡层Ga2O3垂直MOSFET结构如附图1所示。其包括：Sn掺杂的n型Ga2O3衬底；生长于Ga2O3衬底上的n型Ga2O3漂移层；漂移层两侧的N注入的n型Ga2O3电流阻挡层；设置于电流阻挡层之上的沟道层；Ga2O3衬底背板的漏极以及Ga2O3漂移层上的源极；栅介质，设置于Ga2O3漂移层上未覆盖源极的区域；栅电极，设置于所述栅介质层之上。该器件的电流阻挡层是由N注入的n型Ga2O3制备的，以形成高阻区，从而实现电流阻挡的作用，电流将沿着沟道横向流动至电流孔径区域后再垂直流向漏极。由于该器件中只存在n型Ga2O3，而缺少了p型Ga2O3，所以器件内无法形成pn结，使得击穿电压处于一个较低的水平，且难以通过掺杂浓度的调整来提升器件的击穿电压，大大限制了该器件在功率器件领域内的应用。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管，以在器件内成pn结，提高击穿电压，从而提升器件的性能。
实现上述目的的技术关键是：采用p型金属氧化物来作为电流阻挡层，并在此基础上制备异质结Ga2O3垂直MOSFET，其技术方案如下：
1.一种基于p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管，自下而上包括：漏极、氧化镓衬底、氧化镓漂移层、氧化镓沟道层、栅介质层、栅极，该氧化镓漂移层的两侧设置有电流阻挡层、中间设置有电流孔径，氧化镓沟道层和栅介质层的两侧设置有源极，其特征在于：所述电流阻挡层，采用掺杂有硼元素的p型金属氧化物材料，且分别与氧化镓漂移层和氧化镓沟道层形成两个异质结。
进一步，所述电流阻挡层采用的p型金属氧化物材料为氧化镍、氧化锡、氧化亚铜、三氧化钨、三氧化钼、五氧化二钒中的任意一种。
进一步，所述栅介质层采用的材料为三氧化二铝、氮化硅、二氧化硅中的任意一种。
进一步，所述氧化镓沟道层两侧的源极下方与电流阻挡层上方的区域设置有掺杂浓度为1017-1020cm-3的重掺杂氧化镓，以改善源极的欧姆接触。
进一步，所述p型金属氧化物电流阻挡层的厚度为0.1um-2um，其掺杂硼的浓度为1017-1019cm-3。
进一步，所述电流孔径，其宽度为5um-50um，用于作为电流垂直流通通道；
进一步，所述栅介质层的厚度范围为30nm-500nm。
2.一种基于p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管制备方法，其特征在于，包括如下：
1)采用氢化物气相外延技术，在氧化镓衬底上生长掺杂了硅的氧化镓漂移层，硅的掺杂浓度为1016-1017cm-3；
2)采用化学机械抛光工艺，对生长好的氧化镓漂移层进行抛光处理，以去除表面的凹坑；
3)采用干法刻蚀工艺，通过BCl3/Ar混合液对氧化镓漂移层的两侧进行干法刻蚀；
4)采用磁控溅射或电子束蒸发技术，在氧化镓漂移层两侧生长厚度为0.2-2um的p型金属氧化物作为电流阻挡层，并采用离子注入技术，对该电流阻挡层进行浓度为1017-1019cm-3的硼离子注入再退火；
5)采用氢化物气相外延技术，在掺杂硅的氧化镓漂移层之上生长一层0.05um-0.30um氧化镓沟道层，硅的掺杂浓度为1017-1018cm-3；
6)采用原子层沉积工艺，在氧化镓沟道层上生长一层厚度为30nm-500nm的栅介质层；
7)采用反应离子刻蚀，在氧化镓沟道层以及栅介质层两侧刻蚀出源电极接触窗口，并在源电极接触窗口区域进行1017-1020cm-3的重掺杂，再退火以激活杂质；
8)采用电子束蒸发工艺，在N2的氛围下，通过退火，在源接触窗口沉积Ti/Au作为源电极，在氧化镓衬底的背面沉积Ti/Au作为漏电极，在栅介质层的上方沉积上Ti/Pt/Au作为栅电极。
本发明与现有技术相比具有以下优点：
1.本发明由于在Ga2O3 MOSFET器件中引入了p型掺杂区，p型金属氧化物可与n型Ga2O3形成异质结，从而能在漂移层内形成耗尽层，极大提高器件的击穿电压。
2.本发明通过简单得调控p型金属氧化物电流阻挡层的掺杂浓度以及厚度，可以调整器件的阈值电压，进一步大幅度提升器件的击穿电压。
附图说明
图1是现有电流阻挡层的Ga2O3垂直MOSFET结构示意图；
图2是本发明p型金属氧化物电流阻挡层的Ga2O3的垂直MOSFET结构示意图；
图3是本发明p型金属氧化物电流阻挡层的Ga2O3垂直MOSFET的制备流程图。
具体实施方式
在本实例中涉及的技术术语含义如下：
MOSFET：金属-氧化物-半导体场效应晶体管，其是一种广泛使用在模拟以及数字电路中的场效应晶体管。
电流阻挡层：是指在特定的掺杂下能呈现一种高阻状态的材料，可以阻止电流的流动。
参照图2，本实例p型金属氧化物电流阻挡层的Ga2O3的垂直金属氧化物半导体场效应晶体管MOSFET，包括：漏极1、氧化镓衬底2、氧化镓漂移层3、氧化镓沟道层4、栅介质层5、栅极6、电流阻挡层7、电流孔径8和源极9，其中漏极1、氧化镓衬底2、氧化镓漂移层3、氧化镓沟道层4、栅介质层5、栅极6是自下而上分布，电流阻挡层7位于氧化镓漂移层3的两侧，电流孔径8位于氧化镓漂移层3的中间，源极9位于氧化镓沟道层3和栅介质层5的两侧。其中，电流阻挡层7采用掺杂有硼元素的p型金属氧化物材料，该金属氧化物材料采用氧化镍、氧化锡、氧化亚铜、三氧化钨、三氧化钼、五氧化二钒中的任意一种，其掺杂浓度为1017-1019cm-3，厚度为0.2um-2um，这种金属氧化物材料分别与氧化镓漂移层3和氧化镓沟道层4形成两个异质结，从而形成耗尽层，提升器件的击穿电压。该氧化镓沟道层4两侧的源极9下方与电流阻挡层上方为重掺杂氧化镓区域，其掺杂浓度范围为1017-1020cm-3，以改善欧姆接触，
所述栅介质层5，其厚度为30nm-500nm，材料为三氧化二铝、氮化硅、二氧化硅中的任意一种，
所述掺杂硅的氧化镓漂移层3，其厚度为5um-12um，硅的掺杂浓度为1016-1017cm-3，该氧化镓漂移层3中间的电流孔径8，其宽度为5um-50um，用于作为电流垂直流通通道；
所述氧化镓沟道层4，其厚度为0.05-0.30um，硅的掺杂浓度为1017-1018cm-3；
所述栅极6金属由Ti/Pt/Au组成，源极9和漏极1金属由Ti/Au组成。
参照图3，本发明给出制作p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管的如下三种实施例：
实施例1：制备厚度为2um，掺杂浓度为2×1018cm-3的p型氧化锡电流阻挡层氧化镓垂直MOSFET。
步骤1，在氧化镓衬底上生长氧化镓漂移层，如图3(a)。
选择Sn掺杂氧化镓(001)衬底，并对其进行清洗；在1000℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积掺杂硅的氧化镓漂移层，其中GaCl占混合气体的比例为0.2，流量为60slm；
通过离子注入技术，在氧化镓漂移层注入硅离子，其注入剂量为5×1013cm-3，注入能量为600keV，并在800℃的N2氛围下进行1min的退火，以激活杂质；
对生长完的Ga2O3漂移层进行化学机械抛光，以去除在氢化物气相外延HVPE生长过程中产生的表面凹坑，得到厚度为12um的漂移层。
步骤2，对漂移层进行刻蚀并生长相应的p型氧化锡电流阻挡层，如图3(b)。
通过BCl3/Ar混合液对氧化镓进行干法刻蚀，在氧化镓两侧刻蚀出2um深的凹坑；再通过磁控溅射，在漂移层的两侧凹坑上方溅射一层2um厚的p型氧化锡，并控制电流孔径的宽度为30um；再通过离子注入技术，在p型氧化锡电流阻挡层注入硼离子，注入剂量8×1014cm-3，注入能量为600keV，控制电流阻挡层的p型掺杂浓度为2×1018cm-3，并对其在875℃下退火40s，以激活杂质。
步骤3，在氧化镓漂移层上生长一层氧化镓沟道层并对其进行掺杂，如图3(c)。
在800℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积厚度为0.3um掺杂硅的氧化镓沟道层，其中GaCl占混合气体的比例为0.2，流量为30slm；
通过离子注入技术，在氧化镓沟道层注入硅离子，其注入剂量为1×1014cm-3，注入能量为120keV，并在800℃的N2氛围下进行30s的退火，以激活杂质；
步骤4，在氧化镓沟道层生长一层栅介质层并刻蚀出源电极的接触窗口，如图3(d)。
采用原子层沉积工艺，在300℃温度条件与N2氛围下，沉积厚度为30nm的三氧化二铝作为栅氧化层；再使用BCl3反应离子刻蚀法刻蚀出源电极的接触口，并在800℃的N2氛围下进行30min的退火，以激活杂质；
再在源接触窗口通过离子注入技术注入硅离子，注入剂量1×1015cm-3，注入能量为30keV，形成重掺杂的n++源接触区，并在900℃的N2氛围下进行30s的退火，以激活杂质。
步骤5，制作MOSFET的栅源漏电极，如图3(e)。
在470℃N2的氛围下，通过电子束蒸发工艺进行1min的退火，在源接触窗口依次沉积厚度为230nm的Au以及厚度为20nm的Ti作为源电极，在氧化镓衬底背面沉积厚度为230nm的Au以及厚度为20nm的Ti作为漏电极，在栅介质层上方沉积厚度为280nm的Au、厚度为12nm的Pt以及厚度为3nm的Ti作为栅电极，完成器件制作。
实施例2：制备厚度为1um，掺杂浓度为7×1017cm-3的p型氧化镍电流阻挡层氧化镓垂直MOSFET。
步骤一，在氧化镓衬底上生长氧化镓漂移层，如图3(a)。
1.1)选择Sn掺杂氧化镓(001)衬底，并对其进行清洗；在900℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积掺杂硅的氧化镓漂移层，其中GaCl占混合气体的比例为0.4，流量为60slm；
1.2)通过离子注入技术，在氧化镓漂移层注入硅离子，其注入剂量为6×1013cm-3，注入能量为600keV，并在800℃的N2氛围下进行1min的退火，以激活杂质；
1.3)对生长完的Ga2O3漂移层进行化学机械抛光，以去除在氢化物气相外延HVPE生长过程中产生的表面凹坑，得到厚度为9um的漂移层。
步骤二，对漂移层进行刻蚀并生长相应的p型氧化镍电流阻挡层，如图3(b)。
2.1)通过BCl3/Ar混合液对氧化镓进行干法刻蚀，在氧化镓两侧刻蚀出1um深的凹坑；
2.2)通过磁控溅射，在漂移层的两侧凹坑上方溅射一层1um厚的p型氧化镍，，并控制电流孔径的宽度为20um；
2.3)通过离子注入技术，在p型氧化锡电流阻挡层注入硼离子，注入剂量8×1014cm-3，注入能量为600keV，控制电流阻挡层的p型掺杂浓度为7×1017cm-3，并对其在875℃下退火30s，以激活杂质。
步骤三，在氧化镓漂移层上生长一层氧化镓沟道层并对其进行掺杂，如图3(c)。
3.1)在850℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积厚度为0.15um掺杂硅的氧化镓沟道层，其中GaCl占混合气体的比例为0.3，流量为50slm；
3.2)通过离子注入技术，在氧化镓沟道层注入硅离子，其注入剂量为3×1014cm-3，注入能量为80keV，并在800℃的N2氛围下进行30s的退火，以激活杂质。
步骤四，在氧化镓沟道层生长一层栅介质层并刻蚀出源电极的接触窗口，如图3(d)。
4.1)在400℃，30Pa的压强下，向反应室通入硅烷和氨气，通过等离子体辅助增强化学气相沉积，在氧化镓沟道层上生长50nm厚的氮化硅作为栅氧化层，其中硅烷流量为40sccm，氨气流量为80sccm；
4.2)使用BCl3反应离子刻蚀法刻蚀出源电极的接触口，并在800℃的N2氛围下进行30min的退火，以激活杂质；
4.3)在源接触窗口通过离子注入技术注入硅离子，注入剂量1×1015cm-3，注入能量为30keV，形成重掺杂的n++源接触区，并在900℃的N2氛围下进行40s的退火，以激活杂质。
步骤五，制作MOSFET的栅源漏电极，如图3(e)。
本步骤的具体实施与实施例1的步骤5相同。
实施例3：制备厚度为0.2um，掺杂浓度为2×1017cm-3的p型氧化亚铜电流阻挡层氧化镓垂直MOSFET。
步骤A，在氧化镓衬底上生长氧化镓漂移层，如图3(a)。
选择Sn掺杂氧化镓(001)衬底，并对其进行清洗；在1000℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积掺杂硅的氧化镓漂移层，其中GaCl占混合气体的比例为0.1，流量为30slm；
再通过离子注入技术，在氧化镓漂移层注入硅离子，其注入剂量为8×1013cm-3，注入能量为600keV，并在800℃的N2氛围下进行1min的退火，以激活杂质；
对生长完的Ga2O3漂移层进行化学机械抛光，以去除在氢化物气相外延HVPE生长过程中产生的表面凹坑，得到厚度为5um的漂移层。
步骤B，对漂移层进行刻蚀并生长相应的p型氧化亚铜电流阻挡层，如图3(b)。
先通过BCl3/Ar混合液对Ga2O3进行干法刻蚀，在Ga2O3两侧刻蚀出0.2um深的凹坑；再通过电子束蒸发沉积，在漂移层的两侧凹坑上方沉积一层0.2um厚的p型氧化亚铜，并控制电流孔径的宽度为5um；
再通过离子注入技术，在p型氧化亚铜电流阻挡层注入硼离子，注入剂量6×1013cm-3，注入能量为80keV，控制电流阻挡层的p型掺杂浓度为2×1017cm-3，并对其在875℃下退火20s，以激活杂质。
步骤C，在氧化镓漂移层上生长一层氧化镓沟道层并对其进行掺杂，如图3(c)。
在850℃的N2氛围下，往反应腔内通入GaCl和O2，通过氢化物气相外延技术在衬底上沉积厚度为0.05um掺杂硅的氧化镓沟道层，其中GaCl占混合气体的比例为0.3，流量为50slm；
再通过离子注入技术，在氧化镓沟道层注入硅离子，其注入剂量为8×1014cm-3，注入能量为30keV，并在800℃的N2氛围下进行1min的退火，以激活杂质。
步骤D，在氧化镓沟道层生长一层栅介质层并刻蚀出源电极的接触窗口，如图3(d)。
在300℃，50Pa的压强下，向反应室通入硅烷和一氧化二氮，通过等离子体增强化学气相沉积PECVD，在氧化镓沟道层上沉积200nm厚的二氧化硅作为栅氧化层，其中硅烷流量为40sccm，一氧化二氮流量为20sccm；
之后使用BCl3反应离子刻蚀法刻蚀出源电极的接触口，并在800℃的N2氛围下进行30min的退火，以激活杂质；
再在源接触窗口通过离子注入技术注入硅离子，注入剂量1×1015cm-3，注入能量为30keV，形成重掺杂的n++源接触区，并在900℃的N2氛围下进行50s的退火，以激活杂质。
步骤5，制作MOSFET的栅源漏电极，如图3(e)。
本步骤的具体实施与实施例1的步骤5相同。
为了更好得理解本发明，以下特例举具体3个实施例并结合附图进行具体阐述，但应理解的是，以下实施例的具体细节仅用于描述本发明的技术方案，不应理解为对本发明的限定。
以上所述仅是本发明的3个具体实施例，并不构成对发明的具体限制显然在本发明思想下可对有关参数和材料进行更换，例如p型金属氧化物电流阻挡层的材料除了使用氧化锡、氧化镍和氧化亚铜以外，还可以使用三氧化钨、三氧化钼、五氧化二钒中的任意一种，其中p型金属氧化物电流阻挡层厚度为0.2-2um，掺杂浓度为1017-1019cm-3。但是基于本发明的各种修改、等同替换、改进，均应包含在本发明的保护范围之内。
Claims (9)
1.一种基于p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管，自下而上包括：漏极(1)、氧化镓衬底(2)、氧化镓漂移层(3)、氧化镓沟道层(4)、栅介质层(5)、栅极(6)，该氧化镓漂移层(3)的两侧设置有电流阻挡层(7)、中间设置有电流孔径(8)，氧化镓沟道层(4)和栅介质层(5)的两侧设置有源极(9)，其特征在于：
所述电流阻挡层(7)，采用掺杂有硼元素的p型金属氧化物材料，且分别与氧化镓漂移层(3)和氧化镓沟道层(4)形成两个异质结。
2.根据权利要求1所述的晶体管，其特征在于：
所述电流阻挡层(7)采用的p型金属氧化物材料为氧化镍、氧化锡、氧化亚铜、三氧化钨、三氧化钼、五氧化二钒中的任意一种。
所述栅介质层(5)采用的材料为三氧化二铝、氮化硅、二氧化硅中的任意一种。
3.根据权利要求1所述的晶体管，其特征在于：所述氧化镓沟道层(4)两侧的源极(9)下方与电流阻挡层(7)上方的区域设置有掺杂浓度为1017-1020cm-3的重掺杂氧化镓，以改善源极的欧姆接触。
4.根据权利要求1所述晶体管，其特征在于：所述p型金属氧化物电流阻挡层(7)的厚度为0.2um-2um，其掺杂硼的浓度为1017-1019cm-3。
5.根据权利要求1所述晶体管，其特征在于：
所述氧化镓漂移层(3)的厚度为5-12um；
所述氧化镓沟道层(4)的厚度为0.05-0.3um，硅的掺杂浓度为1017-1018cm-3；
所述栅介质层(6)的厚度范围为30nm-500nm；
所述电流孔径(8)，其宽度为5um-30um，用于作为电流垂直流通通道。
6.一种基于p型金属氧化物电流阻挡层的Ga2O3垂直金属氧化物半导体场效应晶体管制备方法，其特征在于，包括如下：
1)采用氢化物气相外延技术，在氧化镓衬底(2)上生长掺杂了硅的氧化镓漂移层(3)，硅的掺杂浓度为1016-1017cm-3；
2)采用化学机械抛光工艺，对生长好的氧化镓漂移层(3)进行抛光处理，以去除表面的凹坑，其厚度为5-12um；
3)采用干法刻蚀工艺，通过BCl3/Ar混合液对氧化镓漂移层(3)的两侧进行干法刻蚀；
4)采用磁控溅射或电子束蒸发技术，在氧化镓漂移层(3)两侧生长厚度为0.2-2um的p型金属氧化物作为电流阻挡层(7)，并采用离子注入技术，对该电流阻挡层进行浓度为1017-1019cm-3的硼离子注入再退火；
5)采用氢化物气相外延技术，在氧化镓漂移层(3)之上生长一层0.05um-0.30um掺杂硅的氧化镓沟道层(4)，其硅的掺杂浓度为1017-1018cm-3；
6)采用原子层沉积工艺，在氧化镓沟道层(4)上生长一层厚度为30nm-500nm的栅介质层(5)；
7)采用反应离子刻蚀，在氧化镓沟道层(4)以及栅介质层(5)两侧刻蚀出源电极接触窗口，并在源电极接触窗口区域进行1017-1020cm-3的重掺杂，再退火以激活杂质；
8)采用电子束蒸发工艺，在N2的氛围下，通过退火，在源接触窗口沉积Ti/Au作为源电极(9)，在氧化镓衬底(2)的背面沉积Ti/Au作为漏电极(1)，在栅介质层(5)的上方沉积上Ti/Pt/Au作为栅电极(6)。
7.根据权利要求书6所述的方法，其中所述1)和5)中氢化物气相外延技术，其工艺条件为：在800-1000℃的N2氛围下，往反应腔内同时通入GaCl和O2，其中GaCl占混合气体的比例为0.1-0.4，流量为30-60slm。
8.根据权利要求书6所述的方法，其中所述4)中离子注入，其注入剂量1013-1015cm-3，注入能量为30-600keV。
9.根据权利要求书6所述的方法，其中：
所述4)中的退火，是在875℃的温度下，退火20-40s。
所述7)中的退火，是在900℃的温度下，退火20-60s。
所述8)中的退火，是在470℃的温度下，退火1-2min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110690729.6A CN113421914B (zh) | 2021-06-22 | 2021-06-22 | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110690729.6A CN113421914B (zh) | 2021-06-22 | 2021-06-22 | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113421914A true CN113421914A (zh) | 2021-09-21 |
| CN113421914B CN113421914B (zh) | 2022-09-20 |
Family
ID=77789803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110690729.6A Active CN113421914B (zh) | 2021-06-22 | 2021-06-22 | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421914B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082060A1 (en) * | 2021-11-09 | 2023-05-19 | Innoscience (Suzhou) Technology Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
| WO2023205169A1 (en) * | 2022-04-22 | 2023-10-26 | The Board Of Trustees Of The Leland Stanford Junior University | Apparatuses and methods involving semiconductor device with current-blocking layer |
| WO2024050865A1 (zh) * | 2022-09-07 | 2024-03-14 | 中国科学技术大学 | 一种垂直型氧化镓晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160141372A1 (en) * | 2013-06-17 | 2016-05-19 | Tamura Corporation | Ga2O3 SEMICONDUCTOR ELEMENT |
| CN110148625A (zh) * | 2019-05-20 | 2019-08-20 | 中山大学 | 一种氧化镓垂直结型场效应晶体管及其制备方法 |
| CN110634950A (zh) * | 2018-06-22 | 2019-12-31 | 中国科学院苏州纳米技术与纳米仿生研究所 | 氧化镓垂直结构半导体电子器件及其制作方法 |
-
2021
- 2021-06-22 CN CN202110690729.6A patent/CN113421914B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160141372A1 (en) * | 2013-06-17 | 2016-05-19 | Tamura Corporation | Ga2O3 SEMICONDUCTOR ELEMENT |
| CN110634950A (zh) * | 2018-06-22 | 2019-12-31 | 中国科学院苏州纳米技术与纳米仿生研究所 | 氧化镓垂直结构半导体电子器件及其制作方法 |
| CN110148625A (zh) * | 2019-05-20 | 2019-08-20 | 中山大学 | 一种氧化镓垂直结型场效应晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| SAMUEL KIMET AL: "Thermal Management of β- Ga2O3 Current Aperture Vertical Electron Transistors", 《TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082060A1 (en) * | 2021-11-09 | 2023-05-19 | Innoscience (Suzhou) Technology Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
| WO2023205169A1 (en) * | 2022-04-22 | 2023-10-26 | The Board Of Trustees Of The Leland Stanford Junior University | Apparatuses and methods involving semiconductor device with current-blocking layer |
| WO2024050865A1 (zh) * | 2022-09-07 | 2024-03-14 | 中国科学技术大学 | 一种垂直型氧化镓晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113421914B (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113421914B (zh) | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 | |
| US20090085044A1 (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof | |
| CN110148625B (zh) | 一种氧化镓垂直结型场效应晶体管及其制备方法 | |
| CN102130160A (zh) | 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法 | |
| CN113257924B (zh) | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN114639736A (zh) | 氧化镓场效应晶体管 | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| CN116959991A (zh) | 场效应晶体管及其制备方法及在其漂移层中制备凹槽结构的方法 | |
| WO2024050865A1 (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN115939183A (zh) | 一种氧化镓基mosfet器件及其制备方法 | |
| KR101951421B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| CN111243962B (zh) | 一种氧化镓高电子迁移率异质结晶体管及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113903802A (zh) | 基于阵列条的增强型开关晶体管及其制作方法 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN113363330B (zh) | 一种肖特基半导体器件及其制作方法 | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| Wen et al. | Vertical Vertical β-Ga₂O₃ Power Diodes: From Interface Engineering to Edge Termination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |