CN116581151B - 一种低开启电压氧化镓肖特基二极管及其制备方法 - Google Patents
一种低开启电压氧化镓肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN116581151B CN116581151B CN202310858198.6A CN202310858198A CN116581151B CN 116581151 B CN116581151 B CN 116581151B CN 202310858198 A CN202310858198 A CN 202310858198A CN 116581151 B CN116581151 B CN 116581151B
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- schottky diode
- drift layer
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 115
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 115
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000012530 fluid Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明涉及宽禁带半导体技术领域，具体涉及一种低开启电压氧化镓肖特基二极管及其制备方法。该肖特基二极管包括自下而上依次层叠设置的阴极欧姆接触金属层、衬底层、漂移层和阳极肖特基接触金属层，所述衬底层和所述漂移层均为Si掺杂的氧化镓材料，且所述漂移层的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层，所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度。本发明通过将氧化镓外延层利用超临界流体钝化，使其表面形成Ga‑N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，提高氧化镓肖特基二极管的器件性能。
Description
技术领域
本发明涉及宽禁带半导体技术领域，具体涉及一种低开启电压氧化镓肖特基二极管及其制备方法。
背景技术
氧化镓器件与氮化镓和碳化硅在相同耐压下，导通电阻更低、功耗更小，具备制作高耐压、大功率、低损耗器件及深紫外光电器件的能力。氧化镓功率器件目前主要有二极管和三极管，其中二极管主要有肖特基二极管以及异质结pn二极管。由于氧化镓P型掺杂仍然存在挑战，氧化镓同质PN结作为极其重要的基础器件暂时难以实现，导致氧化镓二极管器件缺乏采用同质PN结抑制阳极边缘峰值电场（例如场环、结终端扩展等）。因此选用p型氧化镍、氧化铜、氧化锡与n型氧化镓形成异质结二极管，开启电压作为二极管的一个重要器件参数，开启电压越小，器件性能越好。pn二极管利用少子工作，开启电压较大，导致二极管的关断速度下降，关断时间长，并且异质pn二极管的关断损耗大；而肖特基二极管利用金属与半导体接触形成的金属-半导体接触原理制作的肖特基二极管，其结构阴极欧姆金属层、重掺杂n型氧化镓衬底、轻掺杂氧化镓外延层和阳极肖特基金属。
氧化镓肖特基二极管虽然比氧化镓异质结pn二极管的开启电压低，但由于氧化镓的超宽禁带，因此在高频电路中运用的传统氧化镓肖特基二极管的开启电压依然较高，仍然无法满足低的开启电压，快的开关速度、低的能源损耗需求。
发明内容
针对现有技术所存在的技术问题，本发明提供了一种低开启电压氧化镓肖特基二极管，其通过将氧化镓外延层利用超临界流体钝化形成一层氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压。
本发明通过以下技术方案来实现上述技术目的：本发明提供一种低开启电压氧化镓肖特基二极管，包括自下而上依次层叠设置的阴极欧姆接触金属层、衬底层、漂移层和阳极肖特基接触金属层，所述衬底层和所述漂移层均为Si掺杂的氧化镓材料，且所述漂移层的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层，所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度。
作为一种优选的实施方式，所述漂移层的掺杂浓度为1015~1016 cm-3；所述衬底层的掺杂浓度为1018~1019 cm-3。
作为一种优选的实施方式，所述阴极欧姆接触金属层自下而上依次为Ti、Al、Ni、Au。
作为一种优选的实施方式，所述阳极肖特基接触金属层自下而上依次为Ni、Au。
作为一种优选的实施方式，所述阴极欧姆接触金属层的厚度为400~420nm，所述衬底层的厚度为600~650μm，所述漂移层的厚度为10~15μm，所述阳极肖特基接触金属层的厚度为190~200 nm。
作为一种优选的实施方式，所述衬底层靠近所述漂移层一侧的两端为高阻层。
本发明还提供了上述低开启电压氧化镓肖特基二极管的制备方法，包括以下步骤：选取氧化镓衬底层，在衬底层上表面制备漂移层，下表面制备阴极欧姆接触金属，然后对氧化镓漂移层正面进行缺氧退火处理；
之后引入超临界流体N2O 钝化漂移层正面，形成Ga-N键；
在钝化后的氧化镓漂移层正面制备阳极肖特基金属层。
作为一种优选的实施方式，还包括漂移层钝化处理后，在衬底层靠近漂移层一侧的两端注入N离子形成高阻层的步骤。
作为一种优选的实施方式，N离子注入形成高阻层时的能量和剂量为50kV/1×1014cm3。
作为一种优选的实施方式，超临界流体N2O 钝化漂移层正面的方法为：在200~220℃，≥7.26MPa条件下将超临界流体引入放置有含有漂移层的衬底的密闭腔室中，处理30~50min。
本发明通过采用超临界流体N2O钝化氧化镓外延层（即漂移层），使其表面形成Ga-N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，从而使氧化镓肖特基二极管的正向导通电压降低；进一步通过边缘终端技术形成电阻层，抑制氧化镓肖特基二极管反向漏电流及提高击穿电压，提高器件综合性能。
附图说明
图1为本发明实施例1制备的低开启氧化镓肖特基二极管的截面示意图；
图2为本发明实施例1中制备低开启氧化镓肖特基二极管的流程图；
图3为本发明实施例2中制备的低开启氧化镓肖特基二极管的截面示意图；
图4为本发明实施例2中制备低开启氧化镓肖特基二极管的流程图；
图中：
1 阴极欧姆接触金属层、2 衬底层、3 漂移层、4 GaN层、5 阳极肖特基接触金属层、6 电阻层。
具体实施方式
下面结合具体实施例对本发明作进一步的详细说明，以使本领域的技术人员更加清楚地理解本发明。以下各实施例，仅用于说明本发明，但不用来限制本发明的范围。基于本发明中的具体实施例，本领域普通技术人员在没有做出创造性劳动的情况下，所获得的其他所有实施例，都属于本发明的保护范围。
本发明提供一种低开启氧化镓肖特基二极管，如图1所示，其包括自下而上依次层叠设置的阴极欧姆接触金属层1、衬底层2、漂移层3和阳极肖特基接触金属层5，其中衬底层2和漂移层3均为Si掺杂的氧化镓材料，且漂移层3的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层4，漂移层3的掺杂浓度低于所述衬底层2的掺杂浓度。
本发明通过在氧化镓外延层利用超临界流体钝化，使其表面形成Ga-N共价键，即很薄的GaN层4，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，提高了氧化镓肖特基二极管的器件性能。
本发明中，漂移层3的掺杂浓度为1015~1016cm-3，衬底层2的掺杂浓度为1018~1019cm-3。
本发明中，阴极欧姆接触金属层1自下而上依次为Ti、Al、Ni、Au，例如可为20nmTi/160nm Al/40nm Ni/200nm Au结构。
本发明中，阳极肖特基接触金属层5自下而上依次为Ni、Au，例如可为50nm Ni/150nm Au结构。
本发明中，阴极欧姆接触金属层的厚度为400~420nm，衬底层的厚度为 600~650μm，漂移层的厚度为10~15μm，阳极肖特基接触金属层的厚度为190~200 nm。
进一步，衬底层2靠近漂移层3的一侧的两端为高阻层6，高阻层6可通过N离子注入的边缘终端技术实现，用于抑制氧化镓肖特基二极管反向漏电流及提高击穿电压。
本发明所述的低开启电压氧化镓肖特基二极管的制备，包括以下步骤：
选取氧化镓衬底层，在衬底层上表面制备漂移层，下表面制备阴极欧姆接触金属，然后对氧化镓漂移层正面进行缺氧退火处理；
之后引入超临界流体N2O 钝化漂移层正面，形成Ga-N键；
在钝化后的氧化镓漂移层正面制备肖特基金属层。
进一步的，其还包括在漂移层钝化处理后，在衬底层靠近漂移层一侧的两端注入N离子形成高阻层的步骤，通过形成高阻层用于抑制氧化镓肖特基二极管反向漏电流及提高击穿电压，增强氧化镓肖特基二极管的器件性能。
本发明中，N离子注入形成高阻层时的能量和剂量为50 kV/1×1014 cm3。
本发明中，超临界流体N2O 钝化漂移层正面的方法为：在200~220℃，≥7.26MPa条件下将超临界流体引入放置有含有漂移层的衬底的密闭腔室中，处理30~50min。
实施例1
本实施例提供一种低开启氧化镓肖特基二极管，如图1所示，其自下而上包括依次层叠设置的20nm Ti/160nm Al/40nm Ni/200nm Au阴极欧姆接触金属层、Si有效掺杂载流子浓度为1019cm-3 650μm的氧化镓衬底、Si有效掺杂载流子浓度为1015cm-3 10μm的氧化镓漂移层、10~20nm GaN层、50nm Ni/150nm Au阳极肖特基接触金属层，其制备流程如图2所示，具体如下：
S1-1，选取氧化镓衬底层，在衬底层上表面制备漂移层：选用2~4英寸Si有效掺杂载流子浓度为1019 cm-3 650μm氧化镓衬底，首先使用丙酮-异丙醇-去离子水对氧化镓衬底超声5~10分钟清洗，然后使用氮气将氧化镓衬底吹干，整个过程尽量避免暴露在空气中太长时间；采用氢化物气相外延技术（HVPE），Cl2和Ga在850℃下生长，GaCl作为Ga源，O2作为氧源，N2作为载气，在氧化镓衬底上，1000℃下反应生长，反应速率1μm/h，在衬底上沉积15-20μm厚氧化镓外延层，Si有效掺杂载流子浓度为1015 cm-3，随后采用化学机械抛光，得到Si有效掺杂载流子浓度为1015 cm-3 10μm氧化镓漂移层；
S1-2，制备阴极欧姆接触金属：将金属Ti/Al/Ni/Au通过磁控溅射沉积在氧化镓衬底的背面，且靠近氧化镓衬底层的第一层Ti的厚度为20nm，第二次Al层160nm，第三层Ni层40nm，第四层Au层200nm，使用退火炉在N2氛围下，对欧姆接触金属层进行退火处理，退火温度为450-500℃，退火时间为1~2分钟；
S1-3：对氧化镓漂移层正面进行缺氧退火处理：将S2中制备的材料放入密封的设备腔室内，在800℃，在无氧气氛围下（氮气下）退火处理60min，将氧原子从β-Ga2O3晶格中扩散出来，形成氧空位V0，缺氧环境下V0的缺陷形成能降低，退火处理完成后，取出并快速冷却至室温，可以使高温时产生的氧空位“冻结”下来，在氧化镓外延层表面形成大量Ga悬挂键；
S1-4：超临界流体N2O钝化氧化镓漂移层正面，形成Ga-N键，即一层很薄的GaN层：在210℃，≥7.26 M Pa下将N2O转变成超临界流体状态，随后引入放置有S3材料的密封腔室内，处理40min，氧化氧空位处的镓悬挂键，在氧化镓漂移层正面形成一层很薄的GaN层；
S1-5：在钝化后的氧化镓漂移层正面制备阳极：利用光刻技术，使用光刻胶在钝化后的氧化镓漂移层上制备出阳极图案，随后采用电子束蒸发将50nm Ni/150nm Au沉积在阳极图案上，最后采用N-甲基吡咯烷酮洗掉光刻胶，在氮气氛围下450℃热退火，处理20秒，形成氧化镓肖特基金属阳极层。
通过在氧化镓外延层利用超临界流体钝化，使其表面形成Ga-N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，提高氧化镓肖特基二极管的器件性能。
实施例2
本实施例提供一种低开启氧化镓肖特基二极管，如图3所示，其自下而上包括依次层叠设置的20nm Ti/160nm Al/40nm Ni/200nm Au阴极欧姆接触金属层、Si有效掺杂载流子浓度为1019cm-3 650μm的氧化镓衬底、Si有效掺杂载流子浓度为1015cm-3 10μm的氧化镓漂移层、10~20nm GaN层、50nm Ni/150nm Au阳极肖特基接触金属层，其中衬底层靠近漂移层一侧的两端为高阻层，其制备流程如图4所示，具体如下：
S2-1，选取氧化镓衬底层，在衬底层上表面制备漂移层：选用2~4英寸Si有效掺杂载流子浓度为1019 cm-3 650μm氧化镓衬底，首先使用丙酮-异丙醇-去离子水对氧化镓衬底超声5~10分钟清洗，然后使用氮气将氧化镓衬底吹干，整个过程尽量避免暴露在空气中太长时间；采用氢化物气相外延技术（HVPE），Cl2和Ga在850℃下生长，GaCl作为Ga源，O2作为氧源，N2作为载气，在氧化镓衬底上，1000℃下反应生长，反应速率1μm/h，在衬底上沉积15-20μm厚氧化镓外延层，Si有效掺杂载流子浓度为1015 cm-3，随后采用化学机械抛光，得到Si有效掺杂载流子浓度为1015 cm-3 10μm氧化镓漂移层；
S2-2，制备阴极欧姆接触金属：将金属Ti/Al/Ni/Au通过电子束蒸发沉积在氧化镓衬底的背面，且靠近氧化镓衬底层的第一层Ti的厚度为20nm，第二次Al层160nm，第三层Ni层40nm，第四层Au层200nm，使用退火炉在N2氛围下，对欧姆接触金属层进行退火处理，退火温度为450-500℃，退火时间为1~2分钟；
S2-3：对氧化镓漂移层正面进行缺氧退火处理：将S2中制备的材料放入密封的设备腔室内，在800℃，在无氧气氛围下（氮气下）退火处理60min，将氧原子从β-Ga2O3晶格中扩散出来，形成氧空位V0，缺氧环境下V0的缺陷形成能降低，退火处理完成后，取出并快速冷却至室温，可以使高温时产生的氧空位“冻结”下来，在氧化镓外延层表面形成大量Ga悬挂键；
S2-4：超临界流体N2O钝化氧化镓漂移层正面，形成Ga-N键，即一层很薄的GaN层：在210℃，≥7.26 M Pa下将N2O转变成超临界流体状态，随后引入放置有S3材料的密封腔室内，处理40min，氧化氧空位处的镓悬挂键，在氧化镓漂移层正面形成一层很薄的GaN层；
S2-5，对氧化镓外延层进行终端设计形成高阻层：采用离子注入机，注入N离子，能量和剂量为50 kV/1×1014 cm-3，离子注入后，不进行退火，利用晶格损伤产生的高电阻区域承担电极边缘的高电场；
S2-6：在钝化后的氧化镓漂移层正面制备阳极：利用光刻技术，使用光刻胶在钝化后的氧化镓漂移层上制备出阳极图案，随后采用电子束蒸发将50nm Ni/150nm Au沉积在阳极图案上，最后采用N-甲基吡咯烷酮洗掉光刻胶，在氮气氛围下450℃热退火，处理20秒，形成氧化镓肖特基金属阳极层。
通过在氧化镓外延层利用超临界流体钝化，使其表面形成Ga-N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，进一步采用N离子注入终端技术，形成高阻层，提高击穿电压，增强氧化镓肖特基二极管的器件性能。
在此有必要指出的是，以上实施例仅限于对本发明的技术方案做进一步的阐述和说明，并不是对本发明的技术方案的进一步的限制，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种低开启电压氧化镓肖特基二极管，其特征在于，包括自下而上依次层叠设置的阴极欧姆接触金属层、衬底层、漂移层和阳极肖特基接触金属层，所述衬底层和所述漂移层均为Si掺杂的氧化镓材料，且所述漂移层的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层，所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度；其制备方法如下：
选取氧化镓衬底层，在衬底层上表面制备漂移层，下表面制备阴极欧姆接触金属，然后对氧化镓漂移层正面进行缺氧退火处理，将氧原子从β-Ga2O3晶格中扩散出来，形成氧空位V0，退火完成后，取出并快速冷却至室温；
之后引入超临界流体N2O 钝化漂移层正面，形成Ga-N键；
在钝化后的氧化镓漂移层正面制备阳极肖特基金属层。
2.根据权利要求1所述的低开启电压氧化镓肖特基二极管，其特征在于，所述漂移层的掺杂浓度为1015~1016 cm-3；所述衬底层的掺杂浓度为1018~1019 cm-3。
3.根据权利要求1所述的低开启电压氧化镓肖特基二极管，其特征在于，所述阴极欧姆接触金属层自下而上依次为Ti、Al、Ni、Au。
4.根据权利要求1所述的低开启电压氧化镓肖特基二极管，其特征在于，所述阳极肖特基接触金属层自下而上依次为Ni、Au。
5.根据权利要求1所述的低开启电压氧化镓肖特基二极管，其特征在于，所述阴极欧姆接触金属层的厚度为400~420nm，所述衬底层的厚度为 600~650μm，所述漂移层的厚度为10~15μm，所述阳极肖特基接触金属层的厚度为190~200 nm。
6.根据权利要求1~5所述的低开启电压氧化镓肖特基二极管，其特征在于，所述衬底层靠近所述漂移层一侧的两端为高阻层。
7.根据权利要求1所述的低开启电压氧化镓肖特基二极管的制备方法，其特征在于，还包括漂移层钝化处理后，在衬底层靠近漂移层一侧的两端注入N离子形成高阻层的步骤。
8.根据权利要求7所述的低开启电压氧化镓肖特基二极管的制备方法，其特征在于，N离子注入形成高阻层时的能量和剂量为50kV/1×1014 cm-3。
9.根据权利要求1所述的低开启电压氧化镓肖特基二极管的制备方法，其特征在于，超临界流体N2O 钝化漂移层正面的方法为：在200~220 ℃，≥7.26MPa条件下将超临界流体引入放置有含有漂移层的衬底的密闭腔室中，处理30~50min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310858198.6A CN116581151B (zh) | 2023-07-13 | 2023-07-13 | 一种低开启电压氧化镓肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310858198.6A CN116581151B (zh) | 2023-07-13 | 2023-07-13 | 一种低开启电压氧化镓肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116581151A CN116581151A (zh) | 2023-08-11 |
| CN116581151B true CN116581151B (zh) | 2023-10-17 |
Family
ID=87536401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310858198.6A Active CN116581151B (zh) | 2023-07-13 | 2023-07-13 | 一种低开启电压氧化镓肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116581151B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004224675A (ja) * | 2003-01-27 | 2004-08-12 | Fuji Photo Film Co Ltd | １３族窒化物半導体ナノ粒子の製造方法 |
| TW200929622A (en) * | 2007-11-29 | 2009-07-01 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
| CN111199873A (zh) * | 2020-01-09 | 2020-05-26 | 西安交通大学 | 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用 |
| CN113594234A (zh) * | 2021-07-30 | 2021-11-02 | 西安电子科技大学 | 一种低开启电压的氧化镓肖特基二极管制备方法 |
| CN113964183A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 |
| CN114597119A (zh) * | 2022-02-28 | 2022-06-07 | 西安交通大学 | 一种基于超临界流体的高质量氮化硅介质钝化层处理工艺 |
| CN115763230A (zh) * | 2022-12-13 | 2023-03-07 | 集美大学 | 一种p型氧化镓薄膜及其制备方法和应用 |
-
2023
- 2023-07-13 CN CN202310858198.6A patent/CN116581151B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004224675A (ja) * | 2003-01-27 | 2004-08-12 | Fuji Photo Film Co Ltd | １３族窒化物半導体ナノ粒子の製造方法 |
| TW200929622A (en) * | 2007-11-29 | 2009-07-01 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
| CN111199873A (zh) * | 2020-01-09 | 2020-05-26 | 西安交通大学 | 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用 |
| CN113594234A (zh) * | 2021-07-30 | 2021-11-02 | 西安电子科技大学 | 一种低开启电压的氧化镓肖特基二极管制备方法 |
| CN113964183A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 |
| CN114597119A (zh) * | 2022-02-28 | 2022-06-07 | 西安交通大学 | 一种基于超临界流体的高质量氮化硅介质钝化层处理工艺 |
| CN115763230A (zh) * | 2022-12-13 | 2023-03-07 | 集美大学 | 一种p型氧化镓薄膜及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116581151A (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN110190129B (zh) | 一种场效应管及其制备方法 | |
| CN113421914B (zh) | p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN113257924A (zh) | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 | |
| CN110137244B (zh) | GaN基自支撑衬底的垂直结构HEMT器件及制备方法 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN109950323A (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN113594234A (zh) | 一种低开启电压的氧化镓肖特基二极管制备方法 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| CN110379863A (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| Yu et al. | Different isolation processes for free-standing GaN pn power diode with ultra-high current injection | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |