CN115084261A - 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法 - Google Patents

一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法 Download PDF

Info

Publication number
CN115084261A
CN115084261A CN202210777579.7A CN202210777579A CN115084261A CN 115084261 A CN115084261 A CN 115084261A CN 202210777579 A CN202210777579 A CN 202210777579A CN 115084261 A CN115084261 A CN 115084261A
Authority
CN
China
Prior art keywords
layer
inas
alsb
lower barrier
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210777579.7A
Other languages
English (en)
Inventor
何玉亭
曾自强
关赫
周德云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN202210777579.7A priority Critical patent/CN115084261A/zh
Publication of CN115084261A publication Critical patent/CN115084261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer

Abstract

本发明涉及一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法，该器件包括GaAs衬底、AlGaSb缓冲层、p型GaSb插入层、下势垒层、InAs沟道层、上势垒层、InAlAs空穴阻挡层、InAs帽层、源极、漏极和栅极，其中，GaAs衬底、AlGaSb缓冲层、p型GaSb插入层、下势垒层、InAs沟道层、上势垒层、InAlAs空穴阻挡层、InAs帽层依次层叠；源极和漏极均位于InAs帽层上，且源极和漏极之间相距一定距离；InAs帽层中设置有栅槽，栅槽位于源极和漏极之间且位于InAlAs空穴阻挡层上，栅极位于栅槽中。该射频场效应晶体管器件中，在AlGaSb缓冲层和下势垒层之间插入p型GaSb插入层，p型GaSb插入层可以消除一些由碰撞电离效应引起的空穴，抑制空穴向衬底方向的运动，从而改善器件的直流特性，提高器件的性能。

Description

一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制 备方法
技术领域
本发明属于集成电路技术领域，具体涉及一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法。
背景技术
锑基化合物半导体是指由III族元素(In,Al,Ga)和V族元素(Sb,As等)形成的二元、三元及多元锑基材料，其具有相当大的能带带阶和多样的带隙结构，其中InAs和AlSb材料之间导带带阶高达1.35eV。而多样的带隙结构使得其通过调整锑基化合物半导体多元化合物的组成成分，能够调整材料之间的能带带阶，形成灵活的Sb基半导体材料结构。Sb基半导体材料目前广泛应用于微电子和光电子器件及集成电路领域、有源阵列太空雷达、卫星通信、超高速和超低功耗集成电路便携式移动设备、气体探测器、化学检测和其他领域。InSb、InAs材料与其他III-V族化合物半导体材料相比，有更小的载流子有效质量、较小的禁带宽度、较大的电子迁移率和漂移速度，这就使得器件可同时得到高的电流增益截止频率fT和低的源端寄生电阻Rs。
而InAs/AlSb HEMTs沟道中的载流子容易在高电场下与晶格原子发生碰撞产生多余的电子空穴对，即产生碰撞离化效应，部分空穴穿越上层势垒从栅极流出形成了空穴栅极漏电流，剩余空穴则受缓冲层和沟道的价带能量势垒的影响积累在缓冲层中靠近的栅-漏一侧，使得栅极的电子密度增加，导致沟道漏电流上升。同时器件的碰撞离化效应与频率强度相关，在10GHz频率以下表现得非常明显，对器件的射频性能造成显著影响并对噪声性能产生严重恶化。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于InAs/AlSb异质结型射频场效应晶体管器件，包括GaAs衬底、AlGaSb缓冲层、p型GaSb插入层、下势垒层、InAs沟道层、上势垒层、InAlAs空穴阻挡层、InAs帽层、源极、漏极和栅极，其中，
所述GaAs衬底、AlGaSb缓冲层、p型GaSb插入层、下势垒层、InAs沟道层、上势垒层、InAlAs空穴阻挡层、InAs帽层依次层叠；
所述源极和所述漏极均位于所述InAs帽层上，且所述源极和所述漏极之间相距一定距离；
所述InAs帽层中设置有栅槽，所述栅槽位于所述源极和所述漏极之间且位于所述InAlAs空穴阻挡层上，所述栅极位于所述栅槽中。
在本发明的一个实施例中，所述下势垒层包括依次层叠的第一AlSb下势垒子层、InAs下势垒插入层和第二AlSb下势垒子层，且所述第一AlSb下势垒子层位于所述p型GaSb插入层上。
在本发明的一个实施例中，所述上势垒层包括依次层叠的第一AlSb上势垒子层、InAs上势垒插入层和第二AlSb上势垒子层，且所述第一AlSb上势垒子层位于所述InAs沟道层上。
在本发明的一个实施例中，所述AlGaSb缓冲层的材料包括Al0.7Ga0.3Sb，厚度为600~800nm；
所述p型GaSb插入层的掺杂元素包括Si，厚度为10~30nm；
所述第一AlSb下势垒子层的厚度为40~50nm，所述InAs下势垒插入层的厚度为4~6nm，所述第二AlSb下势垒子层的厚度为8~12nm；
所述InAs沟道层的厚度为10~20nm；
所述第一AlSb上势垒子层的厚度为4~6nm；
所述InAs上势垒插入层为2~5个分子层δ-掺杂的InAs，掺杂元素包括Si，掺杂浓度为1×1019~1.2×1019 cm-3；
所述第二AlSb上势垒子层的厚度为4~6nm；
所述InAlAs空穴阻挡层的厚度为4~6nm；
所述InAs帽层的掺杂元素包括Si，掺杂浓度为2×1019~2.2×1019 cm-3，厚度为4~6nm。
在本发明的一个实施例中，还包括背栅，其中，
所述GaAs衬底和所述AlGaSb缓冲层中设置有位于所述p型GaSb插入层背面的背孔，所述背栅覆盖所述背孔的表面和所述GaAs衬底的背面。
在本发明的一个实施例中，还包括GaAs材料层，所述GaAs材料层位于所述GaAs衬底和所述AlGaSb缓冲层之间。
本发明的另一个实施例提供了一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，包括步骤：
S1、在GaAs衬底上生长AlGaSb缓冲层；
S2、在所述AlGaSb缓冲层上生长p型GaSb插入层；
S3、在所述p型GaSb插入层上生长下势垒层；
S4、在所述下势垒层上生长InAs沟道层；
S5、在所述InAs沟道层上生长上势垒层；
S6、在所述上势垒层上生长InAlAs空穴阻挡层；
S7、在所述InAlAs空穴阻挡层上生长InAs帽层；
S8、在所述InAs帽层上制备源极和漏极，使得所述源极和所述漏极之间相距一定距离；
S9、对所述InAs帽层进行刻蚀，形成位于所述InAlAs空穴阻挡层上且位于所述源极和所述漏极之间的栅槽，并在所述栅槽中制备栅极。
在本发明的一个实施例中，步骤S3包括：
S31、在所述p型GaSb插入层上生长第一AlSb下势垒子层；
S32、在所述第一AlSb下势垒子层上生长InAs下势垒插入层；
S33、在所述InAs下势垒插入层上生长第二AlSb下势垒子层，形成所述下势垒层。
在本发明的一个实施例中，步骤S5包括：
S51、在所述InAs沟道层上生长第一AlSb上势垒子层；
S52、在所述第一AlSb上势垒子层上生长InAs上势垒插入层；
S53、在所述InAs上势垒插入层上生长第二AlSb上势垒子层，形成所述上势垒层。
在本发明的一个实施例中，步骤S9之后还包括：
S10、对所述GaAs衬底和所述AlGaSb缓冲层进行刻蚀，形成位于所述p型GaSb插入层背面的背孔，并在所述背孔的表面和所述GaAs衬底的背面淀积背栅。
与现有技术相比，本发明的有益效果：
1、本发明的射频场效应晶体管器件中，在AlGaSb缓冲层和下势垒层之间插入p型GaSb插入层，p型GaSb插入层可以消除一些由碰撞电离效应引起的空穴，抑制空穴向衬底方向的运动，从而改善器件的直流特性，提高器件的性能；
2、本发明的射频场效应晶体管器件中，在第一AlSb下势垒子层和第二AlSb下势垒子层之间插入InAs下势垒插入层作为副沟道层，副沟道层会吸收周围的电子使得InAs沟道层内和副沟道层内的总电子浓度增加，从而抑制碰撞离化效应，提高器件的性能；
3、本发明的射频场效应晶体管器件中，在第一AlSb上势垒子层和第二AlSb上势垒子层之间插入InAs上势垒插入层，δ-掺杂的InAs插入层能使InAs沟道层中电子在具备碰撞离化所需要的能量之前会通过量子阱效应跃入InAs下势垒插入层中，避免在导电的主沟道中出现碰撞离化效应，提高器件的性能；
4、本发明的射频场效应晶体管器件中，在器件的背面设置背栅结构，背栅结构可以消除碰撞离化效应产生的向衬底方向隧穿的空穴，与p型GaSb插入层共同抑制碰撞离化效应对器件性能的影响，提高器件的性能。
附图说明
图1为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的结构示意图；
图2为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法的流程示意图；
图3a-图3f为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的结构示意图。
该射频场效应晶体管器件包括：GaAs衬底1、AlGaSb缓冲层2、p型GaSb插入层3、下势垒层4、InAs沟道层5、上势垒层6、InAlAs空穴阻挡层7、InAs帽层8、源极9、漏极10和栅极11。其中，GaAs衬底1、AlGaSb缓冲层2、p型GaSb插入层3、下势垒层4、InAs沟道层5、上势垒层6、InAlAs空穴阻挡层7、InAs帽层8依次层叠；源极9和漏极10均位于InAs帽层8上，且源极9和漏极10之间相距一定距离；InAs帽层8中设置有栅槽110，栅槽110位于源极9和漏极10之间且位于InAlAs空穴阻挡层7上，栅极11位于栅槽110中。
具体的，GaAs衬底1的尺寸可以为2英寸大小。AlGaSb缓冲层2的材料包括Al0.7Ga0.3Sb。p型GaSb插入层3的掺杂元素包括Si。下势垒层4的材料包括AlSb。上势垒层6的材料包括AlSb；InAs帽层8的掺杂元素包括Si，掺杂浓度为2×1019~2.2×1019 cm-3。源极9和漏极10的材料包括合金材料或者非合金材料；当源极9和漏极10为合金材料时，合金材料包括Ni、Au中的一种或多种；当源极9和漏极10为非合金材料时，非合金材料包括Pd、Pt、Au中的一种或多种。栅极11的材料包括Ti、Pt、Au中的一种或多种。
具体的，栅槽110可以为梯形栅槽，梯形栅槽可以避免栅与源漏直接相连，同时可以减小栅到沟道的距离，增加栅控能力。
本实施例中，在GaAs衬底1和p型GaSb插入层3之间设置AlGaSb缓冲层2，可以释放衬底与p型GaSb插入层之间的晶格失配应力。在AlGaSb缓冲层和下势垒层之间插入p型GaSb插入层，p型GaSb插入层可以消除一些由碰撞电离效应引起的空穴，抑制空穴向衬底方向的运动，从而改善器件的直流特性，提高器件的性能。
在一个具体实施例中，下势垒层4包括依次层叠的第一AlSb下势垒子层41、InAs下势垒插入层42和第二AlSb下势垒子层43，且第一AlSb下势垒子层41位于p型GaSb插入层3上。
本实施例中，在第一AlSb下势垒子层和第二AlSb下势垒子层之间插入InAs下势垒插入层作为副沟道层，副沟道层会吸收周围的电子使得InAs沟道层内和副沟道层内的总电子浓度增加，从而抑制碰撞离化效应，提高器件的性能。
在一个具体实施例中，上势垒层6包括依次层叠的第一AlSb上势垒子层61、InAs上势垒插入层62和第二AlSb上势垒子层63，且第一AlSb上势垒子层61位于InAs沟道层5上。
具体的，InAs上势垒插入层62为δ-掺杂的InAs，掺杂元素包括Si，掺杂浓度为1×1019~1.2×1019 cm-3。
本实施例中，在第一AlSb上势垒子层和第二AlSb上势垒子层之间插入InAs上势垒插入层，δ-掺杂的InAs插入层能使InAs沟道层中电子在具备碰撞离化所需要的能量之前会通过量子阱效应跃入InAs下势垒插入层中，避免在导电的主沟道中出现碰撞离化效应，提高器件的性能。
在一个具体实施例中，该射频场效应晶体管器件还包括背栅12，其中，GaAs衬底1和AlGaSb缓冲层2中设置有位于p型GaSb插入层3背面的背孔120，背栅12覆盖背孔120的表面和GaAs衬底1的背面。
具体的，背栅12的材料包括Cr、Au中的一种或多种。
本实施例中，在器件的背面设置背栅结构，背栅结构可以消除碰撞离化效应产生的向衬底方向隧穿的空穴，与p型GaSb插入层共同抑制碰撞离化效应对器件性能的影响，提高器件的性能。
在一个具体实施例中，GaAs衬底1和AlGaSb缓冲层2之间还设置有GaAs材料层101。GaAs材料层101可以阻止衬底中杂质和缺陷，从而获得较完整的晶格结构。
上述实施例中，p型GaSb插入层3、InAs下势垒插入层42、InAs上势垒插入层62以及背栅12结构，均能够抑制碰撞离化效应对器件性能的影响。也就是说，在传统的InAs/AlSb异质结的高电子迁移率晶体管基础上，可以通过增加p型GaSb插入层3、InAs下势垒插入层42、InAs上势垒插入层62以及背栅12结构中的一个或者多个结构来抑制碰撞离化效应，当采用不同的结构来抑制碰撞离化效应时，器件中每层材料的厚度均发生相应改变。
在一个优选实施例中，基于InAs/AlSb异质结型射频场效应晶体管器件包括GaAs衬底1、GaAs材料层101、AlGaSb缓冲层2、p型GaSb插入层3、第一AlSb下势垒子层41、InAs下势垒插入层42、第二AlSb下势垒子层43、InAs沟道层5、第一AlSb上势垒子层61、InAs上势垒插入层62、第二AlSb上势垒子层63、InAlAs空穴阻挡层7、InAs帽层8、源极9、漏极10、栅极11和背栅12，如图1所示。
其中，GaAs衬底1、GaAs材料层101、AlGaSb缓冲层2、p型GaSb插入层3、第一AlSb下势垒子层41、InAs下势垒插入层42、第二AlSb下势垒子层43、InAs沟道层5、第一AlSb上势垒子层61、InAs上势垒插入层62、第二AlSb上势垒子层63、InAlAs空穴阻挡层7、InAs帽层8依次层叠；源极9和漏极10均位于InAs帽层8上，且源极9和漏极10之间相距一定距离；InAs帽层8中设置有栅槽110，栅槽110位于源极9和漏极10之间且位于InAlAs空穴阻挡层7上，栅极11位于栅槽110中。GaAs衬底1和AlGaSb缓冲层2中设置有位于p型GaSb插入层3背面的背孔120，背栅12覆盖背孔120的表面和GaAs衬底1的背面。
具体的，GaAs材料层101的厚度为100~300nm；AlGaSb缓冲层2的材料包括Al0.7Ga0.3Sb，厚度为600~800nm；p型GaSb插入层3的掺杂元素包括Si，厚度为10~30nm；第一AlSb下势垒子层41的厚度为40~50nm；InAs下势垒插入层42的厚度为4~6nm；第二AlSb下势垒子层43的厚度为8~12nm；InAs沟道层5的厚度为10~20nm；第一AlSb上势垒子层61的厚度为4~6nm；InAs上势垒插入层62为2~5个分子层δ-掺杂的InAs，掺杂元素包括Si，掺杂浓度为1×1019~1.2×1019 cm-3；第二AlSb上势垒子层63的厚度为6~10nm；InAlAs空穴阻挡层7的厚度为4~6nm；InAs帽层8的掺杂元素包括Si，掺杂浓度为2×1019~2.2×1019 cm-3，厚度为4~6nm。
该优选实施例在传统的InAs/AlSb异质结的高电子迁移率晶体管基础上增加了InAs下势垒插入层作为副沟道、上势垒δ掺杂InAs插入层、P型GaSb插入层以及背栅结构，可以实现如下功能：下势垒层中插入副沟道会吸收周围的电子使得主副沟道内的总电子浓度增加以抑制碰撞离化效应；上层势垒中引入δ掺杂InAs插入层能使主沟道中电子在具备碰撞离化所需要的能量之前会通过量子阱效应跃入InAs副沟道，避免在导电的主沟道中出现碰撞离化；p型GaSb层的插入则可以消除一些由碰撞电离效应引起的空穴，抑制空穴向衬底方向的运动，从而改善器件的直流特性；同时生长的背栅结构也可以消除碰撞离化效应产生的向衬底方向隧穿的空穴，共同抑制碰撞离化效应对器件性能的影响，提高器件性能。综上，该优选器件对碰撞离化效应的抑制明显加强，器件能在保证器件二维电子气浓度的前提下有效改善噪声、跃迁频率、漏电流等性能。
实施例二
在实施例一的基础上，请参见图2和图3a-图3f，图2为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法的流程示意图，图3a-图3f为本发明实施例提供的一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法的过程示意图。该制备方法包括步骤：
S1、在GaAs衬底1上生长AlGaSb缓冲层2，请参见图3a。
首先，选取2英寸大小的GaAs半绝缘材料作为GaAs衬底1；将GaAs衬底1以0~1°偏角放置在MBE设备真空腔内，并将真空度保持在10-10~10-11torr，之后将真空度调整至10-7~10-8torr；接着将衬底GaAs在As气氛中加热到570~590℃进行脱氧处理，并生长100~300nm的GaAs材料，形成GaAs材料层101。GaAs材料层101可以阻止衬底中杂质和缺陷，从而获得较完整的晶格结构。
然后，在衬底表面通过分子束外延法(Molecular beam epitaxy,MBE)生长600~800nmAl0.7Ga0.3Sb，形成AlGaSb缓冲层2，以释放GaAs材料101与p型GaSb插入层3之间的晶格失配应力。
S2、在AlGaSb缓冲层2上生长p型GaSb插入层3，请参见图3a。
具体的，将温度调整为450~500℃，保持4:1的Ⅴ/Ⅲ束流比在AlGaSb缓冲层2上生长10~30nm p型GaSb插入层，该插入层能有效抑制碰撞离化效应。
S3、在p型GaSb插入层3上生长下势垒层4。
在一个具体实施例中，在p型GaSb插入层3上直接生长一层AlSb材料，形成AlSb下势垒层4。
在另一实施例中，请参见图3a，下势垒层4包括第一AlSb下势垒子层41、InAs下势垒插入层42和第二AlSb下势垒子层43，则步骤S3包括：
S31、在p型GaSb插入层3上生长第一AlSb下势垒子层41。
具体的，将温度调整为550~560℃，保持5:1的Ⅴ/Ⅲ束流比在p型GaSb插入层3上生长40~50nm的AlSb材料，形成第一AlSb下势垒子层41。
S32、在第一AlSb下势垒子层41上生长InAs下势垒插入层42。
具体的，通过保持10:1的Ⅴ/Ⅲ束流比在第一AlSb下势垒子层41上生长4~6nm的InAs材料，形成InAs下势垒插入层42，作为器件的副沟道，第一AlSb下势垒插入层41也能有效抑制碰撞离化效应。
S33、在InAs下势垒插入层42上生长第二AlSb下势垒子层43，形成下势垒层4。
具体的，通过保持5:1的Ⅴ/Ⅲ束流比在缓冲层上生长8~12nm的AlSb，形成第二AlSb下势垒子层43，完成下势垒层4的生长。
S4、在下势垒层4上生长InAs沟道层5，请参见图3a。
具体的，在下势垒层4表面，通过保持10:1的Ⅴ/Ⅲ束流比生成10~20nm的InAs作为器件主沟道，形成InAs沟道层5。
S5、在InAs沟道层5上生长上势垒层6。
在一个具体实施例中，在InAs沟道层5上生长直接生长一层AlSb材料，形成上势垒层6。
在另一实施例中，请参见图3a，上势垒层6包括第一AlSb上势垒子层61、InAs上势垒插入层62和第二AlSb上势垒子层63，则步骤S5包括：
S51、在InAs沟道层5上生长第一AlSb上势垒子层61。
具体的，保持5:1的Ⅴ/Ⅲ束流比在InAs沟道层5上生长4~6nm AlSb，形成第一AlSb上势垒子层61。
S52、在第一AlSb上势垒子层61上生长InAs上势垒插入层62。
具体的，保持10:1的Ⅴ/Ⅲ束流比在第一AlSb上势垒子层61上生长2~5个分子层的InAs插入层，并进行浓度为1×1019~1.2×1019 cm-3的Si掺杂，该插入层作为δ-掺杂的InAs间隔层能提高二维电子气浓度并抑制碰撞离化效应。
S53、在InAs上势垒插入层62上生长第二AlSb上势垒子层63，形成上势垒层6。
具体的，保持5:1的Ⅴ/Ⅲ束流比继续生长6~10nm的AlSb，形成第二AlSb上势垒子层63，完成上势垒层6的制备。
S6、在上势垒层6上生长InAlAs空穴阻挡层7，请参见图3a。
具体的，保持10:1 的Ⅴ/Ⅲ族束流比与1:3的 Al：In束流比，在上势垒层6表面生成4~6nm的InAlAs材料，形成InAlAs空穴阻挡层7。
S7、在InAlAs空穴阻挡层7上生长InAs帽层8，请参见图3a。
具体的，在InAlAs空穴阻挡层7表面外延生长厚度为4~6nm、Si掺杂浓度为2×1019~2.2×1019 cm-3的InAs高掺杂材料，形成InAs帽层8。
接着，将温度在As氛围中调整至380~420℃，之后关闭As源；待样品将至室温时，完成InAs/AlSb HEMT外延材料的生长。
S8、在InAs帽层8上制备源极9和漏极10，使得源极9和漏极10之间相距一定距离，请参见图3b。
具体的，源极9和漏极10均为欧姆接触，均包括光刻、曝光、显影、电子束蒸发法淀积金属、剥离、退火的步骤。源极9和漏极10材料包括合金材料或者非合金材料，合金材料包括Ni、Au中的一种或多种，非合金材料包括Pd、Pt、Au中的一种或多种。
金属法制备源极9和漏极10的方法包括：首先，对上述制备得到的InAs/AlSb HEMT外延材料用BOE和去离子水清洗，并用氮气吹干；然后，将外延材料放入电子束蒸发腔体，并将腔体抽真空至2×10-7~3×10-7torr，在外延材料上淀积厚度分别为10~20nm/100~120nm/50~60nm/100~120nm的Ni/Au/Ni/Au的源极与漏极；之后在低于300℃条件下进行退火处理，并将样品放到丙酮中用超声将金属剥离，保证最后形成金属边缘完整的欧姆接触以作为源极9与漏极10，使得源极9和漏极10之间相距一定距离。
非合金法制备源极9和漏极10的方法包括：对上述制备得到的InAs/AlSb HEMT外延材料用BOE和去离子水清洗，并用氮气吹干；然后，将外延材料放入电子束蒸发腔体，并将腔体抽真空至2×10-7torr，在外延材料上淀积10~12nm的Pd金属，冷却30~45分钟后，再淀积30~40nm的Pt作为第二层，最后将80~100nm的Au直接积淀在最上面；之后，在240~260温度下进行退火处理，并将样品放到丙酮中用超声将金属剥离，保证最后形成金属边缘完整的欧姆接触以作为源极9与漏极10，使得源极9和漏极10之间相距一定距离。
在形成源极9与漏极10之后，对器件通过台面腐蚀形成电学隔离，请参见图3c。
具体的，电学隔离通常采用湿法隔离法，具体方法为：首先，将H3PO4、H2O2和去离子水按比例5:3:100配置腐蚀液；然后，对上述制备好的器件在22℃下进行腐蚀，腐蚀速度约为50~60nm/min，腐蚀100~120nm至p型GaSb插入层3内，将InAs帽层8、InAlAs空穴阻挡层7、上势垒层6、InAs沟道层5、下势垒层4以及p型GaSb插入层3的一部分腐蚀掉，形成台面隔离。
S9、对InAs帽层8进行刻蚀，形成位于InAlAs空穴阻挡层7上且位于源极9和漏极10之间的栅槽110，并在栅槽110中制备栅极11。
本实施例中，栅极11的制作包括光刻、曝光、显影、电子束蒸发法淀积金属、剥离的步骤。具体包括步骤：
首先，腐蚀栅槽110，请参见图3d。
具体的，先将C6H8O7·H2O固体 1~1.2 克和去离子水 1~1.2ml 混合配好，搅拌放置一天，待充分溶解后形成柠檬酸液体，并将柠檬酸液体和30% H2O2按照 1:1 比例混合，充分搅拌溶解形成腐蚀栅槽腐蚀液；然后利用腐蚀溶液依次对InAs帽层8表面氧化层与InAs帽层8进行腐蚀，腐蚀至InAlAs空穴阻挡层7形成栅槽110。栅槽110的形状可以为梯形，梯形栅槽可以避免栅与源漏直接相连，同时可以减小栅到沟道的距离，增加栅控能力。
然后，在栅槽110中制备栅极11，请参见图3e。其中，栅极11位正面栅，其材料包括Ti、Pt、Au中的一种或多种。
具体的，酸处理栅槽110底部的InAlAs空穴阻挡层7表面的氧化层，之后通过电子束蒸法依次淀积厚度分别为20~30nm /20~30nm/150~200nm 的Ti/Pt/Au金属，形成栅极11。
S10、对GaAs衬底1和AlGaSb缓冲层2进行刻蚀，形成位于p型GaSb插入层3背面的背孔120，并在背孔120的表面和GaAs衬底1的背面淀积背栅12，请参见图3f。
本实施例中，背栅12采用光刻、曝光、显影、背孔刻蚀、剥离、金属淀积工艺制备。具体的，首先在器件的背面刻蚀GaAs衬底1和AlGaSb缓冲层2，刻蚀至p型GaSb插入层3的背面，形成背孔120；背孔120的形状可以为梯形。然后，在器件的背面依次淀积厚度分别为10~20nm/100~120nm的Cr/Au金属，形成位于背孔120的表面和GaAs衬底1的背面淀积背栅12。
本实施例制备方法制得的器件对碰撞离化效应的抑制明显加强，能在保证器件二维电子气浓度的前提下有效改善噪声、跃迁频率、漏电流等性能。
实施例三
在实施例二的基础上，请结合图2和图3a-图3f，本实施例提供了一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，该基于InAs/AlSb异质结型射频场效应晶体管器件的具体尺寸为：GaAs衬底1的尺寸为2英寸，GaAs材料层101的厚度为200nm，AlGaSb缓冲层2的厚度为700nm，p型GaSb插入层3的厚度为20nm，第一AlSb下势垒子层41的厚度为40nm，InAs下势垒插入层42的厚度为5nm，第二AlSb下势垒子层43的厚度为10nm，InAs沟道层5的厚度为15nm，第一AlSb上势垒子层61的厚度为5nm，InAs上势垒插入层62为Si掺杂浓度为1019 cm-3的2~5个分子层的InAs，第二AlSb上势垒子层63的厚度为8nm，InAlAs空穴阻挡层7的厚度为6nm，InAs帽层8的厚度为6nm、Si掺杂浓度为2×1019cm-3，源极9和漏极10均采用厚度为10nm/100nm/50nm/100nm的Ni/Au/Ni/Au，栅极11采用20nm /20nm/200nm的Ti/Pt/Au金属，背栅12采用10nm/100nm的Cr/Au金属。
该基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法具体包括步骤：
S1、在GaAs衬底1上生长AlGaSb缓冲层2，请参见图3a。
首先，选取2英寸大小的GaAs半绝缘材料作为GaAs衬底1；将GaAs衬底1以0.5°偏角放置在MBE设备真空腔内，并将真空度保持在10-11torr，之后将真空度调整至10-8torr；接着将衬底GaAs在As气氛中加热到580℃进行脱氧处理，并生长200nm的GaAs材料，形成GaAs材料层101。
然后，在衬底表面通过MBE生长700nmAl0.7Ga0.3Sb，形成AlGaSb缓冲层2，以释放GaAs材料101与p型GaSb插入层3之间的晶格失配应力。
S2、在AlGaSb缓冲层2上生长p型GaSb插入层3，请参见图3a。
具体的，将温度调整为480℃，保持4:1的Ⅴ/Ⅲ束流比在AlGaSb缓冲层2上生长20nm 的p型GaSb插入层3，该插入层能有效抑制碰撞离化效应。
S3、在p型GaSb插入层3上生长下势垒层4。
具体的，请参见图3a，下势垒层4包括第一AlSb下势垒子层41、InAs下势垒插入层42和第二AlSb下势垒子层43，则步骤S3包括：
S31、在p型GaSb插入层3上生长第一AlSb下势垒子层41。
具体的，将温度调整为550℃，保持5:1的Ⅴ/Ⅲ束流比在p型GaSb插入层3上生长40nm的AlSb材料，形成第一AlSb下势垒子层41。
S32、在第一AlSb下势垒子层41上生长InAs下势垒插入层42。
具体的，通过保持10:1的Ⅴ/Ⅲ束流比在第一AlSb下势垒子层41上生长5nm的InAs材料，形成InAs下势垒插入层42，作为器件的副沟道，第一AlSb下势垒插入层41也能有效抑制碰撞离化效应。
S33、在InAs下势垒插入层42上生长第二AlSb下势垒子层43，形成下势垒层4。
具体的，通过保持5:1的Ⅴ/Ⅲ束流比在缓冲层上生长10nm的AlSb，形成第二AlSb下势垒子层43，完成下势垒层4的生长。
S4、在下势垒层4上生长InAs沟道层5，请参见图3a。
具体的，在下势垒层4表面，通过保持10:1的Ⅴ/Ⅲ束流比生成15nm的InAs作为器件主沟道，形成InAs沟道层5。
S5、在InAs沟道层5上生长上势垒层6。
具体的，请参见图3a，上势垒层6包括第一AlSb上势垒子层61、InAs上势垒插入层62和第二AlSb上势垒子层63，则步骤S5包括：
S51、在InAs沟道层5上生长第一AlSb上势垒子层61。
具体的，保持5:1的Ⅴ/Ⅲ束流比在InAs沟道层5上生长5nm AlSb，形成第一AlSb上势垒子层61。
S52、在第一AlSb上势垒子层61上生长InAs上势垒插入层62。
具体的，保持10:1的Ⅴ/Ⅲ束流比在第一AlSb上势垒子层61上生长2~5个分子层的InAs插入层，并进行浓度为1019 cm-3的Si掺杂，该插入层作为δ-掺杂的InAs间隔层能提高二维电子气浓度并抑制碰撞离化效应。
S53、在InAs上势垒插入层62上生长第二AlSb上势垒子层63，形成上势垒层6。
具体的，保持5:1的Ⅴ/Ⅲ束流比继续生长8nm的AlSb，形成第二AlSb上势垒子层63，完成上势垒层6的制备。
S6、在上势垒层6上生长InAlAs空穴阻挡层7，请参见图3a。
具体的，保持10:1 的Ⅴ/Ⅲ族束流比与1:3的 Al：In束流比，在上势垒层6表面生成6nm的InAlAs材料，形成InAlAs空穴阻挡层7。
S7、在InAlAs空穴阻挡层7上生长InAs帽层8，请参见图3a。
具体的，在InAlAs空穴阻挡层7表面外延生长厚度为6nm、Si掺杂浓度为2×1019cm-3的InAs高掺杂材料，形成InAs帽层8。
接着，将温度在As氛围中调整至400℃，之后关闭As源；待样品将至室温时，完成InAs/AlSb HEMT外延材料的生长。
S8、在InAs帽层8上制备源极9和漏极10，使得源极9和漏极10之间相距一定距离，请参见图3b。
具体的，源极9和漏极10均为欧姆接触，均包括光刻、曝光、显影、电子束蒸发法淀积金属、剥离、退火的步骤。本实施例中，源极9和漏极10材料采用合金材料，合金材料包括Ni、Au中的一种或多种。
金属法制备源极9和漏极10的方法包括：首先，对上述制备得到的InAs/AlSb HEMT外延材料用BOE10:1和去离子水清洗，并用氮气吹干；然后，将外延材料放入电子束蒸发腔体，并将腔体抽真空至2×10-7torr，在外延材料上淀积厚度分别为10nm/100nm/50nm/100nm的Ni/Au/Ni/Au的源极与漏极；之后在低于300℃条件下进行退火处理，并将样品放到丙酮中用超声将金属剥离，保证最后形成金属边缘完整的欧姆接触以作为源极9与漏极10，使得源极9和漏极10之间相距一定距离。
在形成源极9与漏极10之后，对器件通过台面腐蚀形成电学隔离，请参见图3c。
具体的，电学隔离通常采用湿法隔离法，具体方法为：首先，将H3PO4、H2O2和去离子水按比例5:3:100配置腐蚀液；然后，对上述制备好的器件在22℃下进行腐蚀，腐蚀速度约为60nm/min，腐蚀100~120nm至p型GaSb插入层3内，将InAs帽层8、InAlAs空穴阻挡层7、上势垒层6、InAs沟道层5、下势垒层4以及p型GaSb插入层3的一部分腐蚀掉，形成台面隔离。
S9、对InAs帽层8进行刻蚀，形成位于InAlAs空穴阻挡层7上且位于源极9和漏极10之间的栅槽110，并在栅槽110中制备栅极11。
本实施例中，栅极11的制作包括光刻、曝光、显影、电子束蒸发法淀积金属、剥离的步骤。具体包括步骤：
首先，腐蚀栅槽110，请参见图3d。
具体的，先将C6H8O7·H2O固体 1克和去离子水 1ml 混合配好，搅拌放置一天，待充分溶解后形成柠檬酸液体，并在22℃温度下将柠檬酸液体和30% H2O2按照 1:1 比例混合，充分搅拌溶解形成腐蚀栅槽腐蚀液；然后利用腐蚀溶液依次对InAs帽层8表面氧化层与InAs帽层8进行腐蚀，腐蚀至InAlAs空穴阻挡层7形成栅槽110。栅槽110的形状可以为梯形，梯形栅槽可以避免栅与源漏直接相连，同时可以减小栅到沟道的距离，增加栅控能力。
然后，在栅槽110中制备栅极11，请参见图3e。其中，栅极11位正面栅，其材料采用Ti/Pt/Au金属形成的体系。
具体的，酸处理栅槽110底部的InAlAs空穴阻挡层7表面的氧化层，之后通过电子束蒸法依次淀积厚度分别为20nm /20nm/200nm的Ti/Pt/Au金属，形成栅极11。
S10、对GaAs衬底1和AlGaSb缓冲层2进行刻蚀，形成位于p型GaSb插入层3背面的背孔120，并在背孔120的表面和GaAs衬底1的背面淀积背栅12，请参见图3f。
本实施例中，背栅12采用光刻、曝光、显影、背孔刻蚀、剥离、金属淀积工艺制备。具体的，首先在器件的背面刻蚀GaAs衬底1和AlGaSb缓冲层2，刻蚀至p型GaSb插入层3的背面，形成背孔120；背孔120的形状可以为梯形。然后，在器件的背面依次淀积厚度分别为10nm/100nm的Cr/Au金属，形成位于背孔120的表面和GaAs衬底1的背面淀积背栅12。
本实施例制备方法制得的器件对碰撞离化效应的抑制明显加强，能在保证器件二维电子气浓度的前提下有效改善噪声、跃迁频率、漏电流等性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，包括GaAs衬底(1)、AlGaSb缓冲层(2)、p型GaSb插入层(3)、下势垒层(4)、InAs沟道层(5)、上势垒层(6)、InAlAs空穴阻挡层(7)、InAs帽层(8)、源极(9)、漏极(10)和栅极(11)，其中，
所述GaAs衬底(1)、AlGaSb缓冲层(2)、p型GaSb插入层(3)、下势垒层(4)、InAs沟道层(5)、上势垒层(6)、InAlAs空穴阻挡层(7)、InAs帽层(8)依次层叠；
所述源极(9)和所述漏极(10)均位于所述InAs帽层(8)上，且所述源极(9)和所述漏极(10)之间相距一定距离；
所述InAs帽层(8)中设置有栅槽(110)，所述栅槽(110)位于所述源极(9)和所述漏极(10)之间且位于所述InAlAs空穴阻挡层(7)上，所述栅极(11)位于所述栅槽(110)中。
2.根据权利要求1所述的基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，
所述下势垒层(4)包括依次层叠的第一AlSb下势垒子层(41)、InAs下势垒插入层(42)和第二AlSb下势垒子层(43)，且所述第一AlSb下势垒子层(41)位于所述p型GaSb插入层(3)上。
3.根据权利要求2所述的基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，所述上势垒层(6)包括依次层叠的第一AlSb上势垒子层(61)、InAs上势垒插入层(62)和第二AlSb上势垒子层(63)，且所述第一AlSb上势垒子层(61)位于所述InAs沟道层(5)上。
4.根据权利要求3所述的基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，所述AlGaSb缓冲层(2)的材料包括Al0.7Ga0.3Sb，厚度为600~800nm；
所述p型GaSb插入层(3)的掺杂元素包括Si，厚度为10~30nm；
所述第一AlSb下势垒子层(41)的厚度为40~50nm，所述InAs下势垒插入层(42)的厚度为4~6nm，所述第二AlSb下势垒子层(43)的厚度为8~12nm；
所述InAs沟道层(5)的厚度为10~20nm；
所述第一AlSb上势垒子层(61)的厚度为4~6nm；
所述InAs上势垒插入层(62)为2~5个分子层δ-掺杂的InAs，掺杂元素包括Si，掺杂浓度为1×1019~1.2×1019 cm-3；
所述第二AlSb上势垒子层(63)的厚度为4~6nm；
所述InAlAs空穴阻挡层(7)的厚度为4~6nm；
所述InAs帽层(8)的掺杂元素包括Si，掺杂浓度为2×1019~2.2×1019 cm-3，厚度为4~6nm。
5.根据权利要求1所述的基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，还包括背栅(12)，其中，
所述GaAs衬底(1)和所述AlGaSb缓冲层(2)中设置有位于所述p型GaSb插入层(3)背面的背孔(120)，所述背栅(12)覆盖所述背孔(120)的表面和所述GaAs衬底(1)的背面。
6.根据权利要求1所述的基于InAs/AlSb异质结型射频场效应晶体管器件，其特征在于，还包括GaAs材料层(101)，所述GaAs材料层(101)位于所述GaAs衬底(1)和所述AlGaSb缓冲层(2)之间。
7.一种基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，其特征在于，包括步骤：
S1、在GaAs衬底(1)上生长AlGaSb缓冲层(2)；
S2、在所述AlGaSb缓冲层(2)上生长p型GaSb插入层(3)；
S3、在所述p型GaSb插入层(3)上生长下势垒层(4)；
S4、在所述下势垒层(4)上生长InAs沟道层(5)；
S5、在所述InAs沟道层(5)上生长上势垒层(6)；
S6、在所述上势垒层(6)上生长InAlAs空穴阻挡层(7)；
S7、在所述InAlAs空穴阻挡层(7)上生长InAs帽层(8)；
S8、在所述InAs帽层(8)上制备源极(9)和漏极(10)，使得所述源极(9)和所述漏极(10)之间相距一定距离；
S9、对所述InAs帽层(8)进行刻蚀，形成位于所述InAlAs空穴阻挡层(7)上且位于所述源极(9)和所述漏极(10)之间的栅槽(110)，并在所述栅槽(110)中制备栅极(11)。
8.根据权利要求7所述的基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，其特征在于，步骤S3包括：
S31、在所述p型GaSb插入层(3)上生长第一AlSb下势垒子层(41)；
S32、在所述第一AlSb下势垒子层(41)上生长InAs下势垒插入层(42)；
S33、在所述InAs下势垒插入层(42)上生长第二AlSb下势垒子层(43)，形成所述下势垒层(4)。
9.根据权利要求7所述的基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，其特征在于，步骤S5包括：
S51、在所述InAs沟道层(5)上生长第一AlSb上势垒子层(61)；
S52、在所述第一AlSb上势垒子层(61)上生长InAs上势垒插入层(62)；
S53、在所述InAs上势垒插入层(62)上生长第二AlSb上势垒子层(63)，形成所述上势垒层(6)。
10.根据权利要求7所述的基于InAs/AlSb异质结型射频场效应晶体管器件的制备方法，其特征在于，步骤S9之后还包括：
S10、对所述GaAs 衬底(1)和所述AlGaSb缓冲层(2)进行刻蚀，形成位于所述p型GaSb插入层(3)背面的背孔(120)，并在所述背孔(120)的表面和所述GaAs衬底(1)的背面淀积背栅(12)。
CN202210777579.7A 2022-07-04 2022-07-04 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法 Pending CN115084261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210777579.7A CN115084261A (zh) 2022-07-04 2022-07-04 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210777579.7A CN115084261A (zh) 2022-07-04 2022-07-04 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115084261A true CN115084261A (zh) 2022-09-20

Family

ID=83258425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210777579.7A Pending CN115084261A (zh) 2022-07-04 2022-07-04 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115084261A (zh)

Similar Documents

Publication Publication Date Title
WO2017123999A1 (en) Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
CN109524460B (zh) 高空穴移动率晶体管
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
JP3377022B2 (ja) ヘテロ接合型電界効果トランジスタの製造方法
CN104659082B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
US6924218B2 (en) Sulfide encapsulation passivation technique
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
JPH0590301A (ja) 電界効果型トランジスタ
JP2000349280A (ja) 半導体装置及びその製造方法並びに半導体基板構造
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP3923400B2 (ja) 電界効果トランジスタおよびその製造方法
JP2001093913A (ja) 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
CN115084261A (zh) 一种基于InAs/AlSb异质结型射频场效应晶体管器件及其制备方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
CN111243962B (zh) 一种氧化镓高电子迁移率异质结晶体管及其制备方法
CN112614890A (zh) 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN113257896A (zh) 多场板射频hemt器件及其制备方法
CN113517348B (zh) 一种直接带隙GeSn增强型nMOS器件及其制备方法
US20220005939A1 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination