CN114864656A - 氮化镓肖特基二极管 - Google Patents
氮化镓肖特基二极管 Download PDFInfo
- Publication number
- CN114864656A CN114864656A CN202210393546.2A CN202210393546A CN114864656A CN 114864656 A CN114864656 A CN 114864656A CN 202210393546 A CN202210393546 A CN 202210393546A CN 114864656 A CN114864656 A CN 114864656A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact layer
- schottky
- ohmic contact
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 36
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 51
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- -1 and the like Chemical compound 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种氮化镓肖特基二极管，包括自下而上依次为衬底层、缓冲层以及设置在所述缓冲层上含有一个或多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的肖特基接触层、第一欧姆接触层；所述第一欧姆接触层上制备阴极，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，在所述离子注入区域与所述肖特基接触层接触面制备阳极。使用图案化离子注入区域，以分配反向电场实现高阻断电压和低泄漏电流，在保持高开关速度、低动态损耗、低导通损耗、高输出功率密度的同时，实现高阻断电压、低泄漏电流，结构简单且易于实现。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种氮化镓肖特基二极管。
背景技术
硅功率器件发展已逐渐逼近材料物理极限，其发展空间受到较大的制约。GaN(氮化镓)作为第三代半导体材料，GaN有着许多优越的材料特性，比如：宽禁带宽度(3.45eV)、高击穿场强(3.3MV/cm)、高电子饱和漂移速度(2.7×107cm/s)、高电子迁移率(AlGaN/GaN系统的迁移率可达2200cm/(V.s))、最高的高频或低频Baliga优值系数(BFOM)等，因此GaN比Si(硅)、GaAs(砷化镓)、SiC(碳化硅)等材料更适合被用于制造高功率、高频开关器件，而GaN基功率器件也有望获得更优越的性能优势。
肖特基二极管是金属和半导体之间形成的电气非线性接触。由于肖特基二极管具有快速开关和整流的特性，被广泛应用于电子电路中。它的整流特性来源于金属与n型半导体接触形成的肖特基势垒。AlGaN/GaN异质结肖特基二极管(SBD)通过其异质界面存在的高浓度二维电子气(2DEG)形成导电沟道，相比体材料GaN基SBD，其有更低的导通电阻和更大的输出功率，器件工作能耗很低，适用于大功率SBD的制作。相对传统结型二极管而言，肖特基二极管具有较大的优势。一方面，作为多数载流子器件，肖特基二极管在开关过程中不存在传统结型二极管的少数载流子存储效应，可以达到更快的开关速度。另一方面，相对结型二极管而言，肖特基二极管正向压降较小，开关功耗远远小于传统结型二极管。总体而言，肖特基二极管在中低电压范围内非常适合应用于开关和整流器件领域。
但是，GaN器件存在大量的点缺陷和位错，导致GaN肖特基结处的热电子发射电流和隧穿电流随之增加，在宏观上将表现为反向漏电流随反偏电压的升高而明显增加，因而既降低了GaN器件的反向耐压，又增加了GaN器件的关态功耗，以致肖特基二极管的应用范围受到了严重的限制。因此，为了使GaN器件能同时兼具较好的正反向特性，即在保持高开关速度、低动态损耗、低导通损耗、高输出功率密度的同时，实现高阻断电压、低泄漏电流，因此需要对现有GaN基肖特基二极管结构进一步优化。
发明内容
本发明要解决的技术问题是提供一种氮化镓肖特基二极管，能够在保持高开关速度、低动态损耗、低导通损耗、高输出功率密度的同时，实现高阻断电压、低泄漏电流，结构简单且易于实现。
为了解决上述技术问题，本发明的技术方案如下：
本发明提供了一种氮化镓肖特基二极管，包括自下而上依次为衬底层、缓冲层以及设置在所述缓冲层上含有一个或多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的肖特基接触层、第一欧姆接触层；所述第一欧姆接触层上制备阴极，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，在所述离子注入区域与所述肖特基接触层接触面制备阳极。
具体的，所述异质结结构层上形成深度上非完全刻蚀和/或空间上非完全刻蚀的加工区域，在所述加工区域分别设置所述第一欧姆接触层。进一步的，所述离子注入区域是高阻区域、绝缘区域、半绝缘区域或P型区域。
进一步的，所述离子注入区域与所述肖特基接触层之间还设置有第二欧姆接触层。
可选的，所述第二欧姆接触层设置在每一所述离子注入区域上，所述第二欧姆接触层的面积小于等于所述离子注入区域的面积；所述肖特基接触层包覆或者部分覆盖所述第二欧姆接触层。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层沿着长度方向设置在所述独立几何形状区域。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述第二欧姆接触层依次部分覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，多个所述独立几何形状区域是相同形状图形或者多种形状图形组合，多个所述独立几何形状区域具有相同大小或者不同的大小，多个所述独立几何形状区域均匀间隔分布或者非均匀间隔分布。
可选的，所述衬底层上通过外延生长等制备方式在所述衬底层上形成缓冲层和/或沟道层，在所述缓冲层或所述沟道层上设置所述异质结结构层。
进一步的，所述异质结结构层、所述第一欧姆接触层、所述肖特基接触层上覆盖设置有绝缘介质层，在所述绝缘介质层上对应所述阳极、阴极开设电极窗口。
可选的，所述离子注入区域与所述肖特基接触层接触面之间设置有所述绝缘介质层，所述肖特基接触层与所述异质结结构层在多个所述离子注入区域之间形成肖特基接触。
本发明技术效果：
本发明实施例的氮化镓肖特基二极管，基于离子注入形成结终端的横向GaN基SBD；通过在肖特基接触层与异质结结构层之间设置有若干离子注入区域，肖特基接触层与所述异质结结构层环绕离子注入区域之间形成肖特基接触，在离子注入区域与肖特基接触层接触面制备阳极。使用图案化离子注入区域，以分配反向电场实现高阻断电压和低泄漏电流，在保持高开关速度、低动态损耗、低导通损耗、高输出功率密度的同时，实现高阻断电压、低泄漏电流，结构简单且易于实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的氮化镓肖特基二极管主剖视结构图；
图2为本发明的第一种氮化镓肖特基二极管俯视结构图；
图3为本发明的第一种氮化镓肖特基二极管沿着A-A截面视图；
图4为本发明的氮化镓肖特基二极管主剖视结构图；
图5为本发明的第二种氮化镓肖特基二极管俯视结构图；
图6为本发明的第二种氮化镓肖特基二极管沿着B-B截面视图；
图7为本发明的第三种氮化镓肖特基二极管俯视结构图；
图8为本发明的第三种氮化镓肖特基二极管沿着A-A截面视图；
图9为本发明的第四种氮化镓肖特基二极管沿着A-A截面视图；
图10为本发明的第五种氮化镓肖特基二极管俯视结构图；
图11为本发明的第五种氮化镓肖特基二极管沿着B-B截面视图；
图12为本发明的第六种氮化镓肖特基二极管沿着B-B截面视图；
图13为本发明中第七种离子注入区域/第二欧姆接触层的结构形状示意图；
图14为本发明中第八种离子注入区域/第二欧姆接触层的结构形状示意图；
图15为本发明中第九种离子注入区域/第二欧姆接触层的结构形状示意图；
图16为本发明中第十种离子注入区域/第二欧姆接触层的结构形状示意图；
图17为本发明中第十一种离子注入区域/第二欧姆接触层的结构形状示意图；
图18为本发明中第十二种离子注入区域/第二欧姆接触层的结构形状示意图；
图19为本发明中第十三种离子注入区域/第二欧姆接触层的结构形状示意图；
图20为本发明中第十四种离子注入区域/第二欧姆接触层的结构形状示意图；
图21为本发明中第十五种离子注入区域/第二欧姆接触层的结构形状示意图；
图22为本发明中第十六种离子注入区域/第二欧姆接触层的结构形状示意图；
图23为本发明中第十七种离子注入区域/第二欧姆接触层的结构形状示意图；
图24为本发明中第十八种离子注入区域/第二欧姆接触层的结构形状示意图；
图25为本发明中第十九种离子注入区域/第二欧姆接触层的结构形状示意图；
图26为本发明中第二十种离子注入区域/第二欧姆接触层的结构形状示意图；
图27为本发明的氮化镓肖特基二极管等效电路原理图；
图28为本发明的氮化镓肖特基二极管与现有JBDs之间的器件反向特性比对曲线原理图；
图中，10-衬底层，20-缓冲层，30-沟道层，40-异质结结构层，50-离子注入区域，60-肖特基接触层，70-绝缘介质层，80-第一欧姆接触层，90-第二欧姆接触层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
如图1-3所示，本发明实施例提供了一种氮化镓肖特基二极管，包括自下而上依次为衬底层10、缓冲层20以及设置在所述缓冲层20上含有一个或多个二维电子气沟道的异质结结构层40，所述异质结结构层40上设置有相互分离的肖特基接触层60、第一欧姆接触层80；所述第一欧姆接触层80上制备阴极，所述肖特基接触层60与所述异质结结构层40之间设置有若干离子注入区域50，所述肖特基接触层60与所述异质结结构层40环绕所述离子注入区域50之间形成肖特基接触，在所述离子注入区域50与所述肖特基接触层60接触面制备阳极。
可选的，衬底层10材料包括但不限于为Si、蓝宝石、SiC和GaN中一种或者多种。
在一些实施例中，衬底层10上通过外延生长等制备方式在衬底层10上制备缓冲层20和/或沟道层30，可选的，在缓冲层20上进一步制备形成沟道层30，在缓冲层20或沟道层30上设置异质结结构层40；缓冲层20材料包括但不限于氮化镓、氮化铝、铟铝氮、铟镓氮、氧化镓、氧化铝镓、砷化镓，所述缓冲层20的厚度为1nm～100um。沟道层30材料包括但不限于氮化镓、氮化铝、铟铝氮、铟镓氮、氧化镓、氧化铝镓、砷化镓，所述沟道层30的厚度为0nm～100um。
具体的，该异质结结构层40具有一个或多个二维电子气通道。异质结结构层40的材料可以包括但不限于A1GaN、InAlN、A1N、InN和InGaN中一种或多种，或者其他III-V族化合物体系构建，厚度为1nm～50nm。
如图4-6所示，所述离子注入区域50与所述肖特基接触层60之间还设置有第二欧姆接触层90。
如图10-12所示，所述第二欧姆接触层90设置在每一所述离子注入区域50上，所述第二欧姆接触层90的面积小于等于所述离子注入区域50的面积；所述肖特基接触层60包覆或者部分覆盖所述第二欧姆接触层90。
其中，所述离子注入区域50是高阻区域、绝缘区域、半绝缘区域或P型区域。具体的，通过离子注入N、H、Ar等离子形成高阻区来替代PN结。离子注入形成高阻的原理：离子轰击半导体材料会造成晶格损伤，形成晶格损伤缺陷，这些晶格损伤缺陷会在半导体内部形成缺陷能级，捕获材料中的自由载流子，从而使其呈现高阻特性。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述第二欧姆接触层90沿着长度方向设置在所述独立几何形状区域。
具体的，所述异质结结构层40上形成深度上非完全刻蚀和/或空间上非完全刻蚀的加工区域，在所述加工区域分别设置所述第一欧姆接触层80。在形成第一欧姆接触层80时，一般是先刻蚀异质结结构层40，然后再光刻、蒸镀第一欧姆接触层80；也可以是先刻蚀一部分异质结结构层40，(深度上非完全刻蚀/空间上非完全刻蚀两种情况)，然后再光刻、蒸镀第一欧姆接触层80。第一欧姆接触层80或者第二欧姆接触层90可以包括但不限于Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述第二欧姆接触层90覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述第二欧姆接触层90沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，所述离子注入区域50包括多个依次排列的独立几何形状区域，多个所述肖特基接触层60和/或所述第二欧姆接触层90依次部分覆盖在所述独立几何形状区域上。具体的，多个肖特基接触层60和/或第二欧姆接触层90是多个独立图形区域或者连续图形区域，部分覆盖多个依次排列的独立几何形状区域形成的离子注入区域50。
可选的，多个所述独立几何形状区域是相同形状图形或者多种形状图形组合，多个所述独立几何形状区域具有相同大小或者不同的大小，多个所述独立几何形状区域均匀间隔分布或者非均匀间隔分布。
可选的，如图13-26所示，所述独立几何形状区域包括但不限于矩形、椭圆形、三角形、星形、多边形、中心对称图形。这些图形可以大小不一致、分布非均匀、各种图形的组合均可。
如1、4所示，所述异质结结构层40、所述第一欧姆接触层80、所述肖特基接触层60上覆盖设置有绝缘介质层70，在所述绝缘介质层70上对应所述阳极、阴极开设电极窗口。
如图7-9所示，所述离子注入区域50与所述肖特基接触层60接触面之间设置有所述绝缘介质层70，所述肖特基接触层60与所述异质结结构层40在多个所述离子注入区域50之间形成肖特基接触。具体的，一层大于等于该离子注入区域的绝缘介质层70将离子注入区域50与肖特基接触层60隔开，使得肖特基接触层60只和异质结结构层40之间形成肖特基接触。
如图27所示，本实施例的氮化镓肖特基二极管的等效电路为在阳极、阴极之间并联连接一PN二极管和一SBDs肖特基二极管，具有分配高阻断电压和低泄漏电流的电场的特性。
如图28所示，与现有的肖特基二极管相比，大大降低了反向漏电流。
具体的，如图1、4所示，为了制备本实施例的氮化镓肖特基二极管，可以采用但不限于以下制备方法获得：
S1、利用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)或氢化物气相外延(HVPE)或等离子体增强化学气相沉积(PECVD)，在Si衬底或者SiC衬底或者蓝宝石衬底或氮化镓衬底或金刚石衬底或其它复合衬底层10上依次生长缓冲层20、沟道层30、异质结结构层40，然后利用光刻技术、离子注入工艺在异质结结构层40和沟道层30中选择性地形成高阻、绝缘、半绝缘或P型的离子注入区域50。
S2、再通过光刻技术、蒸镀第一欧姆接触层80，并进行高温退火。具体在本实施例中用电子束蒸发设备进行阴极金属蒸镀，蒸镀金属体系为Ti/Al/Ti/Au(200/600/500/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：N2气氛，850摄氏度，30s。
S3、在通过光刻技术在离子注入区域50及阳极区域中上蒸镀肖特基接触层60；具体在本实施例中用电子束蒸发设备进行阳极金属蒸镀，蒸镀金属体系为Ti/Al(500/1500/500埃)。
S4、通过等离子体增强化学气相沉积(PECVD)或低压气相沉积(LPCVD)或原子层沉积(ALD)或物理气相沉积(PVD)或磁控溅射，均匀生长一层绝缘介质层70。
S5、通过光刻工艺定义出场板区域后，通过干法刻蚀和湿法刻蚀形成场板，通过光刻技术，利用干法刻蚀电极区域，开出电极窗口以及连接方式；至此，即完成了整个器件的制备过程。
本发明实施例的氮化镓肖特基二极管，基于离子注入形成的横向GaN基SBD；通过在肖特基接触层与异质结结构层之间设置有若干离子注入区域，肖特基接触层与所述异质结结构层环绕离子注入区域之间形成肖特基接触，在离子注入区域与肖特基接触层接触面制备阳极。使用图案化离子注入区域，以分配反向电场实现高阻断电压和低泄漏电流，在保持高开关速度、低动态损耗、低导通损耗、高输出功率密度的同时，实现高阻断电压、低泄漏电流，结构简单且易于实现。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
在本发明专利的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”、“排”、“列”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明专利和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明专利新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明专利的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在发明专利中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固连”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明专利中的具体含义。
在本发明专利中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
Claims (10)
1.一种氮化镓肖特基二极管，其特征在于，包括自下而上依次为衬底层、缓冲层、以及设置在所述缓冲层上含有一个或多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的肖特基接触层、第一欧姆接触层；所述第一欧姆接触层上制备阴极，所述肖特基接触层与所述异质结结构层之间设置有若干离子注入区域，所述肖特基接触层与所述异质结结构层环绕所述离子注入区域之间形成肖特基接触，在所述离子注入区域与所述肖特基接触层接触面制备阳极。
2.根据权利要求1所述的氮化镓肖特基二极管，其特征在于，所述异质结结构层上形成深度上非完全刻蚀和/或空间上非完全刻蚀的加工区域，在所述加工区域分别设置所述第一欧姆接触层。
3.根据权利要求1所述的氮化镓肖特基二极管，其特征在于，所述离子注入区域是高阻区域、绝缘区域、半绝缘区域或P型区域。
4.根据权利要求3所述的氮化镓肖特基二极管，其特征在于，所述离子注入区域与所述肖特基接触层之间还设置有第二欧姆接触层。
5.根据权利要求4所述的氮化镓肖特基二极管，其特征在于，所述第二欧姆接触层设置在每一所述离子注入区域上，所述第二欧姆接触层的面积小于等于所述离子注入区域的面积；所述肖特基接触层包覆或者部分覆盖所述第二欧姆接触层。
6.根据权利要求4所述的氮化镓肖特基二极管，其特征在于，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层沿着长度方向设置在所述独立几何形状区域；
或者所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
7.根据权利要求4所述的氮化镓肖特基二极管，其特征在于，所述离子注入区域包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述第二欧姆接触层覆盖在所述独立几何形状区域上；
或者所述离子注入区域包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述第二欧姆接触层依次部分覆盖在所述独立几何形状区域上。
8.根据权利要求5-7任意一项所述的氮化镓肖特基二极管，其特征在于，多个所述独立几何形状区域是相同形状图形或者多种形状图形组合，多个所述独立几何形状区域具有相同大小或者不同的大小，多个所述独立几何形状区域均匀间隔分布或者非均匀间隔分布。
9.根据权利要求4所述的氮化镓肖特基二极管，其特征在于，所述异质结结构层、所述第一欧姆接触层、所述肖特基接触层上覆盖设置有绝缘介质层，在所述绝缘介质层上对应所述阳极、阴极开设电极窗口。
10.根据权利要求9所述的氮化镓肖特基二极管，其特征在于，所述离子注入区域与所述肖特基接触层接触面之间设置有所述绝缘介质层，所述肖特基接触层与所述异质结结构层在多个所述离子注入区域之间形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210393546.2A CN114864656A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210393546.2A CN114864656A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864656A true CN114864656A (zh) | 2022-08-05 |
Family
ID=82630720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210393546.2A Pending CN114864656A (zh) | 2022-04-15 | 2022-04-15 | 氮化镓肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864656A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235768A1 (en) * | 2006-04-10 | 2007-10-11 | Kazushi Nakazawa | Semiconductor device |
| JP2008166639A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子およびそれを用いた電力変換装置 |
| US20120267686A1 (en) * | 2011-04-25 | 2012-10-25 | Samsung Electro-Mechanics Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US20170033098A1 (en) * | 2013-11-26 | 2017-02-02 | Institute Of Semiconductors, Chinese Academy Of Scinces | GaN-BASED SCHOTTKY DIODE RECTIFIER |
| CN107958939A (zh) * | 2016-10-17 | 2018-04-24 | 南京励盛半导体科技有限公司 | 一种氮化鎵基异质结肖特基二极管结构 |
| US20180358478A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| US20210399145A1 (en) * | 2020-06-19 | 2021-12-23 | Cambridge Electronics, Inc. | III-Nitride Diode With A Modified Access Region |
-
2022
- 2022-04-15 CN CN202210393546.2A patent/CN114864656A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235768A1 (en) * | 2006-04-10 | 2007-10-11 | Kazushi Nakazawa | Semiconductor device |
| JP2008166639A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子およびそれを用いた電力変換装置 |
| US20120267686A1 (en) * | 2011-04-25 | 2012-10-25 | Samsung Electro-Mechanics Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US20170033098A1 (en) * | 2013-11-26 | 2017-02-02 | Institute Of Semiconductors, Chinese Academy Of Scinces | GaN-BASED SCHOTTKY DIODE RECTIFIER |
| CN107958939A (zh) * | 2016-10-17 | 2018-04-24 | 南京励盛半导体科技有限公司 | 一种氮化鎵基异质结肖特基二极管结构 |
| US20180358478A1 (en) * | 2017-06-09 | 2018-12-13 | AZ Power, Inc | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
| US20210399145A1 (en) * | 2020-06-19 | 2021-12-23 | Cambridge Electronics, Inc. | III-Nitride Diode With A Modified Access Region |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| Xiao et al. | 5 kV multi-channel AlGaN/GaN power Schottky barrier diodes with junction-fin-anode | |
| CN104332504A (zh) | 一种GaN基异质结肖特基二极管器件及其制作方法 | |
| KR20150084855A (ko) | 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드 | |
| CN104813479A (zh) | 具有部分凹陷阳极的GaN基肖特基二极管 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112420850A (zh) | 一种半导体器件及其制备方法 | |
| CN114420743B (zh) | 反向阻断高迁移率晶体管 | |
| CN114530492A (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
| CN115000168A (zh) | 一种p型氮化物增强型hemt器件及其制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN114823851A (zh) | 氮化镓反向导通晶体管 | |
| CN115881774A (zh) | 一种具有阵列侧栅结构的hemt器件及其制备方法 | |
| CN112768358B (zh) | 一种氮化镓高电子迁移率晶体管及其制备方法 | |
| CN114864656A (zh) | 氮化镓肖特基二极管 | |
| CN114400259B (zh) | 结势垒肖特基二极管 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| CN216849947U (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
| CN113725294B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN118016665B (zh) | 集成SBD的SiC衬底上增强型GaN HEMT器件 | |
| WO2021023228A1 (zh) | 半导体器件及其制备方法 | |
| CN213660420U (zh) | 氮化镓肖特基势垒二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220805 |
|
| RJ01 | Rejection of invention patent application after publication |