CN117727756A - 一种适用于高频应用的耐高压GaN HEMT及制备方法 - Google Patents

一种适用于高频应用的耐高压GaN HEMT及制备方法 Download PDF

Info

Publication number
CN117727756A
CN117727756A CN202410177837.7A CN202410177837A CN117727756A CN 117727756 A CN117727756 A CN 117727756A CN 202410177837 A CN202410177837 A CN 202410177837A CN 117727756 A CN117727756 A CN 117727756A
Authority
CN
China
Prior art keywords
doped region
type doped
layer
gan
gan hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410177837.7A
Other languages
English (en)
Inventor
古佳茜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202410177837.7A priority Critical patent/CN117727756A/zh
Publication of CN117727756A publication Critical patent/CN117727756A/zh
Pending legal-status Critical Current

Links

Abstract

本发明提供一种适用于高频应用的耐高压GaN HEMT及制备方法,该GaN HEMT包括:PN纵向二极管;所述PN纵向二极管包括:第二P型掺杂区和第二N型掺杂区;所述第二N型掺杂区位于漏极正下方且位于所述第二P型掺杂区和GaN层之间并与所述第二P型掺杂区、所述GaN层和缓冲层邻接;所述第二P型掺杂区位于漏极正下方且位于所述第二N型掺杂区和衬底之间并与所述第二N型掺杂区、所述衬底和所述缓冲层邻接。本发明在漏极下方的缓冲层中引入了PN纵向二极管,PN纵向二极管承受部分电压并拉低了栅极电场尖峰,抬高了平均沟道电场。PN纵向二极管中的N型掺杂区又耗尽了该区域的2DEG加强了对漏极电场的调制效果,减小缓冲层漏电,显著提升了GaN HEMT的电气性能。

Description

一种适用于高频应用的耐高压GaN HEMT及制备方法
技术领域
本发明涉及半导体技术领域,具体涉及一种适用于高频应用的耐高压GaN HEMT及制备方法。
背景技术
氮化镓(GaN)因具有宽带隙、耐高温、大击穿电压的特点,成为新兴的第三代半导体研究材料。AlGaN/GaN异质结构由于自发极化和压电极化,在AlGaN与GaN界面电离产生高浓度和高电子迁移率的二维电子气(2DEG),使其在电力电子器件和射频器件中备受关注。氮化镓高电子迁移率晶体管GaN HEMT(HighElectron Mobility Transistors)作为宽禁带功率半导体器件的代表,器件在高频功率应用方面有巨大的潜力。GaN材料相比于Si和SiC具有更高的电子迁移率、饱和电子速度和击穿电场。由于材料上的优势,GaN功率器件可以实现更小的导通电阻和栅极电荷(意味着更优秀的传导和开关性能)。因此GaN功率器件更适合于高频应用场合,对提升变换器的效率和功率密度非常有利。目前GaN功率器件主要应用于电源适配器、车载充电、数据中心等领域。
目前限制GaN HEMT耐压能力提升的主要因素是栅极边缘的电场集中现象,在AlGaN/GaN HEMT 处于截止状态下,主要通过其沟道的耗尽区来承担源漏之间的高电压,在高电压的作用下,耗尽区会向漏电极方向扩展,对应的势垒层中会不断产生正极化电荷,这些正极化电荷会不断发出的电力线并集中指向栅电极边缘,在沟道中的栅极对应位置形成电场峰值。这个电场峰值很容易在较低的源漏电压时就超过了GaN 材料的临界击穿电场,将AlGaN/GaN HEMT 击穿。现有技术中,通常采用在栅极和漏极之间引入金属场板的技术来调整栅极沟道电场的分布,使得栅极附近的电场更加平滑,避免栅极附近出现电场集中。虽然金属场板可以抑制栅极边缘的电场集中,但是氮化镓器件的频率特性会因为金属场板引入而下降,而且金属场板的引入会导致氮化镓器件的寄生电容大大增加,氮化镓器件的开启、关断所花费的时间也因寄生电容的增大而增加,金属场板的引入导致了GaN HEMT频率特性下降、功耗增加的缺陷,很大程度上限制了GaN HEMT的应用领域。
发明内容
本发明的目的是提供一种适用于高频应用的耐高压GaN HEMT及制备方法,该GaNHEMT在漏极下方的缓冲层中引入了PN纵向二极管,在GaN HEMT正向导通时,PN纵向二极管反向偏置承受了一部分电压并拉低了栅极电场尖峰,抬高了平均沟道电场。PN纵向二极管中的N型掺杂区的存在又耗尽了该区域原本存在的二维空穴气 (2DEG)进一步加强了对漏极电场的调制效果,并且反向偏置的二极管还能够减小缓冲层漏电,显著提升了GaN HEMT的电气性能。
一种适用于高频应用的耐高压GaN HEMT,包括:PN纵向二极管;
所述PN纵向二极管包括:第二P型掺杂区和第二N型掺杂区;
所述第二N型掺杂区位于漏极正下方且位于所述第二P型掺杂区和GaN层之间并与所述第二P型掺杂区、所述GaN层和缓冲层邻接;
所述第二P型掺杂区位于漏极正下方且位于所述第二N型掺杂区和衬底之间并与所述第二N型掺杂区、所述衬底和所述缓冲层邻接。
优选地,还包括:PN结型场板;
所述PN结型场板包括:第一P型掺杂区和第一N型掺杂区;
所述第一P型掺杂区位于所述第一N型掺杂区的上方并与所述第一N型掺杂区邻接;
所述第一P型掺杂区位于栅极和漏极之间并与钝化层邻接;
所述第一N型掺杂区位于栅极和漏极之间并与钝化层邻接。
优选地,所述第二P型掺杂区的掺杂浓度为3×1017cm-3
优选地,所述第二N型掺杂区的掺杂浓度为3×1019cm-3
优选地,所述PN结型场板的厚度为100-300nm。
优选地,所述PN结型场板的长度小于栅极到漏极的距离的一半。
优选地,所述第二N型掺杂区的厚度小于第二P型掺杂区的厚度;
所述第二N型掺杂区的厚度为缓冲层厚度的
优选地,还包括:源极、漏极、栅极、衬底、缓冲层、钝化层、AlGaN势垒层、GaN层和钝化层;
所述衬底位于所述缓冲层下方;
所述缓冲层位于所述GaN层下方;
所述GaN层位于所述AlGaN势垒层下方;
所述AlGaN势垒层位于所述钝化层下方;
所述源极位于所述AlGaN势垒层上方;
所述栅极位于所述AlGaN势垒层上方;
所述漏极位于所述AlGaN势垒层上方。
一种适用于高频应用的耐高压GaN HEMT制备方法,包括:
在衬底上方外延生长缓冲层;
在所述缓冲层中进行离子注入形成PN纵向二极管;
在所述缓冲层上方外延形成GaN层和AlGaN势垒层;
在所述AlGaN势垒层上方沉积形成肖特基接触的栅极;
沉积源极、漏极和钝化层。
优选地,所述在所述AlGaN势垒层上方沉积形成肖特基接触的栅极之后,还包括:
在所述AlGaN势垒层上方沉积钝化层,在所述钝化层上方沉积未掺杂的AlGaN层;
在所述未掺杂的AlGaN层中离子注入形成第一P型掺杂区和第一N型掺杂区。
本发明在栅极和漏极之间生长AlGaN势垒层,在AlGaN势垒层中掺杂形成纵向PN结型场板,采用PN结型场板代替了传统的金属场板,PN结型场板和金属场板原理相似,且PN结型场板在优化器件沟道电场的同时还能减小器件表面态形成的栅极泄漏电流,相较于金属场板提高耐压的能力更强,PN结型场板能够改变沟道的电场分布,从而抑制栅极边缘电场线集中,并且在优化HEMT器件的沟道电场的同时还能减小HEMT器件表面态形成的栅极泄漏电流,提高了GaN HEMT的可靠性,而且使用PN结型场板引入的寄生电容远远小于引入金属场板,所以GaN HEMT的频率特性和开关特性相较于金属场板结构有所提升,本发明还在漏极正下方的缓冲层中引入了纵向PN二极管的结构,纵向PN二极管既抬升了沟道平均电场又拉低了漏极边缘的电场尖峰,再次提高了GaN HEMT的耐压能力,在高压高频领域具有广阔的应用前景。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,标示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的GaN HEMT结构示意图;
图2为本发明的GaN HEMT制备流程方法示意图;
图3为本发明的GaN HEMT制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
目前限制GaN HEMT耐压能力提升的主要因素是栅极边缘的电场集中现象,导致GaN HEMT在强电场下会发生雪崩击穿,导致氮化镓器件提前崩溃,使得氮化镓器件存在可靠性问题,现有技术中,通常采用在栅极和漏极之间引入金属场板的技术来调整栅极沟道电场的分布,使得栅极附近的电场更加平滑,避免栅极附近出现电场集中。虽然金属场板可以抑制栅极边缘的电场集中,但是氮化镓器件的频率特性会因为金属场板引入而下降,而且金属场板的引入会导致氮化镓器件的寄生电容大大增加,氮化镓器件的开启、关断所花费的时间也因寄生电容的增大而增加,金属场板的引入导致了GaN HEMT频率特性下降、功耗增加的缺陷,很大程度上限制了GaN HEMT的应用领域。
本发明在栅极和漏极之间生长AlGaN势垒层,在AlGaN势垒层中掺杂形成纵向PN结型场板,采用PN结型场板代替了传统的金属场板,PN结型场板和金属场板原理相似,且PN结型场板在优化器件沟道电场的同时还能减小器件表面态形成的栅极泄漏电流,相较于金属场板提高耐压的能力更强,PN结型场板能够改变沟道的电场分布,从而抑制栅极边缘电场线集中,并且在优化HEMT器件的沟道电场的同时还能减小HEMT器件表面态形成的栅极泄漏电流,提高了GaN HEMT的可靠性,而且使用PN结型场板引入的寄生电容远远小于引入金属场板,所以GaN HEMT的频率特性和开关特性相较于金属场板结构有所提升,本发明还在漏极正下方的缓冲层中引入了纵向PN二极管的结构,纵向PN二极管既抬升了沟道平均电场又拉低了漏极边缘的电场尖峰,再次提高了GaN HEMT的耐压能力,在高压高频领域具有广阔的应用前景。
实施例1
一种适用于高频应用的耐高压GaN HEMT,参考图1,包括:PN纵向二极管;
PN纵向二极管包括:第二P型掺杂区和第二N型掺杂区;
半导体材料有两种类型;本征和外在半导体。本征半导体是一种纯半导体,即未掺杂的半导体,本征半导体其中空穴和电子在室温下数量相等。而在外在半导体中,通过添加杂质离子以增加空穴数或电子数。这些杂质是三价元素(硼、铟、铝)或五价元素(磷、砷、锑)。
在本征半导体硅或碳化硅中添加三价杂质离子,则本征半导体内部会存在更多的空穴,并且是正电荷。因此,该半导体层称为P型层。在本征半导体硅或碳化硅中添加五价杂质离子,则本征半导体内部存在更多的电子,因此,该半导体层称为N型层。
PN二极管是通过将N型和P型半导体连接在一起而形成的。该器件是P型和N型半导体材料的组合,因此也称为PN结二极管,在P型和N型层之间形成的结点,称为 PN 结,PN二极管有两个端子,一个端子取自P型层,称为阳极,第二个端子取自N型材料,称为阴极。在PN二极管的N型区域,电子是多数电荷载流子,空穴是少数电荷载流子。在P型区域,空穴是多数电荷载流子,电子是负电荷载流子。由于浓度差异,大多数电荷载流子扩散并与相反的电荷重新结合。它产生正离子或负离子。这些粒子在结处收集。这个区域为耗尽区。当PN二极管的阳极端子与负极端子连接,阴极与电池的正极端子连接时,PN二极管被称为反向偏置连接。当阳极端子与正极端子连接并且阴极与电池的负极端子连接时,PN二极管被称为正向偏置连接。
当GaN HEMT正常工作时,PN二极管以反向偏置方式连接,耗尽区的宽度很大,只有非常少量的电流流过PN二极管,PN二极管承受了来自漏极的一部分电压,并能够拉低栅极边缘的电场尖峰,从而抬高了平均沟道电场,提升了GaN HEMT的耐压性能。
第二N型掺杂区位于漏极正下方且位于第二P型掺杂区和GaN层之间并与第二P型掺杂区、GaN层和缓冲层邻接;
第二P型掺杂区位于漏极正下方且位于第二N型掺杂区和衬底之间并与第二N型掺杂区、衬底和缓冲层邻接。
半导体二极管有两层,一层由P型半导体层(第二P型掺杂区)制成,第二层由N型半导体层(第二N型掺杂区)制成。本发明将第二P型掺杂区放在衬底和第二N型掺杂区之间,将第二N型掺杂区放在GaN层和第二P型掺杂区之间,能够保证当GaN HEMT正常工作时,PN结二极管处于反偏状态,并且将第二N型掺杂区和第二P型掺杂区都放在漏极的正下方,从而保证了PN纵向二极管能够承受来自漏极的电压,提高了GaN HEMT的耐压能力。
优选地,还包括:PN结型场板;
对于普通GaN HEMT而言,当在漏极施加电压时,在栅极和漏极之间的沟道2DEG不能完全耗尽,使得在栅极边缘靠近漏极端存在电场集中的现象。电场集中会使得在施加较低的漏极电压时器件出现提前击穿并产生漏电沟道,造成缓冲层泄漏,这样就不能充分发挥出GaN材料的优势,使得氮化镓基异质结高电子迁移率晶体管在高压方面的应用受到限制。为了充分发挥GaN材料的高临界击穿电场特性,科研人员提出了诸多提升器件耐压能力的技术措施,其中具有代表性的措施主要包括:场板技术(如栅极场板、源极场板、漏极场板),场板的引入可以有效降低栅极边缘处的电场尖峰,扩展栅极和漏极之间的沟道2DEG耗尽区域,使栅漏之间的电场分布更加均匀,从而提高耐压。但是场板和沟道间形成了附加电容,会使得器件的频率特性和开关特性退化。
针对上述技术问题,本发明通过引入结型场板结构,降低栅极边缘的电场尖峰,调制沟道电场使其分布更加均匀,同时降低缓冲层的泄漏电流,提高击穿电压。本发明的目的是克服GaN HEMT耐压能力不足、无法充分发挥GaN材料高临界击穿电场和高电子饱和迁移率的问题。
PN结型场板包括:第一P型掺杂区和第一N型掺杂区;
第一P型掺杂区位于第一N型掺杂区的上方并与第一N型掺杂区邻接;
第一N型掺杂区要在第一P型掺杂区的下方才能够使得耗尽区在GaN HEMT工作在截止态时有一部分延伸至栅极下方的沟道中,对该处集中的电场产生抑制,PN 结型场板的右侧边缘也会产生新的较小的电场峰值,同时由于PN 结耗尽区的扩展,在两个电场峰值之间的沟道电场相较于金属场板结构拉升的更快,因此当场板长度相同的情况下,PN 结型场板结构的击穿电压相较于金属场板结构得到更有效的提升。
第一P型掺杂区的浓度需大于第一N型掺杂区的浓度,因为PN结中的空间电荷区扩展主要朝着低浓度掺杂区域扩展,为了使PN结的耗尽区对沟道电场的调制起作用,需要保持第一N型掺杂区的掺杂浓度低于第一P型掺杂区的掺杂浓度。
第一P型掺杂区位于栅极和漏极之间并与钝化层邻接;
第一N型掺杂区位于栅极和漏极之间并与钝化层邻接。
本发明在栅极和漏极之间的AlGaN势垒层上方形成纵向的PN结作为耐压结构调制器件的表面电场,优化横向的电场分布,达到了提升击穿电压的目的。一方面,在栅极处于阻断状态时纵向的PN结型场板会辅助耗尽器件沟道的二维电子气,承受一部分漏极电压,减小栅极边缘漏极侧所承受的电压,减小该处峰值电场。在正向导通状态时,PN结耗尽区可以避免栅极产生过大的泄漏电流,保证器件的正向导通电流能力。同时,与常规金属场板相比本发明的PN结型场板不会引入附加的寄生电容,保证了器件的工作频率和开关速度,在提升击穿电压的同时提高了器件的可靠性。
优选地,第二P型掺杂区的掺杂浓度为3×1017cm-3
优选地,第二N型掺杂区的掺杂浓度为3×1019cm-3
本发明通过在漏极下方设置PN纵向二极管通过改善沟道的电场分布,从而提高了GaN HEMT的耐压性能,GaN HEMT器件耐压时PN纵向二极管反向偏置承受了一部分电压并拉低了栅极电场尖峰,抬高了平均沟道电场。PN纵向二极管中的N型掺杂区能够耗尽了该区域原本存在的二维空穴气 (2DEG)进一步加强了对电场的调制效果。同时减小了缓冲层漏电,作为一个优选地实施例,本发明将第二P型掺杂区的掺杂浓度设置为3×1017cm-3,第二N型掺杂区的掺杂浓度设置为3×1019cm-3
优选地,PN结型场板的厚度为100-300nm。
PN结型场板的厚度影响了PN结型场板对沟道电场的调制能力,PN结型场板对沟道电场的调制能力随对沟道电场的厚度提升而提升,但是当PN结型场板的厚度到达一定程度后,对沟道电场的调制能力的改善提升很小,作为一个优选地实施例,本发明将PN结型场板的厚度设置为200nm。
优选地,PN结型场板的长度小于栅极到漏极的距离的一半。
PN结型场板的长度影响了PN结型场板对沟道电场的调制能力,PN结型场板对沟道电场的调制能力随对沟道电场的长度提升而提升,但是当PN结型场板的长度到达一定程度后,对沟道电场的调制能力的改善提升很小,作为一个优选地实施例,本发明将PN结型场板的长度设置为栅极到漏极的距离LGD
优选地,第二N型掺杂区的厚度小于第二P型掺杂区的厚度;
第二N型掺杂区的厚度为缓冲层厚度的
第二N型掺杂区的厚度需要小于第二P型掺杂区的厚度才能够使得耗尽区向沟道的方向扩展,从而达到改善沟道电场的目的,作为一个优选地实施例,本发明将第二N型掺杂区的厚度设置为缓冲层厚度的,第二N型掺杂区的厚度设置为缓冲层厚度的/>
优选地,还包括:源极、漏极、栅极、衬底、缓冲层、钝化层、AlGaN势垒层、GaN层和钝化层;
衬底位于缓冲层下方;
衬底是用于支撑晶体生成的材料,衬底在发挥着机械支撑的作用。在本发明中,衬底由碳化硅材料制成,其机械强度和稳定性可以有效地支撑晶体生长过程中的各种应力和扭曲。这对于保证晶体生长的均匀性和完整性至关重要。此外,衬底还能防止晶体生长过程中的杂质和缺陷。其次,衬底在GaN HEMT的电性能上起着重要作用。在制备GaN HEMT时,衬底的电性能决定了器件的性能和稳定性。例如,衬底的电导率直接影响电流传输的效率和速度。此外,衬底的电子亲和能和禁带宽度对于调节GaN HEMT的阈值电压和电子迁移率也至关重要。
缓冲层位于GaN层下方;
GaN材料是GaN HEMT器件的关键材料,具有宽禁带、高电子迁移率和高饱和漂移速度等优点。然而,由于GaN与标准衬底材料之间晶格不匹配,会导致晶体缺陷和高密度点阵错位,影响器件性能。为了解决这一问题,需要在衬底和GaN材料之间引入缓冲层。缓冲层的主要作用是缓解晶格不匹配引起的应力,降低缺陷密度,提高薄膜质量。常用的缓冲层材料有AlN、GaN、AlGaN等。实验证明,AlGaN缓冲层可以有效改善GaN HEMT器件的电学性能,提高迁移率。AlGaN缓冲层的生长过程中,可以通过控制生长温度、厚度和流量等参数,优化晶体质量,减少缺陷。
GaN层位于AlGaN势垒层下方;
AlGaN势垒层位于钝化层下方;
二维电子气存在于AlGaN势垒层与GaN层异质结的界面,一般先外延生长N型GaN缓冲层,后外延生长的P型AlGaN势垒层,形成AlGaN/GaN异质结。由于AlGaN材料具有比GaN材料更宽的带隙,在到达平衡时,异质结界面交界处能带发生弯曲,造成导带和价带的不连续,在异质结界面形成一个三角形的势阱。在GaN一侧,导带底已经低于费米能级,所以会有大量的电子积聚在三角形势阱中。同时宽带隙AlGaN一侧的高势垒,使得电子很难逾越至势阱外,电子被限制横向运动于界面的薄层中,这个薄层被称之为二维电子气(2DEG)。
源极位于AlGaN势垒层上方;
栅极位于AlGaN势垒层上方;
通过调节外加栅极电压(相对于源极),可以调控沟道中的二维电子气(2DEG)密度,从而实现栅极电压和漏极电压对漏极电流(输出电流)的控制。
漏极位于AlGaN势垒层上方。
GaN基异质结场效应晶体管(GaN HEMT)利用在AlGaN/GaN异质结沟道中形成的高浓度和高电子迁移率2DEG工作。目前常见的GaN HEMT为横向器件,其结构主要包括自下而上依次生长的衬底、GaN缓冲层、氮化镓沟道层(GaN层)、AlGaN势垒层以及分别设置在AlGaN势垒层上表面的源极、栅极、漏极,源极和漏极均与AlGaN势垒层形成欧姆接触;栅极与AlGaN势垒层形成肖特基接触;源极与漏极之间的AlGaN势垒层表面生长有钝化层。
实施例2
一种适用于高频应用的耐高压GaN HEMT制备方法,参考图2,图3,包括:
S100,在衬底上方外延生长缓冲层;
在本发明中,衬底的材料包括:Si、 SiC、GaN、QST、蓝宝石等,在衬底上方依次外延生长出缓冲层、GaN层和AlGaN势垒层。外延工艺指在衬底上生长完全排列有序的单晶体层的工艺,外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造,如集成电路工业的外延硅片。根据生长源物相状态的不同,外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中,常用的外延方式是固相外延和气相外延。
固相外延,是指固体源在衬底上生长一层单晶层,如离子注入后的热退火实际上就是一种固相外延过程。离子注入加工时,硅片的硅原子受到高能注入离子的轰击,脱离原有晶格位置,发生非晶化,形成一层表面非晶硅层;再经过高温热退火,非晶原子重新回到晶格位置,并与衬底内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长(CVE)、分子束外延(MBD)、原子层外延(ALE)等。在本发明实施例中,采用的是化学气相外延 (CVE)来形成N-漂移层。化学气相外延与化学气相沉积(CVD)的原理基本相同,都是利用气体混合后在晶片表面发生化学反应,沉积薄膜的工艺;不同的是,因为化学气相外延生长的是单晶层,所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中,CVE 还能够用于外延硅片工艺和 MOS 晶体管嵌入式源漏外延工艺。外延硅片工艺是在硅片表面外延一层单晶硅,与原来的硅衬底相比,外延硅层的纯度更高,晶格缺陷更少,从而提高了半导体制造的成品率。另外,硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计,这给器件的设计带来了灵活性,如可以用于减小衬底电阻,增强衬底隔离等。 嵌入式源漏外延工艺是指在晶体管的源漏区域外延生长掺杂的锗硅或硅的工艺。引入嵌入式源漏外延工艺的主要优点包括:可以生长因晶格适配而包含应力的赝晶层,提升沟道载流子迁移率;可以原位掺杂源漏,降低源漏结寄生电阻,减少高能离子注入的缺陷。
S200,在缓冲层中进行离子注入形成PN纵向二极管;
本发明采用离子注入的方式在缓冲层中形成PN纵向二极管。离子注入就是在真空中发射一束离子束射向固体材料,离子束射到固体材料以后,受到固体材料的抵抗而速度慢慢减低下来,并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标,从而改变靶标的物理,化学或电学性质。离子注入常被用于半导体器件的制造,金属表面处理以及材料科学研究中。如果离子停止并保留在靶中,则离子会改变靶的元素组成(如果离子与靶的组成不同)。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备,用于产生离子种类。该源与偏置电极紧密耦合,以将离子提取到束线中,并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。质量选择伴随着所提取的离子束通过磁场区域,其出口路径受阻塞孔或狭缝的限制,这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径,并且在目标表面上均匀分布注入剂量,则可以使用束扫描和晶圆运动的某种组合。最后,将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合,以便可以连续方式测量所输送的剂量,并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时,每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴,为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S300,在缓冲层上方外延形成GaN层和AlGaN势垒层;
S400,在AlGaN势垒层上方沉积形成肖特基接触的栅极;
金属与半导体的接触面分为肖特基接触和欧姆接触两种类型。欧姆接触是当半导体掺杂浓度很高时,掺杂浓度高的半导体与金属接触时,形成低势垒层,电子可借隧道效应穿过势垒,从而形成低阻值的欧姆接触,欧姆接触的特点是接触面的电流-电压特性是线性的,并且接触电阻相对于半导体的体电阻可以忽略不计,当有电流通过时产生的电压降比器件上的电压降要小。当在肖特基势垒两端加上正向偏压(阳极金属接电源正极,N型基片接电源负极)时,肖特基势垒层变窄,其内阻变小;反之,若在肖特基势垒两端加上反向偏压时,肖特基势垒层则变宽,其内阻变大。如果金属是与P型半导体接触的话,则金属的功函数大于P型半导体的功函数时,会形成欧姆接触,当金属的功函数小于P型半导体的功函数时,会形成肖特基接触。
S500,沉积源极、漏极和钝化层。
金属电极沉积工艺分为化学气相沉积(CVD)和物理气相沉积(PVD)。CVD是指通过化学方法在晶圆表面沉积涂层的方法,一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质(A),则先向沉积设备输入可生成物质(A)的两种气体(B和C),然后给气体施加能量,促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类:真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有:真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积(CVD)和物理气相沉积(PVD)都可以作为沉积金属电极的技术手段。在本发明实施例中,采用化学气相沉积方法沉积金属电极,化学气相沉积过程分为三个阶段:反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。
优选地,S400,在AlGaN势垒层上方沉积形成肖特基接触的栅极之后,还包括:
S410,在AlGaN势垒层上方沉积钝化层,在钝化层上方沉积未掺杂的AlGaN层;
S420,在未掺杂的AlGaN层中离子注入形成第一P型掺杂区和第一N型掺杂区。
PN结型场板形成之前需要先沉积钝化层,然后在钝化层上方沉积未掺杂的AlGaN层,再在未掺杂的AlGaN层中进行P、N离子注入形成PN结型场板,最后再回填钝化层完成GaNHEMT的制备,也可以在钝化层沉积之后蚀刻沟槽,在沟槽中制备PN结型场板,PN结型场板制备完成后无需回填钝化层即可完成GaN HEMT的制备。
本发明在栅极和漏极之间生长AlGaN势垒层,在AlGaN势垒层中掺杂形成纵向PN结型场板,采用PN结型场板代替了传统的金属场板,PN结型场板和金属场板原理相似,且PN结型场板在优化器件沟道电场的同时还能减小器件表面态形成的栅极泄漏电流,相较于金属场板提高耐压的能力更强,PN结型场板能够改变沟道的电场分布,从而抑制栅极边缘电场线集中,并且在优化HEMT器件的沟道电场的同时还能减小HEMT器件表面态形成的栅极泄漏电流,提高了GaN HEMT的可靠性,而且使用PN结型场板引入的寄生电容远远小于引入金属场板,所以GaN HEMT的频率特性和开关特性相较于金属场板结构有所提升,本发明还在漏极正下方的缓冲层中引入了纵向PN二极管的结构,纵向PN二极管既抬升了沟道平均电场又拉低了漏极边缘的电场尖峰,再次提高了GaN HEMT的耐压能力,在高压高频领域具有广阔的应用前景。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种适用于高频应用的耐高压GaN HEMT,其特征在于,包括:PN纵向二极管;
所述PN纵向二极管包括:第二P型掺杂区和第二N型掺杂区;
所述第二N型掺杂区位于漏极正下方且位于所述第二P型掺杂区和GaN层之间并与所述第二P型掺杂区、所述GaN层和缓冲层邻接;
所述第二P型掺杂区位于漏极正下方且位于所述第二N型掺杂区和衬底之间并与所述第二N型掺杂区、所述衬底和所述缓冲层邻接。
2.根据权利要求1所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,还包括:PN结型场板;
所述PN结型场板包括:第一P型掺杂区和第一N型掺杂区;
所述第一P型掺杂区位于所述第一N型掺杂区的上方并与所述第一N型掺杂区邻接;
所述第一P型掺杂区位于栅极和漏极之间并与钝化层邻接;
所述第一N型掺杂区位于栅极和漏极之间并与钝化层邻接。
3.根据权利要求1所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,所述第二P型掺杂区的掺杂浓度为3×1017cm-3
4.根据权利要求1所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,所述第二N型掺杂区的掺杂浓度为3×1019cm-3
5.根据权利要求2所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,所述PN结型场板的厚度为100-300nm。
6.根据权利要求2所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,所述PN结型场板的长度小于栅极到漏极的距离的一半。
7.根据权利要求1所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,所述第二N型掺杂区的厚度小于第二P型掺杂区的厚度;
所述第二N型掺杂区的厚度为缓冲层厚度的
8.根据权利要求1所述的一种适用于高频应用的耐高压GaN HEMT,其特征在于,还包括:源极、漏极、栅极、衬底、缓冲层、钝化层、AlGaN势垒层、GaN层和钝化层;
所述衬底位于所述缓冲层下方;
所述缓冲层位于所述GaN层下方;
所述GaN层位于所述AlGaN势垒层下方;
所述AlGaN势垒层位于所述钝化层下方;
所述源极位于所述AlGaN势垒层上方;
所述栅极位于所述AlGaN势垒层上方;
所述漏极位于所述AlGaN势垒层上方。
9.一种适用于高频应用的耐高压GaN HEMT制备方法,其特征在于,包括:
在衬底上方外延生长缓冲层;
在所述缓冲层中进行离子注入形成PN纵向二极管;
在所述缓冲层上方外延形成GaN层和AlGaN势垒层;
在所述AlGaN势垒层上方沉积形成肖特基接触的栅极;
沉积源极、漏极和钝化层。
10.根据权利要求9所述的一种适用于高频应用的耐高压GaN HEMT制备方法,其特征在于,所述在所述AlGaN势垒层上方沉积形成肖特基接触的栅极之后,还包括:
在所述AlGaN势垒层上方沉积钝化层,在所述钝化层上方沉积未掺杂的AlGaN层;
在所述未掺杂的AlGaN层中离子注入形成第一P型掺杂区和第一N型掺杂区。
CN202410177837.7A 2024-02-08 2024-02-08 一种适用于高频应用的耐高压GaN HEMT及制备方法 Pending CN117727756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410177837.7A CN117727756A (zh) 2024-02-08 2024-02-08 一种适用于高频应用的耐高压GaN HEMT及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410177837.7A CN117727756A (zh) 2024-02-08 2024-02-08 一种适用于高频应用的耐高压GaN HEMT及制备方法

Publications (1)

Publication Number Publication Date
CN117727756A true CN117727756A (zh) 2024-03-19

Family

ID=90209230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410177837.7A Pending CN117727756A (zh) 2024-02-08 2024-02-08 一种适用于高频应用的耐高压GaN HEMT及制备方法

Country Status (1)

Country Link
CN (1) CN117727756A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN103579327A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
RU2534002C1 (ru) * 2013-06-18 2014-11-27 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Высоковольтный нитрид-галлиевый транзистор с высокой подвижностью электронов
CN106463532A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
CN106920844A (zh) * 2017-03-09 2017-07-04 电子科技大学 一种具有n型浮空埋层的resurf hemt器件
CN111739934A (zh) * 2020-07-31 2020-10-02 电子科技大学 一种具有结型场板的氮化镓高电子迁移率晶体管
CN116247094A (zh) * 2023-03-07 2023-06-09 复旦大学 具有抑制衬底漏电结构的GaN HEMT器件与制作方法
CN116247096A (zh) * 2023-03-07 2023-06-09 复旦大学 一种抗反向导通电流的凹栅增强型GaN HEMT及制作方法
US11848376B1 (en) * 2023-06-01 2023-12-19 Hiper Semiconductor Inc. High electron mobility transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579327A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
RU2534002C1 (ru) * 2013-06-18 2014-11-27 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Высоковольтный нитрид-галлиевый транзистор с высокой подвижностью электронов
CN106463532A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于高电压场效应晶体管的扩展漏极结构
CN106920844A (zh) * 2017-03-09 2017-07-04 电子科技大学 一种具有n型浮空埋层的resurf hemt器件
CN111739934A (zh) * 2020-07-31 2020-10-02 电子科技大学 一种具有结型场板的氮化镓高电子迁移率晶体管
CN116247094A (zh) * 2023-03-07 2023-06-09 复旦大学 具有抑制衬底漏电结构的GaN HEMT器件与制作方法
CN116247096A (zh) * 2023-03-07 2023-06-09 复旦大学 一种抗反向导通电流的凹栅增强型GaN HEMT及制作方法
US11848376B1 (en) * 2023-06-01 2023-12-19 Hiper Semiconductor Inc. High electron mobility transistor

Similar Documents

Publication Publication Date Title
TW202109890A (zh) 具有高耐壓能力的高電子遷移率電晶體及其製備方法
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117476773A (zh) 一种具有低漏电的ldmos及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117238964A (zh) 一种具有同型异质结续流通道的超结SiC MOS及制备方法
CN116779685A (zh) 一种具备sj sbd的sj vdmos及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117727756A (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN210272373U (zh) 一种具有高耐压能力的高电子迁移率晶体管
CN115050830A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117476763A (zh) 一种具有低漏电的e-hemt及制备方法
CN117476758A (zh) 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法
CN117438446A (zh) 一种具有异质结的平面vdmos及制备方法
CN117438466A (zh) 一种具有双续流通道的SiC MOSFET及制备方法
CN117317007A (zh) 一种具有阶梯状CSL层的SiC UMOS及制备方法
CN117423731A (zh) 一种具有异质结的SJ SiC VDMOS及制备方法
CN117199136A (zh) 一种集成异质结二极管的SiC MOSFET及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination