CN116247094A - 具有抑制衬底漏电结构的GaN HEMT器件与制作方法 - Google Patents

具有抑制衬底漏电结构的GaN HEMT器件与制作方法 Download PDF

Info

Publication number
CN116247094A
CN116247094A CN202310211017.0A CN202310211017A CN116247094A CN 116247094 A CN116247094 A CN 116247094A CN 202310211017 A CN202310211017 A CN 202310211017A CN 116247094 A CN116247094 A CN 116247094A
Authority
CN
China
Prior art keywords
layer
doped region
gan
type doped
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310211017.0A
Other languages
English (en)
Inventor
王路宇
张鹏浩
徐敏
王强
潘茂林
黄海
黄自强
谢欣灵
徐赛生
王晨
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202310211017.0A priority Critical patent/CN116247094A/zh
Publication of CN116247094A publication Critical patent/CN116247094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种具有抑制衬底漏电结构的GaNHEMT器件，包括：衬底，以及形成于衬底上的缓冲层；第一P+型掺杂区与第一N+型掺杂区；其中，第一P+型掺杂区形成于缓冲层中；第一N+型掺杂区形成于部分第一P+型掺杂区的表层，且第一P+型掺杂区包裹第一N+型掺杂区；GaNHEMT结构；形成于缓冲层的顶端；其中，GaNHEMT结构包括栅极金属层与漏极金属层；栅极金属层与漏极金属层沿水平方向排列；其中，第一N+型掺杂区覆盖漏极金属层的下方区域，且延伸到第一掺杂区域；第一掺杂区域表征了栅极金属层与漏极金属层之间的下方区域。该方案解决了缓冲层产生漏电通道导致的器件的漏电流的加剧的问题，进而避免出现器件提前击穿现象，实现了器件性能的提高。

Description

具有抑制衬底漏电结构的GaN HEMT器件与制作方法
技术领域
本发明涉及半导体器件领域，尤其涉及具有抑制衬底漏电结构的GaN HEMT器件与制作方法。
背景技术
氮化镓(GaN)材料被称为第三代宽禁带半导体，也是新一代的功率半导体，相比前两代半导体材料具有更高的性能参数，更容易满足大功率、高温和恶劣环境应用的新要求。在电力电子应用上，AlGaN/GaN异质结构因其很强的极化效应，在界面处形成量子势阱，产生了具有高电子迁移率、高密度的二维电子气(2DEG)。功率半导体器件的主要特点就是耐压以及大电流，Si材料目前受限的原因不仅是在高频领域，另一点就是在大电压功率器件中，它的导通电阻也会比GaN等材料大，从而大大降低了功率密度和器件开关特性。GaNHEMT则在高压下显示出了较好的大电压与低电阻特性，因此在如何提高GaN HEMTs在高压下的稳定性是研究的重点问题。
在GaN HEMTs器件的缓冲层(Buffer layer)中存在晶体生长过程中产生的损伤，比如氮空位、线位错，以及非故意掺杂引入的杂质，比如氧和硅。当器件漏端(Drian)施加大电压时，缓冲层在不断增强的垂直电场影响下，电子会穿过缓冲层产生漏电通道，从而加剧了器件的漏电流，严重时会导致器件提前击穿。
因而，研发一种可以抑制衬底的漏电的新型GaN HEMT器件，成为本领域技术人员亟待要解决的技术重点。
发明内容
本发明提供一种具有抑制衬底漏电结构的GaN HEMT器件与制作方法，以解决缓冲层产生漏电通道，进而导致的器件的漏电流的加剧的问题。
根据本发明的第一方面，提供了一种具有抑制衬底漏电结构的GaN HEMT器件，包括：
衬底，以及形成于所述衬底上的缓冲层；
第一P+型掺杂区与第一N+型掺杂区；其中，所述第一P+型掺杂区形成于所述缓冲层中，且不接触所述衬底；所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；
GaN HEMT结构；形成于所述缓冲层的顶端；其中，所述GaN HEMT结构包括栅极金属层与漏极金属层；所述栅极金属层与所述漏极金属层沿水平方向排列；
其中，所述第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到第一掺杂区域；所述第一掺杂区域表征了所述栅极金属层与所述漏极金属层之间的下方区域。
可选的，所述第一P+型掺杂区中掺杂有镁离子，所述第一N+型掺杂区掺杂有硅离子。
可选的，所述第一P+型掺杂区中的掺杂浓度为1*1017～2*1017cm-3；第一N+型掺杂区的掺杂浓度为2*1018～6*1018cm-3。
可选的，所述GaN HEMT结构还包括：
沟道层与势垒层，所述沟道层与所述势垒层沿垂直方向依次形成于所述缓冲层上的；其中，所述沟道层覆盖所述第一P+型掺杂区、所述第一N+型掺杂区以及部分所述缓冲层的表面；
源极金属层与第一p-GaN层，所述源极金属层与所述漏极金属层形成于所述势垒层的表面，所述源极金属层、所述栅极金属层以及所述漏极金属层沿水平方向依次排列，所述第一p-GaN层形成于所述栅极金属层与所述势垒层之间，以暴露出部分所述势垒层；
其中，所述及第一p-GaN层中掺杂有镁离子，且镁离子被退火激活。
可选的，仅所述第一p-GaN层中包括被激光选区退火后激活的镁离子。
可选的，所述GaN HEMT结构还包括：
第二p-GaN层，所述第二p-GaN层形成于所述势垒层暴露出来的表面上；其中，所述第二p-GaN层中掺杂的镁离子未被激光退火激活。
可选的，具有抑制衬底漏电结构的GaN HEMT器件还包括：
栅极金属互连层、源极金属互连层以及漏极金属互连层；所述栅极金属互连层、所述源极金属互连层、所述漏极金属互连层分别形成于所述栅极金属层、所述源极金属层以及所述漏极金属层的顶端；
钝化层，所述钝化层填充于所述栅极金属互连层、所述源极金属互连层以及所述漏极金属互连层之间的空隙中；
栅极场板，形成于所述栅极金属层与所述漏极金属层之间的所述钝化层的顶端，且连接所述栅极金属互连层。
可选的，所述具有抑制衬底漏电结构的GaN HEMT器件还包括：
若干隔离层；所述若干隔离层形成于所述GaN HEMT结构沿水平方向的两侧，且贯穿所述第二p-GaN层、所述势垒层、所述沟道层以及部分所述缓冲层。
可选的，所述衬底的材料是Si，所述沟道层的材料是GaN，所述势垒层的材料是AlGaN，所述钝化层的材料是Al2O3，所述缓冲层的材料是AlGaN。
根据本发明的第二方面，提供了一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，用于制作本发明第一方面的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件，包括：
提供一所述衬底，并在所述衬底上形成所述缓冲层；
形成所述第一P+型掺杂区与所述第一N+型掺杂区；其中，所述第一N+型掺杂区形成于部分所述缓冲层中，且不接触所述衬底；所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；
形成所述GaN HEMT结构；所述GaN HEMT结构形成于所述缓冲层的顶端；其中，所述GaN HEMT结构包括栅极金属层与漏极金属层；所述栅极金属层与所述漏极金属层沿水平方向排列；
其中，所述第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到所述第一掺杂区域。
可选的，形成所述第一P+型掺杂区与所述第一N+型掺杂区，具体包括：
对部分所述缓冲层进行P型重掺杂，以形成所述第一P+型掺杂区；
形成第一硬掩膜层；所述第一硬掩膜层覆盖剩余部分未掺杂的所述缓冲层与部分所述第一P+型掺杂区的表面，以暴露出所述漏极金属层下方的部分所述第一P+型掺杂区；
对暴露出来的所述第一P+型掺杂区的表层进行N型重掺杂，以形成所述第一P+型掺杂区；
去除所述第一硬掩模层。
可选的，形成所述GaN HEMT结构具体包括：
形成所述沟道层、所述势垒层以及p-GaN材料层；所述沟道层、所述势垒层以及所述p-GaN材料层沿垂直方向依次堆叠于所述缓冲层表面，且覆盖所述第一P+型掺杂区与所述第一N+型掺杂区；
形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层；
形成所述栅极金属层。
可选的，形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层具体包括：
对所述p-GaN材料层的沿水平方向的两端进行刻蚀，暴露出部分所述势垒层，以形成所述第一p-GaN层；
形成所述源极金属层与所述漏极金属层；所述源极金属层与所述漏极金属层形成于暴露出来的所述势垒层表面，且所述源极金属层与所述漏极金属层依次形成于所述第一p-GaN层的沿水平方向的两侧。
可选的，形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层具体包括：仅对栅极区域的所述p-GaN材料层进行激光选区退火，以形成所述第一p-GaN层，剩余部分所述p-GaN材料层形成所述第二p-GaN层；
刻蚀源区与漏区的部分所述第二p-GaN层，以形成第一开孔与第二开孔；
在所述第一开孔中填充金属材料，以形成所述源极金属层，并在所述第二开孔中填充金属材料，以形成所述漏极金属。
可选的，对所述栅极区域的所述p-GaN材料层进行激光选区退火时，采用的激光波长为300～600nm，激光能量是300W～1200W，激光的光斑尺寸是1um～0.5mm。
可选的，形成所述沟道层、所述势垒层以及p-GaN材料层之后还包括：
形成所述若干隔离层；所述若干隔离层贯穿所述p-GaN材料层、所述势垒层、所述沟道层以及部分所述缓冲层的端部。
可选的，形成所述栅极金属层之后还包括：
形成所述栅极金属互连层、所述源极金属互连层、所述漏极金属互连层以及所述钝化层；
形成所述栅极场板。
根据本发明的第三方面，提供了一种半导体器件，利用本发明第一方面的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件。
根据本发明的第四方面，提供了一种电子设备，包括本发明第三方面所述的半导体器件。
根据本发明的第五方面，提供了一种半导体器件的制备方法，利用本发明第二方面的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件的制作方法。
根据本发明的第六方面，提供了一种电子设备的制备方法，包括本发明第五方面所述的半导体器件的制备方法。
本发明提供的技术方案，通过在缓冲层中形成第一P+型掺杂区与第一N+型掺杂区；其中，所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到第一掺杂区域，以在漏极下方的缓冲层中埋反偏PN结；通过pn结反偏隔离导电通道，抑制漏端下方的缓冲层导通，从而提高器件可靠性。可见，本发明提供的技术方案，解决了在对GaN HEMTs器件施加高压时，其中的缓冲层产生漏电通道的问题，避免了器件的漏电流的加剧，进而避免出现器件提前击穿现象，实现了器件性能的提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的器件结构示意图；
图2是本发明另一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的器件结构示意图；
图3是本发明一实施例提供的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法的流程示意图；
图4是本发明一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的制作方法制作的不同工艺阶段的器件结构示意图一；
图5是本发明一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的制作方法制作的不同工艺阶段的器件结构示意图二；
图6是本发明一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的制作方法制作的不同工艺阶段的器件结构示意图三；
图7是本发明一实施例提供的根据具有抑制衬底漏电结构的GaN HEMT器件的制作方法制作的不同工艺阶段的器件结构示意图四；
附图标记说明：
101-衬底；
102-沟道层；
103-势垒层；
104-p-GaN材料层；
105-隔离层；
106-源极金属层；
107-漏极金属层；
108-第一p-GaN层；
109-栅金属层；
110-源极金属互连层；
111-漏极金属互连层；
112-栅极场板；
113-钝化层；
114-第一N+型掺杂区；
115-第一P+型掺杂区；
116-缓冲层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
氮化镓(GaN)材料被称为第三代宽禁带半导体，也是新一代的功率半导体，相比前两代半导体材料具有更高的性能参数，更容易满足大功率、高温和恶劣环境应用的新要求。在电力电子应用上，AlGaN/GaN异质结构因其很强的极化效应，在界面处形成量子势阱，产生了具有高电子迁移率、高密度的二维电子气(2DEG)。功率半导体器件的主要特点就是耐压以及大电流，Si材料目前受限的原因不仅是在高频领域，另一点就是在大电压功率器件中，它的导通电阻也会比GaN等材料大，从而大大降低了功率密度和器件开关特性。GaNHEMTs则在高压下显示出了较好的大电压与低电阻特性，因此在如何提高GaN HEMTs在高压下的稳定性是研究的重点问题。
在GaN HEMTs器件的缓冲层(Buffer layer)中存在晶体生长过程中产生的损伤，比如氮空位、线位错，以及非故意掺杂引入的杂质，比如氧和硅。当器件漏端(Drian)施加大电压时，缓冲层在不断增强的垂直电场影响下，电子会穿过缓冲层产生漏电通道，从而加剧了器件的漏电流，严重时会导致器件提前击穿。
有鉴于此，本申请的发明人通过在漏极下方的缓冲层中埋反偏PN结，通过pn结反偏隔离导电通道，抑制漏端下方的缓冲层导通，从而提高器件可靠性。
可见，本发明提供的技术方案，解决了GaN HEMTs功率器件中缓冲层产生漏电通道的问题，避免了器件的漏电流的加剧，进而避免出现器件提前击穿现象。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1-图7，根据本发明的一实施例，提供了一种具有抑制衬底漏电结构的GaN HEMT器件，如图1或图2所示，包括：
衬底101，以及形成于所述衬底101上的缓冲层116；
第一P+型掺杂区115与第一N+型掺杂区114；其中，所述第一P+型掺杂区115形成于所述缓冲层116中，且不接触所述衬底101；所述第一N+型掺杂区114形成于部分所述第一P+型掺杂区115的表层，且所述第一P+型掺杂区115包裹所述第一N+型掺杂区114；
GaN HEMT结构；形成于所述缓冲层116的顶端；其中，所述GaN HEMT结构包括栅极金属层109与漏极金属层107；所述栅极金属层109与所述漏极金属层107沿水平方向排列；
其中，所述第一N+型掺杂区114覆盖所述漏极金属层107的下方区域，且延伸到第一掺杂区域；所述第一掺杂区域表征了所述栅极金属层109与所述漏极金属层107之间的下方区域。
其中，由于缓冲层116的外延质量问题，使得GaN HEMT功率器件中，缓冲层116在不断增强的垂直电场影响下，电子会穿过缓冲层116产生漏电通道，从而加剧了器件的漏电流，严重时会导致器件提前击穿；因而，在缓冲层116中设置第一P+型掺杂区115与第一N+型掺杂区114，以形成反向PN结，从而隔离漏电通道。其中，图1中箭头表示，未设置第一P+型掺杂区115与第一N+型掺杂区114时，缓冲层116中产生的漏电通道，应当知道的是，为了方便表示现有技术的器件中存在的漏电通道，因而通过箭头在图1中表示，图1中的器件本身并不存在漏电通道。
本发明提供的技术方案，通过在缓冲层中形成第一P+型掺杂区与第一N+型掺杂区；其中，所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到第一掺杂区域，以在漏极下方的缓冲层中埋反偏PN结；通过PN结反偏隔离导电通道，抑制漏端下方的缓冲层导通，从而提高器件可靠性。
可见，本发明提供的技术方案，解决了GaN HEMTs功率器件中缓冲层116产生漏电通道的问题，避免了器件的漏电流的加剧，进而避免出现器件提前击穿现象，实现了器件性能的提高。
一种实施例中，所述第一P+型掺杂区115中掺杂有镁离子，所述第一N+型掺杂区114掺杂有硅离子。
一种实施例中，所述第一P+型掺杂区115中的掺杂浓度为
1*1017～2*1017cm-3；第一N+型掺杂区114的掺杂浓度为2*1018～6*1018cm-3。
一种实施例中，所述GaN HEMT结构还包括：
沟道层102与势垒层103，所述沟道层102与所述势垒层103沿垂直方向依次形成于所述缓冲层116上的；其中，所述沟道层102覆盖所述第一P+型掺杂区115、所述第一N+型掺杂区114以及部分所述缓冲层116的表面；
源极金属层106与第一p-GaN层108，所述源极金属层106与所述漏极金属层107形成于所述势垒层103的表面，所述源极金属层106、所述栅极金属层109以及所述漏极金属层107沿水平方向依次排列，所述第一p-GaN层108形成于所述栅极金属层109与所述势垒层103之间，以暴露出部分所述势垒层103；
其中，所述及第一p-GaN层108中掺杂有镁离子，且镁离子被退火激活。
一种优选的实施例中，仅所述第一p-GaN层108中包括被激光选区退火后激活的镁离子。
一种实施例中，所述GaN HEMT结构还包括：
第二p-GaN层，所述第二p-GaN层形成于所述势垒层103暴露出来的表面上；其中，所述第二p-GaN层中掺杂的镁离子未被激光退火激活。
通过仅第一p-GaN层108进行激光选区退火，相比于现有的高温退火的方式，本发明提供的技术方案，通过激光选区退火的方式，避免了p-GaN材料层104的刻蚀步骤，解决了刻蚀损伤的问题；避免了刻蚀对漂移区带来的损伤，同时也避免了导致器件退化，如图1所示。
进一步地，本发明提供的选区激光退火的方式，解决了热退火过程中镁离子扩散的问题，避免了镁离子扩散到势垒层103导致的AlGaN/GaN异质结退化，进而避免了器件导通电阻增大。
另一种实施例中，第一p-GaN层108通过用高温退火的方式形成，保留栅下p-GaN材料层104，非栅下p-GaN材料层104被刻蚀掉，如图2所示。
一种实施例中，具有抑制衬底漏电结构的GaN HEMT器件还包括：
栅极金属互连层、源极金属互连层110以及漏极金属互连层111；所述栅极金属互连层、所述源极金属互连层110、所述漏极金属互连层111分别形成于所述栅极金属层109、所述源极金属层106以及所述漏极金属层107的顶端；
钝化层113，所述钝化层113填充于所述栅极金属互连层、所述源极金属互连层110以及所述漏极金属互连层111之间的空隙中；
栅极场板112，形成于所述栅极金属层109与所述漏极金属层107之间的所述钝化层113的顶端，且连接所述栅极金属互连层。
一种实施例中，所述具有抑制衬底漏电结构的GaN HEMT器件还包括：
若干隔离层105；当采用激光选取退火的方式形成所述第一p-GaN层108时，所述若干隔离层105形成于所述GaN HEMT结构沿水平方向的两侧，且贯穿所述第二p-GaN层、所述势垒层103、所述沟道层102以及部分所述缓冲层116。
一种实施例中，所述衬底101的材料是Si，所述沟道层102的材料是GaN，所述势垒层103的材料是AlGaN，所述钝化层113的材料是Al2O3，所述缓冲层116的材料是AlGaN。当然前述几个结构层也可以是其他的材料构成，本发明并不以此为限，任何相应的结构层的材料的实现形式均在本发明的保护范围内。其中，缓冲层116是组分渐变结构或超晶格结构。也可以是其他的结构，本发明并不以此为限，任何缓冲层116结构的实现形式均在本发明的保护范围内。
根据本发明的另一实施例，还提供了一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，制作方法的流程示意图如图3所示，用于制作本发明前述实施例的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件，包括：
S11：提供一所述衬底101，并在所述衬底101上形成所述缓冲层116；
S12：形成所述第一P+型掺杂区115与所述第一N+型掺杂区114；其中，所述第一N+型掺杂区114形成于部分所述缓冲层116中，且不接触所述衬底101；所述第一N+型掺杂区114形成于部分所述第一P+型掺杂区115的表层，且所述第一P+型掺杂区115包裹所述第一N+型掺杂区114；
S13：形成所述GaN HEMT结构；所述GaN HEMT结构形成于所述缓冲层116的顶端；其中，所述GaN HEMT结构包括栅极金属层109与漏极金属层107；所述栅极金属层109与所述漏极金属层107沿水平方向排列；
其中，所述第一N+型掺杂区114覆盖所述漏极金属层107的下方区域，且延伸到所述第一掺杂区域。
本发明提供的技术方案，通过在缓冲层中形成第一P+型掺杂区与第一N+型掺杂区，以在漏极下方的缓冲层中埋反偏PN结；通过pn结反偏隔离导电通道，抑制漏端下方的缓冲层导通，从而提高器件可靠性。可见，本发明提供的技术方案，解决了GaN HEMTs功率器件中缓冲层产生漏电通道的问题，避免了器件的漏电流的加剧，进而避免出现器件提前击穿现象，实现了器件性能的提高。
一种实施例中，步骤S12，形成所述第一P+型掺杂区115与所述第一N+型掺杂区114，如图4所示，具体包括：步骤S121-S124：
S121：对部分所述缓冲层116进行P型重掺杂，以形成所述第一P+型掺杂区115；
S122：形成第一硬掩膜层；所述第一硬掩膜层覆盖剩余部分未掺杂的所述缓冲层116与部分所述第一P+型掺杂区115的表面，以暴露出所述漏极金属层107下方的部分所述第一P+型掺杂区115；
S123：对暴露出来的所述第一P+型掺杂区115的表层进行N型重掺杂，以形成所述第一P+型掺杂区115；
S124：去除所述第一硬掩模层；
其中，分别对缓冲层116进行P型重掺杂和N型重掺杂之后，均需对缓冲层116中掺杂的离子进行激活处理。
一种实施例中，步骤S13，形成所述GaN HEMT结构具体包括：步骤S131-S133：
S131：形成所述沟道层102、所述势垒层103以及p-GaN材料层104；所述沟道层102、所述势垒层103以及所述p-GaN材料层104沿垂直方向依次堆叠于所述缓冲层116表面，且覆盖所述第一P+型掺杂区115与所述第一N+型掺杂区114，如图5所示；
一种实施例中，步骤S131，形成所述沟道层102、所述势垒层103以及p-GaN材料层104之后还包括：
形成所述若干隔离层105；所述若干隔离层105贯穿所述p-GaN材料层104、所述势垒层103、所述沟道层102以及部分所述缓冲层116的端部，如图6所示。
S132：形成所述第一p-GaN层108、所述源极金属层106以及所述漏极金属层107；
一种实施例中，当采用高温退火方式形成第一p-GaN层108时，步骤S132，形成所述第一p-GaN层108、所述源极金属层106以及所述漏极金属层107具体包括：步骤S1321-S1322(图中未示出)：
步骤S1321：对所述p-GaN材料层104的沿水平方向的两端进行刻蚀(即对非栅下位置的p-GaN材料层104进行刻蚀)，暴露出部分所述势垒层103，以形成所述第一p-GaN层108；
步骤S1322：形成所述源极金属层106与所述漏极金属层107；所述源极金属层106与所述漏极金属层107形成于暴露出来的所述势垒层103表面，且所述源极金属层106与所述漏极金属层107依次形成于所述第一p-GaN层108的沿水平方向的两侧。
另一种实施例中，当使用激光选取退火方式形成第一p-GaN层108时，步骤S132，形成所述第一p-GaN层108、所述源极金属层106以及所述漏极金属层107具体包括：
S1321：仅对栅极区域的所述p-GaN材料层104进行激光选区退火，以形成所述第一p-GaN层108，剩余部分所述p-GaN材料层104形成所述第二p-GaN层；
S1322：刻蚀源区与漏区的部分所述第二p-GaN层，以形成第一开孔与第二开孔；
S1323：在所述第一开孔中填充金属材料，以形成所述源极金属层106，并在所述第二开孔中填充金属材料，以形成所述漏极金属，如图7所示。
一种实施例中，对所述栅极区域的所述p-GaN材料层104进行激光选区退火时，采用的激光波长为300～600nm，激光能量是300W～1200W，激光的光斑尺寸是1um～0.5mm。
激光退火装置包括：激光功率控制器，作用是控制并调整激光功率；激光器，负责发射原始激光光束，其中，光束的能量分布为高斯分布；准直扩束镜、反射镜、整形透镜等，将能量分布为高斯分布的原始光束，整形成能量分布为均匀分布的光束；平凸柱面镜，用于将方型光斑调整为线型或点状光斑照射到样品上，以对样品表面进行激光退火。
当利用激光退火装置对GaN HEMT器件中的第二区域的p-GaN材料层104进行激光选区退火时，依次经过上述器件，实现镁离子的激活。激光退火原理和具体操作均为现有技术，本发明在此不予赘述。
S133：形成所述栅极金属层109，如图7所示。
一种实施例中，步骤S133，形成所述栅极金属层109之后还包括：
形成所述栅极金属互连层、所述源极金属互连层110、所述漏极金属互连层111以及所述钝化层113；
形成所述栅极场板112，如图1所示。
其次，根据本发明的一实施例，还提供了一种半导体器件，利用本发明前述实施例的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件。
再次，根据本发明的一实施例，还提供了一种电子设备，包括本发明前述实施例所述的半导体器件。
另外，根据本发明的一实施例，还提供了一种半导体器件的制备方法，利用本发明前述实施例的任一项所述的具有抑制衬底漏电结构的GaN HEMT器件的制作方法。
根据本发明的另一实施例，还提供了一种电子设备的制备方法，包括本发明前述实施例所述的半导体器件的制备方法。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，包括：
衬底，以及形成于所述衬底上的缓冲层；
第一P+型掺杂区与第一N+型掺杂区；其中，所述第一P+型掺杂区形成于所述缓冲层中，且不接触所述衬底；所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；
GaN HEMT结构；形成于所述缓冲层的顶端；其中，所述GaN HEMT结构包括栅极金属层与漏极金属层；所述栅极金属层与所述漏极金属层沿水平方向排列；
其中，所述第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到第一掺杂区域；所述第一掺杂区域表征了所述栅极金属层与所述漏极金属层之间的下方区域。
2.根据权利要求1所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述第一P+型掺杂区中掺杂有镁离子，所述第一N+型掺杂区掺杂有硅离子。
3.根据权利要求2所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述第一P+型掺杂区中的掺杂浓度为1*1017～2*1017cm-3；第一N+型掺杂区的掺杂浓度为2*1018～6*1018cm-3。
4.根据权利要求3所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述GaN HEMT结构还包括：
沟道层与势垒层，所述沟道层与所述势垒层沿垂直方向依次形成于所述缓冲层上的；其中，所述沟道层覆盖所述第一P+型掺杂区、所述第一N+型掺杂区以及部分所述缓冲层的表面；
源极金属层与第一p-GaN层，所述源极金属层与所述漏极金属层形成于所述势垒层的表面，所述源极金属层、所述栅极金属层以及所述漏极金属层沿水平方向依次排列，所述第一p-GaN层形成于所述栅极金属层与所述势垒层之间，以暴露出部分所述势垒层；
其中，所述及第一p-GaN层中掺杂有镁离子，且镁离子被退火激活。
5.根据权利要求4所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，仅所述第一p-GaN层中包括被激光选区退火后激活的镁离子。
6.根据权利要求5所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述GaN HEMT结构还包括：
第二p-GaN层，所述第二p-GaN层形成于所述势垒层暴露出来的表面上；其中，所述第二p-GaN层中掺杂的镁离子未被激光退火激活。
7.根据权利要求6所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，具有抑制衬底漏电结构的GaN HEMT器件还包括：
栅极金属互连层、源极金属互连层以及漏极金属互连层；所述栅极金属互连层、所述源极金属互连层、所述漏极金属互连层分别形成于所述栅极金属层、所述源极金属层以及所述漏极金属层的顶端；
钝化层，所述钝化层填充于所述栅极金属互连层、所述源极金属互连层以及所述漏极金属互连层之间的空隙中；
栅极场板，形成于所述栅极金属层与所述漏极金属层之间的所述钝化层的顶端，且连接所述栅极金属互连层。
8.根据权利要求7所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述具有抑制衬底漏电结构的GaN HEMT器件还包括：
若干隔离层；所述若干隔离层形成于所述GaN HEMT结构沿水平方向的两侧，且贯穿所述第二p-GaN层、所述势垒层、所述沟道层以及部分所述缓冲层。
9.根据权利要求8所述的一种具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，所述衬底的材料是Si，所述沟道层的材料是GaN，所述势垒层的材料是AlGaN，所述钝化层的材料是Al2O3，所述缓冲层的材料是AlGaN。
10.一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，用于制作权利要求1-9任一项所述的具有抑制衬底漏电结构的GaN HEMT器件，其特征在于，包括：
提供一所述衬底，并在所述衬底上形成所述缓冲层；
形成所述第一P+型掺杂区与所述第一N+型掺杂区；其中，所述第一N+型掺杂区形成于部分所述缓冲层中，且不接触所述衬底；所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；
形成所述GaN HEMT结构；所述GaN HEMT结构形成于所述缓冲层的顶端；其中，所述GaNHEMT结构包括栅极金属层与漏极金属层；所述栅极金属层与所述漏极金属层沿水平方向排列；
其中，所述第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到所述第一掺杂区域。
11.根据权利要求10所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述第一P+型掺杂区与所述第一N+型掺杂区，具体包括：
对部分所述缓冲层进行P型重掺杂，以形成所述第一P+型掺杂区；
形成第一硬掩膜层；所述第一硬掩膜层覆盖剩余部分未掺杂的所述缓冲层与部分所述第一P+型掺杂区的表面，以暴露出所述漏极金属层下方的部分所述第一P+型掺杂区；
对暴露出来的所述第一P+型掺杂区的表层进行N型重掺杂，以形成所述第一P+型掺杂区；
去除所述第一硬掩模层。
12.根据权利要求11所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述GaN HEMT结构具体包括：
形成所述沟道层、所述势垒层以及p-GaN材料层；所述沟道层、所述势垒层以及所述p-GaN材料层沿垂直方向依次堆叠于所述缓冲层表面，且覆盖所述第一P+型掺杂区与所述第一N+型掺杂区；
形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层；
形成所述栅极金属层。
13.根据权利要求12所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层具体包括：
对所述p-GaN材料层的沿水平方向的两端进行刻蚀，暴露出部分所述势垒层，以形成所述第一p-GaN层；
形成所述源极金属层与所述漏极金属层；所述源极金属层与所述漏极金属层形成于暴露出来的所述势垒层表面，且所述源极金属层与所述漏极金属层依次形成于所述第一p-GaN层的沿水平方向的两侧。
14.根据权利要求12所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述第一p-GaN层、所述源极金属层以及所述漏极金属层具体包括：仅对栅极区域的所述p-GaN材料层进行激光选区退火，以形成所述第一p-GaN层，剩余部分所述p-GaN材料层形成所述第二p-GaN层；
刻蚀源区与漏区的部分所述第二p-GaN层，以形成第一开孔与第二开孔；
在所述第一开孔中填充金属材料，以形成所述源极金属层，并在所述第二开孔中填充金属材料，以形成所述漏极金属。
15.根据权利要求14任一项所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，对所述栅极区域的所述p-GaN材料层进行激光选区退火时，采用的激光波长为300～600nm，激光能量是300W～1200W，激光的光斑尺寸是1um～0.5mm。
16.根据权利要求13或15任一项所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述沟道层、所述势垒层以及p-GaN材料层之后还包括：
形成所述若干隔离层；所述若干隔离层贯穿所述p-GaN材料层、所述势垒层、所述沟道层以及部分所述缓冲层的端部。
17.根据权利要求16所述的一种具有抑制衬底漏电结构的GaN HEMT器件的制作方法，其特征在于，形成所述栅极金属层之后还包括：
形成所述栅极金属互连层、所述源极金属互连层、所述漏极金属互连层以及所述钝化层；
形成所述栅极场板。
18.一种半导体器件，其特征在于，利用权利要求1-9让任一项所述的具有抑制衬底漏电结构的GaN HEMT器件。
19.一种电子设备，包括权利要求18所述的半导体器件。
20.一种半导体器件的制备方法，其特征在于，利用权利要求10-17任一项所述的具有抑制衬底漏电结构的GaN HEMT器件的制作方法。
21.一种电子设备的制备方法，包括权利要求20所述的半导体器件的制备方法。
CN202310211017.0A 2023-03-07 2023-03-07 具有抑制衬底漏电结构的GaN HEMT器件与制作方法 Pending CN116247094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310211017.0A CN116247094A (zh) 2023-03-07 2023-03-07 具有抑制衬底漏电结构的GaN HEMT器件与制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310211017.0A CN116247094A (zh) 2023-03-07 2023-03-07 具有抑制衬底漏电结构的GaN HEMT器件与制作方法

Publications (1)

Publication Number Publication Date
CN116247094A true CN116247094A (zh) 2023-06-09

Family

ID=86631005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310211017.0A Pending CN116247094A (zh) 2023-03-07 2023-03-07 具有抑制衬底漏电结构的GaN HEMT器件与制作方法

Country Status (1)

Country Link
CN (1) CN116247094A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727756A (zh) * 2024-02-08 2024-03-19 深圳天狼芯半导体有限公司 一种适用于高频应用的耐高压GaN HEMT及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727756A (zh) * 2024-02-08 2024-03-19 深圳天狼芯半导体有限公司 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117727756B (zh) * 2024-02-08 2024-05-28 深圳天狼芯半导体有限公司 一种适用于高频应用的耐高压GaN HEMT及制备方法

Similar Documents

Publication Publication Date Title
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US20140346527A1 (en) Method of fabricating a gallium nitride p-i-n diode using implantation
Fu et al. Vertical GaN power devices: Device principles and fabrication technologies—Part II
US10622456B2 (en) Semiconductor device and method for manufacturing the same
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
WO2013096054A1 (en) Method and system for junction termination in gallium nitride materials using conductivity modulation
CN113725296B (zh) 氮化物半导体外延叠层结构及其功率元件
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2012084562A (ja) 半導体装置およびその製造方法
JP2011192834A (ja) 半導体装置および半導体装置の製造方法
WO2012060206A1 (ja) 半導体装置およびその製造方法
JP2009212472A (ja) 窒化物半導体素子
CN116247094A (zh) 具有抑制衬底漏电结构的GaN HEMT器件与制作方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN111933528B (zh) 一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法
CN110970499B (zh) GaN基横向超结器件及其制作方法
JP2006059956A (ja) 半導体装置の製造方法
JP2010114219A (ja) 半導体装置及びその製造方法
KR102404522B1 (ko) 반도체 소자 제조방법
CN112993010A (zh) 氮化镓高电子迁移率晶体管及其制造方法
CN112289683A (zh) 高电子迁移率晶体管及其制造方法
US11552188B2 (en) High-voltage semiconductor structure
CN113539822B (zh) 一种垂直电流孔径晶体管制备方法
US20240088281A1 (en) Dope p galium nitride electronic component
TWI794650B (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination