CN111863945A - 一种高阻氮化镓及其异质结构的制备方法 - Google Patents

一种高阻氮化镓及其异质结构的制备方法 Download PDF

Info

Publication number
CN111863945A
CN111863945A CN202010680144.1A CN202010680144A CN111863945A CN 111863945 A CN111863945 A CN 111863945A CN 202010680144 A CN202010680144 A CN 202010680144A CN 111863945 A CN111863945 A CN 111863945A
Authority
CN
China
Prior art keywords
layer
semi
gan
resistance
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010680144.1A
Other languages
English (en)
Inventor
杨学林
沈波
沈剑飞
刘丹烁
蔡子东
杨志坚
王新强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010680144.1A priority Critical patent/CN111863945A/zh
Publication of CN111863945A publication Critical patent/CN111863945A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种高阻氮化镓及其异质结构的制备方法,在GaN外延生长过程中,利用三族源的管路或者直接向反应室中通入外加碳源,通过控制特定的生长条件,来制备高质量的半绝缘高阻GaN薄膜材料。该方法简单快捷,可控性和稳定性高,在保证GaN材料晶体质量的同时大幅提高了半绝缘高阻GaN中C杂质浓度,进一步在其上制备高质量GaN基异质结构,在界面处形成高浓度的具有高迁移特性的二维电子气。

Description

一种高阻氮化镓及其异质结构的制备方法
技术领域
本发明属于半导体技术领域,特别是涉及一种高阻氮化镓及其异质结构的制备方法。
背景技术
以III族氮化物为代表的第三代半导体(AlN、GaN和InN及其三元和四元合金)具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异的性质,特别是基于硅(Si)衬底和碳化硅(SiC)衬底上的AlGaN/GaN异质结构的高迁移率晶体管(HEMT)具有开关速度快、导通电阻低、器件体积小、耐高温、节能等优异特性,使得其在下一代高效节能功率电子器件领域,包括电力电子器件和微波射频功率器件领域具有广泛的应用。
由于GaN基功率电子器件常被用于高频、高压和高温的工作环境中,器件的耐压和漏电特性成为了GaN基功率电子器件的最重要的指标之一。采用半绝缘高阻GaN缓冲层可以有效地隔离衬底和器件的有源区,对于减少GaN基功率电子器件的漏电具有重要作用。但是,常规的GaN材料由于背景施主杂质掺杂,通常表现为n型导电,因此不能被直接用作半绝缘高阻GaN缓冲层。为了外延生长获得半绝缘高阻GaN缓冲层,提高器件性能,国际上通常采取以下几种方法:
(1)铝(Al)掺杂技术,如[1]Kai Cheng,et al.Appl.Phys.Express 5,011002(2012)。这种技术通过在GaN中并入Al元素,有效提高(Al)GaN材料的禁带宽度,从而实现器件的高耐压和低漏电。但由于这种技术需要大量掺杂Al元素,使其达到组分的量级,而Al元素的增加,会导致(Al)GaN材料晶体质量下降,同时也会影响薄膜内的应力控制,导致薄膜裂纹的产生,从而难以满足后续器件工艺的要求。
(2)铁(Fe)杂质掺杂技术,如[2]Sten Heikman,et al.Appl.Phys.Lett.81,493(2002)。这种技术通过在GaN材料中掺入受主型杂质Fe,补偿GaN材料的背景n型导电,从而实现半绝缘高阻GaN。但由于Fe元素在硅的前道工艺中是需要避免的,同时Fe杂质在掺杂过程中存在记忆效应,从而对后续器件的性能、外延生长和工艺产生极大的影响。
(3)碳(C)杂质内掺杂技术,如[3]Hady Yacoub,et al.IEEE Trans ElectronDevices 65,3192(2018)。这种技术通过改变外延GaN过程中的生长条件(如低生长温度和低生长压力等),利用三甲基镓(TMGa)作为Ga和C元素的前驱体,在GaN材料中掺入受主型杂质C,补偿GaN材料的背景n型导电,从而获得半绝缘高阻GaN。但是这种技术需要比较极端的生长条件才能并入较高的C杂质浓度,而这种极端的生长条件会导致GaN材料晶体质量下降,同时也给精确控制C杂质浓度带来了难度。
发明内容
为了克服上述现有技术的不足,本发明提供了一种获得半绝缘高阻GaN的外延生长方法,即在GaN外延生长过程中,利用三族源的管路或者直接向反应室中通入外加碳源,通过控制特定的生长条件,来制备高质量的半绝缘高阻GaN薄膜材料。
为了实现上述目的,本发明采用如下技术方案如下:
一种半绝缘高阻GaN薄膜材料的制备方法,在高温低压的生长条件下外延生长GaN薄膜,同时向反应室中通入一定流量的外加碳源,所述外加碳源是在所述生长条件下为气态的碳氢化合物,所述生长条件是生长温度为900~1100℃,生长压力为10~200mbar。
所述半绝缘高阻GaN薄膜材料的制备方法可以采用金属有机化合物气相外延(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)中的一种。
上述半绝缘高阻GaN薄膜材料的制备方法中,所述外加碳源可以在载气携带下和三族源混合后再进入反应室中,也可以由载气携带直接进入反应室中。
进一步的,所述外加碳源优选为甲烷、乙炔、乙烯、乙烷、丙烷等碳原子数少于等于4的碳氢化合物。
优选的,在进行半绝缘高阻GaN薄膜材料的外延生长中,采用三甲基镓为三族源,流量为50~500sccm;采用氨气为五族源,流量为5000~50000sccm;采用丙烷为外加碳源,流量为10~1000sccm。
采用上述方法可以有效克服现有半绝缘高阻GaN材料外延技术上的复杂性,获得高质量的半绝缘高阻GaN薄膜材料,且该外延生长方法简单且快捷有效,可控性和稳定性高,在保证GaN材料晶体质量的同时,大幅提高半绝缘高阻GaN中C杂质浓度。
本发明半绝缘高阻GaN材料的制备方法可包括如下步骤:
(1)选择一种衬底,所述衬底可以是硅衬底、碳化硅衬底、金刚石衬底和蓝宝石衬底中的一种;
(2)在衬底上生长一层铝镓氮或氮化铝成核层;
(3)在成核层上外延生长应力和缺陷控制层,应力和缺陷控制层起到调控应力和抑制缺陷的作用;
(4)在应力和缺陷控制层上外延生长半绝缘高阻氮化镓外延层,在此过程中向反应室通入外加碳源,并用MFC(质量流量控制器)控制碳源流量,从而制备出半绝缘高阻GaN材料。
针对所述成核层、应力和缺陷控制层、半绝缘高阻氮化镓外延层的生长方法,优选采用金属有机化合物气相外延(MOCVD),也可采用分子束外延(MBE),氢化物气相外延(HVPE)中的一种。
针对上述生长应力和缺陷控制层,优选为单层铝镓氮控制层、铝组分梯度渐变铝镓氮控制层和铝氮/镓氮超晶格控制层中的一种或多种。
针对上述半绝缘高阻氮化镓外延层,生长条件优选为:三族源采用三甲基镓,流量为50~500sccm;五族源采用氨气,流量为5000~50000sccm;生长温度为900~1100℃,生长压力为10~200mbar;外加碳源为碳氢化合物,在上述高温低压的生长条件下为气态,优选为甲烷、乙炔、乙烯、乙烷、丙烷等碳原子数少于等于4的碳氢化合物,流量为10~1000sccm。
本发明采用独特的外加碳源控制半绝缘高阻GaN材料中碳杂质浓度的方法,在保持GaN材料高晶体质量的同时,可以通过控制碳源流量来精确控制碳杂质浓度,使半绝缘高阻GaN材料中碳杂质浓度为1E17cm-3~1E20cm-3。所述半绝缘高阻GaN材料的厚度为10nm~10μm。参考图3所示,采用本发明方法制备的半绝缘高阻GaN外延层的X射线衍射(XRD)对称面(002)和非对称面(102)摇摆曲线的半高宽(FWHM)分别为486arcsec和664arcsec;参考图4所示,通过精确控制碳源流量,半绝缘高阻GaN材料中碳杂质浓度可以在1E17cm-3到3.4E18cm-3之间精确调控。
进一步的,通过优化生长条件,如降低生长温度、提高生长压力、降低五族源流量、提高三族源流量等,可有效地提高半绝缘高阻GaN材料的碳杂质掺杂效率,在保持GaN材料晶体质量的同时,进一步提高半绝缘高阻GaN材料中碳杂质浓度,碳杂质浓度可提高至1.5E19cm-3以上。
本发明还提供一种在上述半绝缘高阻GaN材料上制备高质量GaN基异质结构的方法,包括如下步骤:
(1)在半绝缘高阻氮化镓外延层上生长氮化镓沟道层,用于为二维电子气提供一个良好的输运通道;
(2)在氮化镓沟道层上生长氮化铝插入层,用于降低合金无序散射;
(3)在氮化铝插入层上生长铝镓氮势垒层或铟铝氮势垒层,铝镓氮势垒层或铟铝氮势垒层与其下面的氮化镓沟道层和氮化铝插入层一起构成半导体异质结构,使得在界面处形成高浓度的具有高迁移特性的二维电子气。
本发明采用上述半绝缘高阻GaN材料上制备高质量GaN基异质结构的方法,在提高半绝缘高阻GaN材料中碳杂质浓度的同时,保持了GaN材料的晶体质量,在此基础上外延的AlGaN/GaN异质结构室温下二维电子气(2DEG)迁移率μ=1550cm2/V·s,载流子浓度n=1.302E13/cm2
与现有的较为繁琐且可控性较差的半绝缘高阻GaN材料和高质量GaN基异质结构外延技术相比,本发明通过外加碳源控制碳杂质浓度,来制备半绝缘高阻GaN材料和高质量GaN基异质结构,不仅制备方法简单易行,而且可控性高,十分适合于低成本、大规模的高频高功率器件的研制和生产。
附图说明
图1为本发明通过外加碳源控制碳杂质浓度的半绝缘高阻GaN薄膜材料制备方法得到的结构示意图;其中,1—衬底;2—成核层;3—应力和缺陷控制层;4—半绝缘高阻氮化镓层。
图2为本发明在所述半绝缘高阻GaN材料上制备高质量GaN基异质结构的示意图;其中,1—衬底;2—成核层;3—应力和缺陷控制层;4—半绝缘高阻氮化镓层;5—氮化镓沟道层;6—氮化铝插入层;7—铝镓氮或铟铝氮势垒层。
图3为本发明实施例3制备的半绝缘高阻GaN材料的X射线衍射(XRD)图:其中(a)为半绝缘高阻GaN外延层的XRD对称面(002)摇摆曲线;(b)为半绝缘高阻GaN外延层的XRD非对称面(102)摇摆曲线。
图4为本发明实施例1、2、3和4制备的半绝缘高阻GaN材料中碳杂质浓度随碳源流量变化的结果。
具体实施方式
下面结合附图,通过实施例进一步详细描述本发明的技术方案。
参考图1和图2,采用外加碳源控制碳浓度的方法制备半绝缘高阻GaN材料,再在其上制备高质量GaN基异质结构,由下至上依次包括:单晶衬底1、成核层2、应力和缺陷控制层3、半绝缘高阻氮化镓层4、氮化镓沟道层5、氮化铝插入层6、铝镓氮势垒层7。
实施例1
(1)选择一种低阻单晶硅衬底1,硅的晶向可以是硅(111)、硅(100)、硅(110)等;
(2)在衬底1上生长一层铝镓氮或氮化铝成核层2,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-2μm;
(3)在成核层2上外延生长铝镓氮作为应力和缺陷控制层3,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-10μm,铝的摩尔组分为0-50%,该层起到调控应力和抑制缺陷的作用;
(4)在应力和缺陷控制层3上外延生长半绝缘高阻氮化镓层4,三族源采用三甲基镓,流量为200sccm,五族源采用氨气,流量为20000sccm,生长温度为1080℃,生长压力为100mbar,厚度为10nm-10μm,外加碳源为丙烷,流量为10sccm,该层起到电流阻挡和提高晶体质量的作用;
(5)在半绝缘高阻氮化镓层4上生长氮化镓沟道层5,生长温度为900-1200℃,生长压力为10-200mbar,厚度为2nm-1.0μm,为二维电子气提供一个良好的输运通道;
(6)在氮化镓沟道层5上生长氮化铝插入层6,降低合金无序散射,生长温度为900-1200°C,生长压力为10-200mbar,厚度为0.5nm-3.0nm;
(7)在氮化铝插入层6上生长铝镓氮势垒层7,生长温度为750-1200℃,生长压力为10-200mbar,厚度为3nm-50nm,与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气。
利用二次离子质谱测试可知,实施例1制备的半绝缘高阻GaN材料中碳杂质浓度为1.3E17cm-3
实施例2
(1)选择一种高阻单晶硅衬底1;
(2)在衬底1上生长一层铝镓氮或氮化铝成核层2,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-2μm;
(3)在成核层2上外延生长铝镓氮作为应力和缺陷控制层3,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-10μm,铝的摩尔组分为0-50%,该层起到调控应力和抑制缺陷的作用;
(4)在应力和缺陷控制层3上外延生长半绝缘高阻氮化镓层4,三族源采用三甲基镓,流量为200sccm,五族源采用氨气,流量为20000sccm,生长温度为1080℃,生长压力为100mbar,厚度为10nm-10μm,外加碳源为丙烷,流量为100sccm,该层起到电流阻挡和提高晶体质量的作用;
(5)在半绝缘高阻氮化镓层4上生长氮化镓沟道层5,生长温度为900-1200℃,生长压力为10-200mbar,厚度为2nm-1.0μm,为二维电子气提供一个良好的输运通道;
(6)在氮化镓沟道层5上生长氮化铝插入层6,降低合金无序散射,生长温度为900-1200℃,生长压力为10-200mbar,厚度为0.5nm-3.0nm;
(7)在氮化铝插入层6上生长铝镓氮势垒层7,生长温度为750-1200℃,生长压力为10-200mbar,厚度为3nm-50nm,与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气。
利用二次离子质谱测试可知,实施例2制备的半绝缘高阻GaN材料中碳杂质浓度为5.0E17cm-3
实施例3
(1)选择一种单晶碳化硅衬底1;
(2)在衬底1上生长一层铝镓氮或氮化铝成核层2,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-2μm;
(3)在成核层2上外延生长铝镓氮作为应力和缺陷控制层3,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-10μm,铝的摩尔组分为0-50%,该层起到调控应力和抑制缺陷的作用;
(4)在应力和缺陷控制层3上外延生长半绝缘高阻氮化镓层4,三族源采用三甲基镓,流量为200sccm,五族源采用氨气,流量为20000sccm,生长温度为1080℃,生长压力为100mbar,厚度为10nm-10μm,外加碳源为丙烷,流量为300sccm,该层起到电流阻挡和提高晶体质量的作用;
(5)在半绝缘高阻氮化镓层4上生长氮化镓沟道层5,生长温度为900-1200℃,生长压力为10-200mbar,厚度为2nm-1.0μm,为二维电子气提供一个良好的输运通道;
(6)在氮化镓沟道层5上生长氮化铝插入层6,降低合金无序散射,生长温度为900-1200℃,生长压力为10-200mbar,厚度为0.5nm-3.0nm;
(7)在氮化铝插入层6上生长铝镓氮势垒层7,生长温度为750-1200℃,生长压力为10-200mbar,厚度为3nm-50nm,与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气。
利用二次离子质谱测试可知,实施例3制备的半绝缘高阻GaN材料中碳杂质浓度为1.9E18cm-3
该半绝缘高阻GaN材料的X射线衍射(XRD)图如图3所示,XRD对称面(002)和非对称面(102)摇摆曲线的半高宽(FWHM)分别为486arcsec和664arcsec,说明采用本发明可以在提高半绝缘高阻GaN材料中碳杂质浓度的同时,保持GaN材料的高晶体质量。
实施例4
(1)选择一种低阻单晶硅衬底1,硅的晶向可以是硅(111)、硅(100)、硅(110)等;
(2)在衬底1上生长一层铝镓氮或氮化铝成核层2,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-2μm;
(3)在成核层2上外延生长铝镓氮作为应力和缺陷控制层3,生长温度为900-1200℃,生长压力为10-200mbar,生长厚度为10nm-10μm,铝的摩尔组分为0-50%,该层起到调控应力和抑制缺陷的作用;
(4)在应力和缺陷控制层3上外延生长半绝缘高阻氮化镓层4,三族源采用三甲基镓,流量为200sccm,五族源采用氨气,流量为20000sccm,生长温度为1080℃,生长压力为100mbar,厚度为10nm-10μm,外加碳源为丙烷,流量为500sccm,该层起到电流阻挡和提高晶体质量的作用;
(5)在半绝缘高阻氮化镓层4上生长氮化镓沟道层5,生长温度为900-1200℃,生长压力为10-200mbar,厚度为2nm-1.0μm,为二维电子气提供一个良好的输运通道;
(6)在氮化镓沟道层5上生长氮化铝插入层6,降低合金无序散射,生长温度为900-1200℃,生长压力为10-200mbar,厚度为0.5nm-3.0nm;
(7)在氮化铝插入层6上生长铝镓氮势垒层7,生长温度为750-1200℃,生长压力为10-200mbar,厚度为3nm-50nm,与其下面的氮化镓沟道层5和氮化铝插入层6一起构成半导体异质结构,在其界面处形成高浓度的具有高迁移特性的二维电子气。
利用二次离子质谱测试可知,实施例4制备的半绝缘高阻GaN材料中碳杂质浓度为3.4E18cm-3
根据实施例1、2、3和4,所制备的半绝缘高阻GaN材料中碳杂质浓度随碳源流量呈线性变化,如图4所示,通过精确控制碳源流量,半绝缘高阻GaN材料中碳杂质浓度可以在1E17cm-3到3.4E18cm-3之间精确调控。
以上实施例仅为说明本发明的技术思想及特点,其描述较为具体和详细,其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施,但并不能因此而理解为对本发明范围的限制。对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,即凡依据本发明所揭示的精神所作的变化,仍应涵盖在本发明的保护范围内。

Claims (10)

1.一种半绝缘高阻GaN薄膜材料的制备方法,在高温低压的生长条件下外延生长GaN薄膜,同时向反应室中通入一定流量的外加碳源,所述外加碳源是在所述生长条件下为气态的碳氢化合物,所述生长条件是温度为900~1100℃,压力为10~200mbar。
2.如权利要求1所述的制备方法,其特征在于,采用金属有机化合物气相外延、分子束外延、氢化物气相外延中的一种外延生长GaN薄膜。
3.如权利要求1所述的制备方法,其特征在于,所述外加碳源在载气携带下和三族源混合后再进入反应室中,或者由载气携带直接进入反应室中。
4.如权利要求1所述的制备方法,其特征在于,所述外加碳源是碳原子数少于等于4的碳氢化合物。
5.如权利要求4所述的制备方法,其特征在于,所述外加碳源选自甲烷、乙炔、乙烯、乙烷、丙烷中的一种或多种。
6.如权利要求1所述的制备方法,其特征在于,外延生长GaN薄膜时采用三甲基镓为三族源,流量为50~500sccm;采用氨气为五族源,流量为5000~50000sccm;采用丙烷为外加碳源,流量为10~1000sccm。
7.如权利要求1~6任一所述的制备方法,其特征在于,先在衬底上依次生长铝镓氮或氮化铝成核层、应力和缺陷控制层,然后在应力和缺陷控制层上外延生长半绝缘高阻氮化镓薄膜。
8.一种GaN基异质结构的制备方法,包括以下步骤:
1)在衬底上依次生长铝镓氮或氮化铝成核层;
2)在成核层上外延生长应力和缺陷控制层;
3)根据权利要求1~6任一所述的制备方法在应力和缺陷控制层上外延生长半绝缘高阻GaN层;
4)在半绝缘高阻GaN层上生长氮化镓沟道层;
5)在氮化镓沟道层上生长氮化铝插入层;
6)在氮化铝插入层上生长铝镓氮势垒层或铟铝氮势垒层,铝镓氮势垒层或铟铝氮势垒层与其下面的氮化镓沟道层和氮化铝插入层一起构成半导体异质结构。
9.如权利要求8所述的制备方法,其特征在于,步骤3)通过控制生长条件和调控外加碳源流量,使半绝缘高阻GaN层中碳杂质浓度为1E17cm-3~1E20cm-3
10.如权利要求9所述的制备方法,其特征在于,步骤3)所述半绝缘高阻GaN层的厚度为10nm~10μm。
CN202010680144.1A 2020-07-15 2020-07-15 一种高阻氮化镓及其异质结构的制备方法 Pending CN111863945A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010680144.1A CN111863945A (zh) 2020-07-15 2020-07-15 一种高阻氮化镓及其异质结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010680144.1A CN111863945A (zh) 2020-07-15 2020-07-15 一种高阻氮化镓及其异质结构的制备方法

Publications (1)

Publication Number Publication Date
CN111863945A true CN111863945A (zh) 2020-10-30

Family

ID=72984480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010680144.1A Pending CN111863945A (zh) 2020-07-15 2020-07-15 一种高阻氮化镓及其异质结构的制备方法

Country Status (1)

Country Link
CN (1) CN111863945A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820634A (zh) * 2021-01-14 2021-05-18 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820632A (zh) * 2021-01-14 2021-05-18 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576714A (zh) * 2015-01-23 2015-04-29 北京大学 一种硅上高迁移率GaN基异质结构及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576714A (zh) * 2015-01-23 2015-04-29 北京大学 一种硅上高迁移率GaN基异质结构及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JR-TAI CHEN ET AL: "Impact of residual carbon on two-dimensional electron gas properties in AlxGa1-xN/GaN heterostructure", 《APPLIED PHYSICS LETTERS》 *
X. LI ET AL: "Carbon doped GaN buffer layer using propane for high electron mobility transistor applications: Growth and device results", 《APPLIED PHYSICS LETTERS》 *
XUN LI ET AL: "Precursors for carbon doping of GaN in chemical vapor deposition", 《JOURNAL OF VACUUM SCIENCE & TECHNOLOGY》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820634A (zh) * 2021-01-14 2021-05-18 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820632A (zh) * 2021-01-14 2021-05-18 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820634B (zh) * 2021-01-14 2024-01-16 镓特半导体科技(上海)有限公司 半导体结构、自支撑氮化镓层及其制备方法

Similar Documents

Publication Publication Date Title
US11637197B2 (en) Epitaxial structure of GaN-based radio frequency device based on Si substrate and its manufacturing method
CN108400159B (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN103066103A (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP2003318388A (ja) 半導体装置及びその製造方法
CN101266999A (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
US20160218183A1 (en) Diamond multilayer structure
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
WO2014196466A1 (ja) 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114613847B (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
EP4135008A2 (en) A hemt
CN116130336A (zh) 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
US20080203399A1 (en) Polarization doped transistor channels in sic heteropolytypes
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201030