CN104264219A - 一种基区缓变掺杂碳化硅薄膜外延制备方法 - Google Patents
一种基区缓变掺杂碳化硅薄膜外延制备方法 Download PDFInfo
- Publication number
- CN104264219A CN104264219A CN201410350129.5A CN201410350129A CN104264219A CN 104264219 A CN104264219 A CN 104264219A CN 201410350129 A CN201410350129 A CN 201410350129A CN 104264219 A CN104264219 A CN 104264219A
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- silicon carbide
- temperature
- flow
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种基区缓变掺杂碳化硅薄膜外延制备方法，所述制备方法包括以下步骤：(1)将碳化硅衬底放置到碳化硅CVD设备的反应室中，将反应室抽成真空；(2)向反应室通入H2直至反应室气压到达100mbar，保持反应室气压恒定，再将H2流量逐渐增至60L/min，继续向反应室通气；(3)打开高频线圈感应加热器RF，逐渐增大该加热器的功率，当反应室温度升高逐渐至1400℃进行原位刻蚀；(4)当反应室温度到达到1580℃-1600℃时，保持温度和压强恒定，向反应室通入C3H8和SiH4，生长缓冲层。缓冲层生长结束后，设置N2流量，生长低掺杂的集电区。集电区生长结束后，设置Al流量，生长双层阶梯掺杂的基区，其中第一层低掺缓变区，第二层为高掺杂。最后，设置N2流量，生长高掺杂的发射区。
Description
技术领域
本发明属于半导体器件制造技术领域，尤其涉及一种利用现有的碳化硅材料MOCVD生长工艺，制备P型缓变掺杂碳化硅外延层的方法。
背景技术
碳化硅具有宽带隙、高导热率、高击穿强度、高电子饱和漂移速度、高的硬度等优点，也有着很强的化学稳定性。这些优良的物理和电学性能使碳化硅在应用上具有很多优势。禁带宽使得碳化硅本征载流子在高温下仍能保持较低的浓度，因而能工作在很高的温度下。高击穿场强使碳化硅可以承受高电场强度，这使得碳化硅可以用于制作高压，高功率的半导体器件。高热导率使碳化硅具有良好的散热性，有助于提高器件的功率密度和集成度、减少附属冷却设施，从而使系统的体积和重量大大地降低、效率则大大地提高，这对于开发空间领域的电子器件极具优势。碳化硅的饱和电子迁移速度很高，这一特性也使它可以用于射频或者微波器件，从而提高器件工作速度。
碳化硅BJT很早就受到研究者的重视，从器件特性上来说，其主要是在下面几个方面有着极大的优势：(1)SiC的BJT受表面缺陷影响较小，高温下比较稳定；(2)SiC的BJT器件用作开关器件时，随温度增加，电流增益降低，特征导通阻抗增加，对大器件或多并联器件的稳定工作很有用。(3)由于碳化硅材料的载流子饱和迁移率比硅高很多，击穿后电流密度不足以影响到集电区的电场分布，集电区压降不会很快降低，因而从这个角度来看，SiC的BJT无二次击穿效应。然而，由于基区需要离子注入才能形成高掺杂的欧姆接触区，而离子注入形成大量晶格损伤，造成注入区非平衡载流子复合很严重。同时，基区和发射区之间复合严重的复合也会造成碳化硅BJT电流增益的降低。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种基区缓变掺杂碳化硅外延层的制备方法，利用碳化硅的CVD设备，制备出具有基区缓变掺杂浓度梯度可控的碳化硅外延层结构，满足了制备碳化硅BJT的要求。
为实现上述目的，本发明的制备方法包括以下步骤。
(1)将碳化硅衬底放置到碳化硅CVD设备的反应室中，将反应室抽成真空；
(2)向反应室通入H2直至反应室气压到达100mbar，保持反应室气压恒定，再将H2流量逐渐增至60L/min，继续向反应室通气；
(3)打开高频线圈感应加热器RF，逐渐增大该加热器的功率，当反应室温度升高逐渐至1400℃进行原位刻蚀；
(4)当反应室温度到达到1580℃-1600℃时，保持温度和压强恒定，向反应室通入C3H8和SiH4，生长缓冲层。缓冲层生长结束后，设置N2流量，生长低掺杂的集电区。集电区生长结束后，设置Al流量，生长双层阶梯掺杂的基区，其中第一层低掺缓变区，第二层为高掺杂。最后，设置N2流量，生长高掺杂的发射区。
(5)当达到设定的外延生长时间后，停止生长，在反应室继续通入氢气，使衬底片在氢气流中降温；
(6)当温度降低到700℃以下后，再次将反应室抽成真空，然后缓慢充入氩气，使衬底片在氩气环境下自然冷却到室温。
本发明与现有的技术相比，具有如下优点：
1.本发明采用高纯N2和三甲基铝分别作为N型和P型掺杂源，掺入的氮原子和铝原子能有效的替换碳化硅材料中碳原子和硅原子，形成替位杂质，相对于离子注入工艺，制备的掺杂碳化硅材料晶格完整，缺陷少，有利于提高器件性能。
2.本发明采用碳化硅的CVD外延设备，在碳化硅衬底或已有外延层的碳化衬底进行外延，通过生长参数控制纵向掺杂浓度，可在连续生长不同掺杂浓度的外延层的同时生长具有缓变掺杂浓度的外延层，使器件的制备工艺简化。
附图说明
通过参照附图更详细地描述本发明的示例性实施例，本发明的以上和其它方面及优点将变得更加易于清楚，在附图中：
图1是本发明技术方案的工艺流程图。
具体实施方式
在下文中，现在将参照附图更充分地描述本发明，在附图中示出了各种实施例。然而，本发明可以以许多不同的形式来实施，且不应该解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域技术人员。
以下参照附图1，对本发明的技术方案作进一步详细描述，以下给出两种实施例。
实施例1
步骤一，将碳化硅衬底放置到碳化硅CVD设备的反应室中。
(1.1)选取偏向晶向4°的4H碳化硅衬底，放置到碳化硅CVD设备的反应室中；
(1.2)将反应室抽真空，直到反应室气压低于1×10-7mbar。
步骤二，在氢气流中加热反应室。
(2.1)打开通向反应室的氢气开关，控制氢气流量逐渐增大到60L/min；
(2.2)打开真空泵抽取反应室的气体，保持反应室气压在100mbar；
(2.3)逐渐调大加热源功率，使反应室温度缓慢升高。
步骤三，对衬底进行原位刻蚀。
(3.1)当反应室温度达到1400℃以后，保持反应室温度恒定进行10分钟的原位刻蚀。
步骤四，设置生长条件，开始生长碳化硅外延层。
(4.1)当反应室温度达到1580℃下，保持反应室温度和压强恒定；
(4.3)打开C3H8、SiH4的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4，开始生长缓冲层，生长时间为6min。之后关闭C3H8、SiH41min，其间将高纯N2流量设置为25mL/min。打开C3H8、SiH4和高纯N2的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为25mL/min的高纯N2，开始生长集电区，生长时间为10min。集电区生长结束后，关闭C3H8、SiH4和高纯N2开关1min，之后打开C3H8、SiH4和三甲基铝开关，流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为8.9mL/min的三甲基铝，生长低掺缓变区6min，在此其间，三甲基铝流量由8.9mL/min逐渐增大到12mL/min。低掺缓变区生长结束后，关闭C3H8、SiH4和三甲基铝开关1min，其间将三甲基铝流量增大到30mL/min。三甲基铝流量稳定后，开始生长P型高掺层，生长时间为3min。P型高掺层生长结束后，关闭C3H8、SiH4和三甲基铝开关1min，其间将高纯N2流量设置为2000ml/L，最后打开C3H8、SiH4和高纯N2的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为2000mL/min的高纯N2，开始生长发射区，生长时间为10min。
步骤五，在氢气流中冷却衬底。
(5.1)当外延层P2生长结束后，关闭C3H8、SiH4和三甲基铝的开关，停止生长；
(5.2)设置通向反应室的氢气流量为20L/min，保持反应室气压为100mbar，使长有碳化硅外延层的衬底在氢气流中冷却25min；
(5.3)将反应室气压升高到700mbar，在氢气流中继续冷却。
步骤六，在氩气中冷却衬底。
(6.1)当反应室温度降低到700℃以后，关闭通向反应室的氢气开关；
(6.2)将反应室抽真空，直到气压低于1×10-7mbar；
(6.3)打开氩气开关，向反应室通入流量为12L/min的氩气，使长有碳化硅外延层的衬底在氩气环境下继续冷却30min；
(6.4)缓慢提高反应室气压到常压，使衬底自然冷却至室温，取出碳化硅外延片。
实施例2
步骤一，将碳化硅衬底放置到碳化硅CVD设备的反应室中。
(1.1)选取偏向晶向8°的4H碳化硅衬底，放置到碳化硅CVD设备的反应室中；
(1.2)将反应室抽真空，直到反应室气压低于1×10-7mbar。
步骤二，在氢气流中加热反应室。
(2.1)打开通向反应室的氢气开关，控制氢气流量逐渐增大到60L/min；
(2.2)打开真空泵抽取反应室的气体，保持反应室气压在100mbar；
(2.3)逐渐调大加热源功率，使反应室温度缓慢升高。
步骤三，对衬底进行原位刻蚀。
(3.1)当反应室温度达到1400℃以后，向反应室中通入流量为7mlL/min的C3H8，保持反应室温度恒定进行10分钟的原位刻蚀。
步骤四，设置生长条件，开始生长碳化硅外延层。
(4.1)当反应室温度达到1580℃下，保持反应室温度和压强恒定；
(4.3)打开C3H8、SiH4的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4，开始生长缓冲层，生长时间为6min。之后关闭C3H8、SiH41min，其间将高纯N2流量设置为25mL/min。打开C3H8、SiH4和高纯N2的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为25mL/min的高纯N2，开始生长集电区，生长时间为10min。集电区生长结束后，关闭C3H8、SiH4和高纯N2开关1min，之后打开C3H8、SiH4和三甲基铝开关，流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为8.9mL/min的三甲基铝，生长低掺缓变区6min，在此其间，三甲基铝流量由8.9mL/min逐渐增大到12mL/min。低掺缓变区生长结束后，关闭C3H8、SiH4和三甲基铝开关1min，其间将三甲基铝流量增大到30mL/min。三甲基铝流量稳定后，开始生长P型高掺层，生长时间为3min。P型高掺层生长结束后，关闭C3H8、SiH4和三甲基铝开关1min，其间将高纯N2流量设置为2000ml/L，最后打开C3H8、SiH4和高纯N2的开关，向反应室中通入流量为7mL/min的C3H8、流量为21mL/min的SiH4和流量为2000mL/min的高纯N2，开始生长发射区，生长时间为10min。
步骤五，在氢气流中冷却衬底。
(5.1)当外延层P2生长结束后，关闭C3H8、SiH4和三甲基铝的开关，停止生长；
(5.2)设置通向反应室的氢气流量为20L/min，保持反应室气压为100mbar，使长有碳化硅外延层的衬底在氢气流中冷却25min；
(5.3)将反应室气压升高到700mbar，在氢气流中继续冷却。
步骤六，在氩气中冷却衬底。
(6.1)当反应室温度降低到700℃以后，关闭通向反应室的氢气开关；
(6.2)将反应室抽真空，直到气压低于1×10-7mbar；
(6.3)打开氩气开关，向反应室通入流量为12L/min的氩气，使长有碳化硅外延层的衬底在氩气环境下继续冷却30min；
(6.4)缓慢提高反应室气压到常压，使衬底自然冷却至室温，取出碳化硅外延片。
以上所述仅为本发明的实施例而已，并不用于限制本发明。本发明可以有各种合适的更改和变化。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种基区缓变掺杂碳化硅薄膜外延制备方法，其特征在于：
所述制备方法包括以下步骤：
(1)将碳化硅衬底放置到碳化硅CVD设备的反应室中，将反应室抽成真空；
(2)向反应室通入H2直至反应室气压到达100mbar，保持反应室气压恒定，再将H2流量逐渐增至60L/min，继续向反应室通气；
(3)打开高频线圈感应加热器RF，逐渐增大该加热器的功率，当反应室温度升高逐渐至1400℃进行原位刻蚀；
(4)当反应室温度到达到1580℃-1600℃时，保持温度和压强恒定，向反应室通入C3H8和SiH4，生长缓冲层；缓冲层生长结束后，设置N2流量，生长低掺杂的集电区；集电区生长结束后，设置Al流量，生长双层阶梯掺杂的基区，其中第一层低掺缓变区，第二层为高掺杂；最后，设置N2流量，生长高掺杂的发射区；
(5)当达到设定的外延生长时间后，停止生长，在反应室继续通入氢气，使衬底片在氢气流中降温；
(6)当温度降低到700℃以下后，再次将反应室抽成真空，然后缓慢充入氩气，使衬底片在氩气环境下自然冷却到室温。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410350129.5A CN104264219A (zh) | 2014-07-22 | 2014-07-22 | 一种基区缓变掺杂碳化硅薄膜外延制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410350129.5A CN104264219A (zh) | 2014-07-22 | 2014-07-22 | 一种基区缓变掺杂碳化硅薄膜外延制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104264219A true CN104264219A (zh) | 2015-01-07 |
Family
ID=52155787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410350129.5A Pending CN104264219A (zh) | 2014-07-22 | 2014-07-22 | 一种基区缓变掺杂碳化硅薄膜外延制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104264219A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851781A (zh) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | 一种n型低偏角碳化硅外延片的制备方法 |
| CN104878445A (zh) * | 2015-06-15 | 2015-09-02 | 国网智能电网研究院 | 一种低掺杂浓度碳化硅外延的制备方法 |
| CN105220224A (zh) * | 2015-10-15 | 2016-01-06 | 国网智能电网研究院 | 一种基区缓变掺杂碳化硅薄膜外延制备方法 |
| CN110117814A (zh) * | 2018-02-05 | 2019-08-13 | 西安电子科技大学 | 具有低密度c空位缺陷的碳化硅外延的制备方法 |
-
2014
- 2014-07-22 CN CN201410350129.5A patent/CN104264219A/zh active Pending
Non-Patent Citations (1)
| Title |
|---|
| 张晓朋: "基于4H-SiC的缓变基区BJT外延工艺研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851781A (zh) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | 一种n型低偏角碳化硅外延片的制备方法 |
| CN104878445A (zh) * | 2015-06-15 | 2015-09-02 | 国网智能电网研究院 | 一种低掺杂浓度碳化硅外延的制备方法 |
| CN105220224A (zh) * | 2015-10-15 | 2016-01-06 | 国网智能电网研究院 | 一种基区缓变掺杂碳化硅薄膜外延制备方法 |
| CN110117814A (zh) * | 2018-02-05 | 2019-08-13 | 西安电子科技大学 | 具有低密度c空位缺陷的碳化硅外延的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102592976B (zh) | P型重掺杂碳化硅薄膜外延制备方法 | |
| CN102610500B (zh) | N型重掺杂碳化硅薄膜外延制备方法 | |
| CN103715069B (zh) | 一种减少碳化硅外延薄膜中缺陷的方法 | |
| CN106711022B (zh) | 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法 | |
| CN103578986A (zh) | 一种高阻GaN薄膜的制备方法 | |
| CN103422164A (zh) | 一种N型4H-SiC同质外延掺杂控制方法 | |
| CN104264219A (zh) | 一种基区缓变掺杂碳化硅薄膜外延制备方法 | |
| KR102232558B1 (ko) | 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법 | |
| CN108878257B (zh) | 一种降低碳化硅外延表面缺陷密度的方法 | |
| CN104779141A (zh) | 低偏角碳化硅同质外延材料的制作方法 | |
| CN113889402A (zh) | 一种用于制备GaN基电子器件的方法 | |
| CN104131335A (zh) | 一种控制掺杂源流量n型重掺杂碳化硅薄膜外延制备方法 | |
| CN104131265A (zh) | 一种控制掺杂源流量n型低掺杂碳化硅薄膜外延制备方法 | |
| CN104233465A (zh) | 一种控制生长压强n型重掺杂碳化硅薄膜外延制备方法 | |
| CN105006427B (zh) | 一种利用低温过渡层生长高质量氮化镓外延结构的方法 | |
| CN104233470A (zh) | 一种控制氢气流量p型低掺杂碳化硅薄膜外延制备方法 | |
| CN104233219A (zh) | 一种控制掺杂源流量p型重掺杂碳化硅薄膜外延制备方法 | |
| CN105369217A (zh) | 一种基区缓变掺杂碳化硅薄膜外延制备方法 | |
| CN113488375B (zh) | 一种抑制外延边缘Crown缺陷的方法 | |
| CN104233461A (zh) | 一种控制氢气流量n型重掺杂碳化硅薄膜外延制备方法 | |
| CN104233462A (zh) | 一种控制生长压强p型重掺杂碳化硅薄膜外延制备方法 | |
| CN104233466A (zh) | 一种控制生长压强p型低掺杂碳化硅薄膜外延制备方法 | |
| CN104233463A (zh) | 一种p型梯度掺杂碳化硅薄膜外延制备方法 | |
| CN114334651A (zh) | 一种基于超薄氮化镓自支撑衬底的hemt制备方法 | |
| CN104233220A (zh) | 一种控制掺杂源流量p型低掺杂碳化硅薄膜外延制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150107 |
|
| WD01 | Invention patent application deemed withdrawn after publication |