CN101170060B - 硅锗外延层的制造方法 - Google Patents
硅锗外延层的制造方法 Download PDFInfo
- Publication number
- CN101170060B CN101170060B CN2006101320962A CN200610132096A CN101170060B CN 101170060 B CN101170060 B CN 101170060B CN 2006101320962 A CN2006101320962 A CN 2006101320962A CN 200610132096 A CN200610132096 A CN 200610132096A CN 101170060 B CN101170060 B CN 101170060B
- Authority
- CN
- China
- Prior art keywords
- extension layer
- silicon germanium
- germanium extension
- manufacture method
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出一种硅锗外延层的制造方法。此方法包括:先于第一条件下进行第一选择性外延成长工艺,其进行时间占硅锗外延层总工艺时间的1%~20%。然后,于第二条件下进行一第二选择性外延成长工艺,其进行时间占硅锗外延层总工艺时间的99%~80%。其中,第一条件为相对高温且第二条件为相对低温,或者第一条件为相对高压且第二条件为相对低压,且第一选择性外延成长工艺与第二选择性成长工艺各自所使用的反应气体至少包括含硅气体与含锗气体。
Description
技术领域
本发明涉及一种半导体结构的形成方法,且特别是涉及以选择性外延成长工艺形成硅锗外延层的方法。
背景技术
当半导体集成电路进入深次微米(Deep Sub-Micron)的工艺时,元件的尺寸逐渐缩小,使整个集成电路的运作速度将因此而能有效地提升。但是当元件的尺寸再进一步缩小时,以金属氧化物半导体晶体管(MOS transistor)来说,栅极和源极/漏极的阻值与寄生电容(parasitic capacitance)会随着增加,使元件缩小化所带来的整体电路效能的提升受到阻碍。若元件尺寸再继续缩小,整个元件的面积将会被源极/漏极的欧姆接触(ohmic contact)占掉大部份,也因此设下了集成电路集成度(integrity)的上限。
目前业界将硅锗外延层的选择性外延成长的工艺应用在半导体工艺上,以克服上述的问题。这是因为锗原子的半径比硅原子的半径大,所以当锗原子取代部份硅原子,进入硅的晶格(lattice)中时,整个晶格会因此而扭曲。在电荷携带者的密度相同时,晶格扭曲的硅或硅锗合金(strained Si or strainedSiGe),和单晶硅比其来,其电子和空穴的移动性都大幅增加,分别增加5和10倍左右,如此一来便能够降低元件阻值,使集成电路的集成度可以继续提高,发展下一代甚至下二代的产品。
然而,若是硅锗外延层的均匀度不佳,将会造成图案负载效应(patternloading effect)的问题,使得后续的工艺不易控制,而影响工艺的成品率。再者,若对于硅锗外延层的选择性外延成长工艺的控制不当,容易在非预定处生成硅锗外延层(即选择裕度小),或是导致硅锗外延层的成长速度慢、产量低等问题。尤有甚者,尚且会破坏金属氧化物半导体晶体管的绝缘间隙壁界面。
因此,如何在兼顾硅锗外延层均匀度的要求下,同时又可以达到相当的产量,并且维持良好的绝缘间隙壁界面,已经成为业界亟待解决的课题之一。
发明内容
有鉴于此,本发明的目的就是在提供一种硅锗外延层的制造方法,其可兼顾硅锗外延层的均匀度及工艺的产量。
本发明的又一目的是提供一种硅锗外延层的制造方法,利用高温选择性外延成长工艺与低温选择性外延成长工艺以形成硅锗外延层。
本发明提出一种硅锗外延层的制造方法,此方法包括:先于第一条件下进行第一选择性外延成长工艺,其进行时间占硅锗外延层总工艺时间的1%~20%。然后,于第二条件下进行一第二选择性外延成长工艺,其进行时间占硅锗外延层总工艺时间99%~80%。其中,第一条件为相对高温且该第二条件为相对低温,或者第一条件为相对高压且第二条件为相对低压,且第一、第二选择性外延成长各自所使用的反应气体至少包括含硅气体与含锗气体。
在上述硅锗外延层的制造方法的一实施例中,第一条件为相对高压,第二条件为相对低压。于相对高压下进行的第一选择性外延成长工艺的压力例如是大于等于10乇。于相对低压下进行的第一选择性外延成长工艺的压力例如是小于等于5乇。
在上述硅锗外延层的制造方法的一实施例中,第一条件为一相对高温,第二条件为一相对低温。
在上述硅锗外延层的制造方法的一实施例中,第一条件为相对高温,第二条件为相对低温。于相对高温下进行的第一选择性外延成长工艺的温度例如是介于700℃~900℃之间。而于相对低温下进行的第二选择性外延成长工艺的温度例如是介于500℃~700℃之间。
在上述硅锗外延层的制造方法的一实施例中,还包括于进行第一选择性外延成长工艺之前,进行一预退火步骤。此外,于预退火步骤之后、第一选择性外延成长工艺之前,更可以于基底上形成一垫层。
在上述硅锗外延层的制造方法的一实施例中,反应气体还包括氯化氢,氯化氢的流量介于50~200sccm之间。
在上述硅锗外延层的制造方法的一实施例中,其中含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。含硅气体的流量介于50~500sccm之间。
在上述硅锗外延层的制造方法的一实施例中,含锗气体包括锗烷。含锗气体的流量介于100~300sccm之间。
在上述硅锗外延层制造方法的一实施例中,栅极结构两侧的基底还包括一凹陷,且硅锗外延层形成于此凹陷中。
在上述硅锗外延层的制造方法的一实施例中,此硅锗外延层用以作为P型金属氧化物半导体晶体管的源/漏极。
本发明提出一种硅锗外延层的制造方法,此方法例如是先进行一高温选择性外延成长工艺,其所形成的硅锗外延层厚度为预定形成的硅锗外延层总厚度的23%~50%。然后,进行一低温选择性外延成长工艺,其所形成的硅锗外延层的厚度为该总厚度的77%~50%。高、低温选择性外延成长各自所用的反应气体至少包括含硅气体与含锗气体。
在上述硅锗外延层的制造方法的一实施例中,高温选择性外延成长工艺的温度例如介于700℃~900℃之间,低温选择性外延成长工艺的温度例如介于500℃~700℃之间。
在上述硅锗外延层的制造方法的一实施例中,还包括于进行高温选择性外延成长工艺之前,进行一预退火步骤。此外,于预退火步骤之后、高温选择性外延成长工艺之前,更可以于基底上形成一垫层。
在上述硅锗外延层的制造方法的一实施例中,反应气体还包括氯化氢,氯化氢的流量介于50~200sccm之间。
在上述硅锗外延层的制造方法的一实施例中,其中含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。含硅气体的流量介于50~500sccm之间。
在上述硅锗外延层的制造方法的一实施例中,含锗气体包括锗烷。含锗气体的流量介于100~300sccm之间。
在上述硅锗外延层制造方法的一实施例中,栅极结构两侧的基底还包括一凹陷,且硅锗外延层形成于此凹陷中。
在上述硅锗外延层的制造方法的一实施例中,此硅锗外延层用以作为P型金属氧化物半导体晶体管的源/漏极。
本发明利用高温选择性外延成长工艺与低温选择性外延性成长工艺(或高压与低压选择性外延成长工艺)而形成硅锗外延层,不但可以维持硅锗外延层具有一定的均匀度,降低对于工艺成品率的影响,同时又兼具有成长速度快,产量高的优点,解决了现有技术的问题。
为让本发明上述和其它目的、特征和优点更明显易懂,下文特举优选实施例并配合附图,详细说明如下。
附图说明
图1是本发明一实施例的硅锗外延层的制造流程图。
图2A~2B是本发明另一实施例的硅锗外延层的制造流程剖面图。
图3是本发明又一实施例的硅锗外延层的制造流程剖面图。
图4是本发明再一实施例的硅锗外延层制造流程图。
简单符号说明
110、120、130、140、410、420、430、440:步骤
200:基底
203:栅介电层
205:栅极
210:栅极结构
215、215’:绝缘间隙壁
215a、215c、215a’、215b’:氧化硅层
215b、215c’:氮化硅层
220:凹陷
230:硅锗外延层
230a:底部硅锗外延层
230b:顶部硅锗外延层
240:蚀刻终止层
具体实施方式
【第一实施例】
图1是本发明一实施例的硅锗外延层的制造流程图。
请参照图1,先进行预退火(pre-annealing)步骤110,其温度例如是800℃左右。然后,于基底上形成一层垫层(步骤120)。垫层的材料与基底相同,例如是硅。
接着,进行高温选择性外延成长工艺,高温选择性外延成长工艺进行的时间占硅锗外延层总工艺时间的1%~20%(步骤130)。在一实施例中,高温选择性外延成长工艺进行的时间例如是占硅锗外延层总工艺时间的1%~15%,优选是1%~10%,更佳是3%~6%。在一实施例中,高温选择性外延成长工艺例如是进行约30秒。
此高温选择性外延成长工艺的温度例如是介于700℃~900℃之间,优选例如是介于750℃~850℃之间,或是以780℃左右的高温来进行外延的成长。
在高温选择性外延成长工艺中,所使用的反应气体至少包括含硅气体与含锗气体。含硅气体例如是硅甲烷、硅乙烷或二氯硅甲烷,含硅气体的流量例如是介于50~500sccm,优选例如是介于80~150sccm左右。含锗气体例如是锗烷,其流量例如是介于100~300sccm之间,优选例如是介于130~180sccm之间。
此外,反应气体还可以包括氯化氢,用来加强膜层的均匀度,降低负载效应。在一实施例中,氯化氢的流量例如介于50~200sccm之间,优选介于110~150sccm之间。
之后,进行一低温选择性外延成长工艺(步骤140),其进行的时间占硅锗外延层总工艺时间99%~80%。在一实施例中,低温选择性外延成长工艺进行的时间例如是占硅锗外延层总工艺时间的99%~85%,优选是99%~90%,更佳是97%~94%。在一实施例中,低温选择性外延成长工艺例如是进行约700~800秒。
此低温选择性外延成长工艺的温度例如是介于500℃~700℃之间,优选例如是介于600℃~700℃,或是以650℃左右的温度进行之。
低温选择性外延成长工艺中,至少会使用含硅气体与含锗气体这两种反应气体。含硅气体例如是硅甲烷、硅乙烷或二氯硅甲烷,含硅气体的流量例如是介于50~500sccm,优选例如是80~150sccm左右。含锗气体例如是锗烷,其流量例如是介于100~300sccm之间,优选例如是介于130~180sccm之间。
此外,反应气体还可以包括氯化氢,用来加强膜层的均匀度,降低负载效应。在一实施例中,氯化氢的流量例如是介于50~200sccm之间,优选是介于110~150sccm。
值得一提的是,高温选择性外延成长工艺与低温选择性外延成长工艺可以是使用相同的反应气体,也可以是使用不同的反应气体来进行的。
另外,特别注意的是,由于本发明主要是在形成硅锗外延层,因此,关于预退火步骤(步骤110)与垫层的形成(步骤120)可以视工艺的需求而择定之。
上述步骤130与步骤140是以选择性外延成长工艺进行的时间来说明,在另一实施例中,也可以从硅锗外延层所形成的厚度来说明上述工艺步骤。亦即,先进行的高温选择性外延成长工艺,其所形成的硅锗外延层的厚度为预定形成的硅锗外延层总厚度的23%~50%。后进行的低温选择性外延成长工艺,所形成的硅锗外延层的厚度则为预定形成的硅锗外延层总厚度的77%~50%。
上述硅锗外延层的制造方法中,先利用高温选择性外延成长工艺形成底部的硅锗外延层,再以低温选择性外延成长工艺,于基底上形成顶部的硅锗外延层。如此一来,既可以提高选择性外延成长工艺的选择裕度,又能够增加工艺的产量。此外,本发明提出的制造方法还可以维持绝缘间隙壁的界面保持良好,并且兼顾硅锗外延层的均匀度,而降低图案负载效应(patternloading effect)的影响。
【第二实施例】
图2A至图2B是绘示本发明另一实施例的一种硅锗外延层的制造流程剖面图。
请参照图2A,本发明提出的硅锗外延层的制造方法可应用于PMOS晶体管的工艺。在基底200中形成隔离结构201,再于基底200上形成栅极结构210。其中,基底200例如是硅基底,隔离结构201例如是氧化硅浅沟槽隔离结构。栅极结构210由下而上例如包括栅介电层203与栅极205。栅介电层203的材料例如是氧化硅,栅极205的材料例如是掺杂多晶硅、金属、金属硅化物或其它导体。硅锗外延层至少预定形成于栅极结构210两侧的基底200上。
在一实施例中,栅极结构210两侧还可具有绝缘间隙壁215,其可为单层的绝缘材料如氧化硅,或是多层的绝缘材料。在一实施例中,绝缘间隙壁215由栅极结构210往外可以是一层氧化硅层215a、一层氮化硅层215b与一层氧化硅层215c的组合(如图2A所示)。
请参照图3,在一实施例中,绝缘间隙壁215也可以是由一层氧化硅层215a’、一层氧化硅层215b’与一层氮化硅层215c’组合而成。
在形成栅极结构210之后,在栅极结构205两侧的基底200中形成凹陷220(如图2A所示)。
请继续参照图2A,硅锗外延层将设于凹陷220之中,其制造方法例如是先进行一预退火步骤,预退火步骤的温度例如是在800℃左右,进行的时间例如是120秒左右。然后,于基底上形成一层垫层(未绘示),垫层的材料是与基底相同的材料,例如是硅。垫层的形成方法例如是以化学气相沉积法进行20~30秒。
由于本发明主要是在形成硅锗外延层,因此,关于预退火步骤或是垫层的形成与否可以视工艺的需求而定。
接着,请参照图2B,进行高温选择性外延成长工艺,此高温选择性外延成长工艺的温度例如是介于700℃~900℃之间,优选例如是介于750℃~850℃之间,或是以780℃左右的高温来进行外延的成长。高温选择性外延成长工艺例如是进行约30秒。高温选择性外延成长工艺所形成的底部硅锗外延层230a的厚度约为预定形成的硅锗外延层总厚度的23%~50%。在一实施例中,底部硅锗外延层230a例如是300~600埃之间。
在高温选择性外延成长工艺中,所使用的反应气体至少包括含硅气体与含锗气体。在一实施例中,含硅气体例如是硅甲烷、硅乙烷或二氯硅甲烷,含硅气体的流量例如是介于50~500sccm,优选例如是介于80~150sccm左右。含锗气体例如是锗烷,其流量例如是介于100~300sccm之间,优选例如是介于130~180sccm之间。
此外,反应气体还可以包括氯化氢,用来加强膜层的均匀度,降低负载效应。在一实施例中,氯化氢流量例如介于50~200sccm之间,优选是介于110~150sccm之间。
在一实施例中,高温选择性外延成长工艺所使用的含硅气体为二氯硅甲烷,流量是120sccm,含锗气体为锗烷,流量例如是160sccm,氯化氢气体的流量例如是140sccm,而工艺进行中,反应气体的压力例如是15torr。
之后,请参照图2B,进行一低温选择性外延成长工艺(步骤140),其温度例如约500℃~700℃,优选约600℃~700℃,更佳约650℃。低温选择性外延成长工艺所形成的顶部硅锗外延层230b的厚度约为预定形成的硅锗外延层总厚度的77%~50%。在一实施例中,顶部硅锗外延层230b的厚度例如约600~1000埃。含底部、顶部硅锗外延层230a、230b的硅锗外延层230总厚度例如约1200~1300埃。低温选择性外延成长工艺的时间例如约700~800秒。
低温选择性外延成长工艺至少使用含硅气体与含锗气体,前者例如是硅甲烷、硅乙烷或二氯硅甲烷,流量例如约50~500sccm,优选约80~150sccm;后者例如是锗烷,其流量例如约100~300sccm,优选约130~180sccm。
此外,反应气体还可以包括氯化氢,用来加强膜层的均匀度,降低负载效应。在一实施例中,氯化氢的流量例如是介于50~200sccm之间,优选是介于110~150sccm。
在一实施例中,低温选择性外延成长工艺所使用的含硅气体为硅甲烷,流量是136sccm,含锗气体为锗烷,流量是265sccm,氯化氢气体的流量例如是115sccm,而工艺进行中的压力例如是10torr。
上述实施例是以高温与低温选择性外延成长工艺所形成的硅锗外延层厚度来说明,在另一实施例中,也可以从外延成长工艺进行的时间来说明。如同第一实施例中所述,高温选择性外延成长工艺进行的时间可以占硅锗外延层总工艺时间的1%~20%,而低温选择性外延成长工艺进行的时间可以是占硅锗外延层总工艺时间的99%~80%。
另外,选择性外延成长工艺进行的时间与其所欲形成的厚度相关,而此厚度随着工艺世代(generation)而有所不同,且底部硅锗外延层230a与顶部硅锗外延层230b的厚度也不尽相同,其端视元件的设计与需求而定。
另外,值得一提的是,高温选择性外延成长工艺与低温选择性外延成长工艺可以是使用相同的反应气体,也可以是使用不同的反应气体来进行的。
形成硅锗外延层230之后,更可以于硅锗外延层230中掺杂P型掺杂物,如硼或铟,以形成PMOS晶体管。另外,在基底200上还可以形成蚀刻终止层240,其材料例如是氮化硅,形成方法例如是化学气相沉积法。蚀刻终止层240例如是作为后续蚀刻接触窗(未绘示)的蚀刻终止层,且还可以兼具有高压缩应力(compressive stress),而能够达到提高P型金属氧化物半导体晶体管的驱动电流的效果。
由于高温选择性外延成长工艺的选择裕度大、成长速度快,可以在栅极结构210两侧的基底200上快速地形成底部硅锗外延层230a,进而提高产量。而且,高温选择性外延成长工艺还能维持绝缘间隙壁215的界面不受破坏。
另外,以低温选择性外延成长工艺形成顶部硅锗外延层230b,则可以兼顾硅锗外延层230的均匀度,而降低图案负载效应(pattem loading effect)的影响。如此一来,可以使得后续工艺的控制较为容易,同时亦提高了工艺的成品率。
【第三实施例】
图4是绘示本发明再一实施例的一种硅锗外延层的制造流程步骤图。
请参照图4,本实施例的硅锗外延层例如是在基底上形成此硅锗外延层。先对基底进行一表面处理步骤(步骤410),如预清洗或气体扩散。然后,进行一预退火步骤(步骤420),预退火的温度例如是在800℃左右。
接着,进行高压选择性工艺,高压择性外延成长工艺进行的时间占硅锗外延层总工艺时间的1%~20%(步骤430),优选例如是8%~17%。
此高压选择性外延成长工艺的压力例如是大于或等于10乇(torr),温度例如是650℃。其所使用的反应气体至少包括含硅气体与含锗气体。含硅气体例如是硅甲烷、硅乙烷或二氯硅甲烷,含硅气体的流量例如是介于50~500sccm,优选例如是介于50~150sccm左右。含锗气体例如是锗烷,其流量例如是介于100~300sccm之间,优选例如是介于150~250sccm之间。
此外,反应气体还可以包括氯化氢,其流量例如是介于50~200sccm之间,优选是介于100~200sccm之间。
继而,进行低压选择性工艺,低压择性外延成长工艺进行的时间占硅锗外延层总工艺时间的99%~80%(步骤440),优选例如是92%~83%。
此低压选择性外延成长工艺的压力例如是小于或等于5乇(torr),温度例如是650℃。其所使用的反应气体至少包括含硅气体与含锗气体。含硅气体例如是硅甲烷、硅乙烷或二氯硅甲烷,含硅气体的流量例如是介于50~500sccm,优选例如是介于50~150sccm左右。含锗气体例如是锗烷,其流量例如是介于100~300sccm之间,优选例如是介于150~250sccm之间。
反应气体同样还可以包括氯化氢,其流量例如是介于50~200sccm之间,优选是介于100~200sccm之间。
在一实施例中,例如是以高压选择性外延成长工艺形成100~200埃的硅锗外延层,然后再以低压选择性外延成长工艺形成1000~1100埃的硅锗外延层。
由于高压选择性外延成长工艺的选择裕度大,对于表面质量的敏感度较低,可以先快速地形成底部的硅锗外延层。之后再进行低压选择性外延成长工艺,来降低负载效应产生的影响,进而提高膜层的均匀度。
本实施例所形成的硅锗外延层的剖面示意图,可以参照第二实施例中图2A至图2B,以及图3。当然,本实施例提出的方法可以用在其它需要形成硅锗外延层的工艺中,并不以P型金属氧化物半导体晶体管的工艺为限。
值得一提的是,在一实施例中,若是基底表面是洁净的,则于预退火的步骤之后,更可以是直接进行低压选择性外延成长工艺,例如以低于或等于5乇的低压,形成硅锗外延层。此种方式同样可以达到降低负载效应的效果。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (28)
1.一种硅锗外延层的制造方法,该方法包括:
于第一条件下进行第一选择性外延成长工艺,其进行时间占该硅锗外延层的总工艺时间的1%~20%;以及
于第二条件下进行第二选择性外延成长工艺,其进行时间占该硅锗外延层的总工艺时间的99%~80%,
其中,该第一条件为相对高温且该第二条件为相对低温,或者该第一条件为相对高压且该第二条件为相对低压,
该第一选择性外延成长工艺与该第二选择性成长工艺各自所使用的反应气体至少包括含硅气体与含锗气体。
2.如权利要求1所述的硅锗外延层的制造方法,其中该第一条件为相对高压且该第二条件为相对低压,于该相对高压下进行的该第一选择性外延成长工艺的压力大于等于10乇。
3.如权利要求1所述的硅锗外延层的制造方法,其中该第一条件为相对高压且该第二条件为相对低压,于该相对低压下进行的该第一选择性外延成长工艺的压力小于等于5乇。
4.如权利要求1所述的硅锗外延层的制造方法,其中该第一条件为相对高温且该第二条件为相对低温,于该相对高温下进行的该第一选择性外延成长工艺的温度介于700℃~900℃之间。
5.如权利要求1所述的硅锗外延层的制造方法,其中该第一条件为相对高温且该第二条件为相对低温,于该相对低温下进行的该第二选择性外延成长工艺的温度介于500℃~700℃之间。
6.如权利要求1所述的硅锗外延层的制造方法,还包括于进行该第一选择性外延成长工艺之前,进行预退火步骤。
7.如权利要求6所述的硅锗外延层的制造方法,还包括于该预退火步骤之后、该第一选择性外延成长工艺之前,于基底上形成垫层。
8.如权利要求1所述的硅锗外延层的制造方法,其中该反应气体还包括氯化氢。
9.如权利要求8所述的硅锗外延层的制造方法,其中该氯化氢的流量介于50~200sccm之间。
10.如权利要求1所述的硅锗外延层的制造方法,其中该含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。
11.如权利要求1所述的硅锗外延层的制造方法,其中该含硅气体的流量介于50~500sccm之间。
12.如权利要求1所述的硅锗外延层的制造方法,其中该含锗气体包括锗烷。
13.如权利要求1所述的硅锗外延层的制造方法,其中该含锗气体的流量介于100~300sccm之间。
14.如权利要求1所述的硅锗外延层的制造方法,其中基底还包括凹陷,且该硅锗外延层形成于该凹陷中。
15.如权利要求1所述的硅锗外延层的制造方法,其中该硅锗外延层用以做为P型金属氧化物半导体晶体管的源/漏极。
16.一种硅锗外延层的制造方法,该方法包括:
进行高温选择性外延成长工艺,其所形成的硅锗外延层厚度为预定的该硅锗外延层总厚度的23%~50%;以及
进行低温选择性外延成长工艺,其所形成的该硅锗外延层厚度为预定的该硅锗外延层总厚度的77%~50%,且该高温选择性外延成长工艺与该低温选择性成长工艺各自所使用的反应气体至少包括含硅气体与含锗气体。
17.如权利要求16所述的硅锗外延层的制造方法,其中该高温选择性外延成长工艺的温度介于700℃~900℃之间。
18.如权利要求16所述的硅锗外延层的制造方法,其中该低温选择性外延成长工艺的温度介于500℃~700℃之间。
19.如权利要求16所述的硅锗外延层的制造方法,还包括于进行该高温选择性外延成长工艺之前,进行预退火步骤。
20.如权利要求19所述的硅锗外延层的制造方法,还包括于该预退火步骤之后、该高温选择性外延成长工艺之前,于基底上形成垫层。
21.如权利要求16所述的硅锗外延层的制造方法,其中该反应气体还包括氯化氢。
22.如权利要求21所述的硅锗外延层的制造方法,其中氯化氢的流量介于50~200sccm之间。
23.如权利要求16所述的硅锗外延层的制造方法,其中该含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。
24.如权利要求16所述的硅锗外延层的制造方法,其中该含硅气体的流量介于50~500sccm之间。
25.如权利要求16所述的硅锗外延层的制造方法,其中该含锗气体包括锗烷。
26.如权利要求16所述的硅锗外延层的制造方法,其中该含锗气体的流量介于100~300sccm之间。
27.如权利要求16所述的硅锗外延层的制造方法,其中基底还包括凹陷,且该硅锗外延层形成于该凹陷中。
28.如权利要求16所述的硅锗外延层的制造方法,其中该硅锗外延层用以作为P型金属氧化物半导体晶体管的源/漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101320962A CN101170060B (zh) | 2006-10-24 | 2006-10-24 | 硅锗外延层的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101320962A CN101170060B (zh) | 2006-10-24 | 2006-10-24 | 硅锗外延层的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101170060A CN101170060A (zh) | 2008-04-30 |
CN101170060B true CN101170060B (zh) | 2010-11-17 |
Family
ID=39390624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101320962A Expired - Fee Related CN101170060B (zh) | 2006-10-24 | 2006-10-24 | 硅锗外延层的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101170060B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101866835B (zh) * | 2010-05-19 | 2011-10-19 | 中国科学院半导体研究所 | 一种高锗组分锗硅虚衬底的制备方法 |
CN102479717B (zh) * | 2010-11-29 | 2015-07-08 | 中芯国际集成电路制造(北京)有限公司 | 硅锗外延层的形成方法 |
CN102938415B (zh) * | 2011-08-16 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN107621676B (zh) * | 2017-08-11 | 2020-06-26 | 深圳市迅特通信技术有限公司 | 一种光模块 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178278C (zh) * | 2002-06-28 | 2004-12-01 | 中国科学院上海微系统与信息技术研究所 | 射频等离子体分子束外延生长氮化镓的双缓冲层工艺 |
CN1184669C (zh) * | 2002-12-10 | 2005-01-12 | 西安电子科技大学 | 硅锗/硅的化学气相沉积生长方法 |
CN101047122A (zh) * | 2006-12-20 | 2007-10-03 | 南京国盛电子有限公司 | 6″vdmos管用硅外延片的制造方法 |
-
2006
- 2006-10-24 CN CN2006101320962A patent/CN101170060B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178278C (zh) * | 2002-06-28 | 2004-12-01 | 中国科学院上海微系统与信息技术研究所 | 射频等离子体分子束外延生长氮化镓的双缓冲层工艺 |
CN1184669C (zh) * | 2002-12-10 | 2005-01-12 | 西安电子科技大学 | 硅锗/硅的化学气相沉积生长方法 |
CN101047122A (zh) * | 2006-12-20 | 2007-10-03 | 南京国盛电子有限公司 | 6″vdmos管用硅外延片的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101170060A (zh) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11011518B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI278939B (en) | A microelectronic device and method of fabricating the same | |
CN100403540C (zh) | 集成电路元件及其形成方法 | |
KR101446822B1 (ko) | 다층 소스/드레인 스트레서 | |
US7494884B2 (en) | SiGe selective growth without a hard mask | |
JP5350815B2 (ja) | 半導体装置 | |
US20080076236A1 (en) | Method for forming silicon-germanium epitaxial layer | |
JP5286664B2 (ja) | 半導体装置の製造方法 | |
US7175709B2 (en) | Epitaxy layer and method of forming the same | |
US8173526B2 (en) | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator | |
CN100365766C (zh) | 厚应变硅层及含有厚应变硅层的半导体结构的形成方法 | |
CN1836313A (zh) | 绝缘体上应变硅的单栅极和双栅极mosfet及其形成方法 | |
CN102254866A (zh) | 半导体结构的形成方法 | |
TW201508923A (zh) | 積體電路結構及其形成方法 | |
KR20080066782A (ko) | 스트레서층에 인접한 액티브 영역을 갖는 트랜지스터구조를 포함하는 전자 디바이스와 이의 형성 공정 | |
KR101648279B1 (ko) | 반도체 표면-근처 층의 도핑 농도를 증대시키는 방법 및 그의 제조 방법 | |
CN101170060B (zh) | 硅锗外延层的制造方法 | |
JP2007281038A (ja) | 半導体装置 | |
US20110306170A1 (en) | Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process | |
US20090309190A1 (en) | Semiconductor processing | |
KR20040029285A (ko) | 집적 회로들을 위한 낮은 열 예산의 실리콘 리치 실리콘질화물 | |
US8587026B2 (en) | Semiconductor device and manufacturing method thereof | |
TW200816384A (en) | Method for semiconductor device performance enhancement | |
Yamauchi et al. | Fabrication of high aspect ratio doping region by using trench filling of epitaxial Si growth | |
WO2006039715A1 (en) | Semiconductor devices having bonded interfaces and methods for making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101117 Termination date: 20111024 |