CN102479717B - 硅锗外延层的形成方法 - Google Patents
硅锗外延层的形成方法 Download PDFInfo
- Publication number
- CN102479717B CN102479717B CN201010566044.2A CN201010566044A CN102479717B CN 102479717 B CN102479717 B CN 102479717B CN 201010566044 A CN201010566044 A CN 201010566044A CN 102479717 B CN102479717 B CN 102479717B
- Authority
- CN
- China
- Prior art keywords
- silicon germanium
- extension layer
- silicon
- germanium extension
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种硅锗外延层的形成方法,包括:提供形成有栅极的硅衬底;在位于所述栅极两侧衬底内形成开口;对所述开口进行第一退火工艺;在所述开口内形成硅锗外延层;至少分两步形成所述硅锗外延层,且至少有一步形成硅锗外延层后进行退火工艺。本发明首先形成在衬底内的开口进行退火,并在所述开口内形成硅锗外延层,至少分两步形成所述硅锗外延层,且至少有一步形成硅锗外延层后进行退火工艺,可以去除在生长硅锗外延层环境引入的杂质或水分,以改善后续的硅锗外延层生长环境。以解决硅锗外延层内的空隙,避免因空隙释放应力,使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种硅锗外延层的形成方法。
背景技术
众所周知,机械应力可以改变硅材料的能隙和载流子迁移率,最近,机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力,提高了载流子(n-沟道晶体管中的电子,p-沟道晶体管中的空穴)迁移率,就提高了驱动电流,因而应力可以极大地提高晶体管的性能。
应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner),在PMOS晶体管上形成压应力衬垫层(compressive stress liner),从而增大了PMOS晶体管和NMOS晶体管的驱动电流,提高了电路的响应速度。据研究,使用双应力衬垫技术的集成电路能够带来24%的速度提升。
在现有的高性能的半导体器件中,首先在需要形成源区和漏区的区域形成硅锗,然后再进行掺杂形成PMOS晶体管的源区和漏区,形成硅锗是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力,进一步提高压应力,提高晶体管的性能。
公开号为CN1011700060A的中国专利申请中提供了一种在源漏区域采用硅锗(SiGe)的PMOS晶体管的形成方法,其具体包括:在硅衬底上形成栅极结构;在栅极结构两侧的硅衬底内形成开口;在所述开口进行选择性外延生长形成硅锗外延层;对所述硅锗外延层进行掺杂,以形成源区和漏区。
但是形成所述硅锗外延层时,常常因为所述硅锗外延层的材质疏松,或者硅锗外延层材料内部存在有空隙而释放硅锗外延层内的应力,使得所述硅锗和硅之间不能形成较佳的晶格失配,不能提供PMOS晶体管所需要的压应力。
发明内容
本发明解决的问题是提供硅锗外延层的形成方法,以解决硅锗外延层内的空隙,避免因空隙释放应力,使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。
为解决上述问题,本发明提供一种硅锗外延层的形成方法,包括:
提供硅衬底,所述硅衬底上形成有栅极;
在位于所述栅极两侧衬底内形成开口;
在所述开口内形成硅锗外延层;
其中,至少分两步形成所述硅锗外延层,且至少有一步形成硅锗外延层后进行退火工艺。
可选的,在所述开口内形成硅锗外延层前,还包括对所述开口进行第一退火工艺。
可选的,所述硅锗外延层分为两步进行,具体包括:在形成开口且对所述开口进行第一退火工艺后,在所述开口内形成第一硅锗外延层;对所述第一硅锗外延层进行第二退火工艺;最后,在所述第一硅锗外延层上形成第二硅锗外延层。
可选的,第一退火工艺参数为:氢气的流量为20~50slm,退火时间为60~120S,退火温度800~850℃,腔室压强为1~700Torr。
可选的,第二退火工艺参数为:氢气的流量为20~50slm,退火时间为60~120S,退火温度650~850℃,腔室压强为1~50Torr。
可选的,所述第一硅锗外延层的厚度为待形成的总硅锗外延层厚度的30~70%。
可选的,所述硅锗外延层的形成方法为选择性外延生长。
可选的,所述选择性外延生长的腔室压强范围为5~20torr,温度范围为550~800℃。
可选的,所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。
可选的,所述反应气体包括氯化氢。
可选的,所述氯化氢气体的流量范围为50~200sccm。
可选的,所述含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。
可选的,所述含硅气体的流量范围为30~300sccm。
可选的,所述含锗气体包括锗烷。
可选的,所述含锗气体的流量范围为5~500sccm。
可选的,所述反应气体还包括氢气。
可选的,所述氢气的流量范围为5~50slm。
与现有技术相比,本发明具有以下优点:
本发明首先形成在衬底内的开口进行退火,并在所述开口内形成硅锗外延层,所述硅锗外延层至少分两步形成,且每次形成部分硅锗外延层后,选择性进行退火工艺,可以去除在生长硅锗外延层环境引入的杂质或水分,以改善后续的硅锗外延层生长环境,以解决硅锗外延层内的空隙,避免因空隙释放应力,使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。
附图说明
图1是本发明一个实施例的硅锗外延层的形成方法流程示意图;
图2~图6为本发明一个实施例的硅锗外延层的形成方法的剖面结构示意图。
具体实施方式
现有技术在形成所述硅锗外延层时,常常因为所述硅锗外延层的材质疏松,或者硅锗外延层材料内部存在有空隙而释放硅锗外延层内的应力,使得所述硅锗和硅之间不能形成较佳的晶格失配,不能提供PMOS晶体管所需要的压应力。
为解决上述问题,本发明提供一种硅锗外延层的形成方法,包括:提供硅衬底,所述硅衬底上形成有栅极;在位于所述栅极两侧衬底内形成开口,后续形成的硅锗外延层形成于该开口内;在所述开口内形成硅锗外延层;其中,至少分两步形成所述硅锗外延层,且至少有一步形成硅锗外延层后进行退火工艺。
本发明通过至少两步形成所述硅锗外延层,且至少一次形成硅锗外延层后进行有退火工艺,可以去除生长硅锗外延层时引入的杂质或水分。以解决硅锗外延层内的空隙,避免因空隙释放应力,使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。
图1为本发明一个实施例硅锗外延层的形成方法流程示意图,参考图1,包括:
步骤S1,提供硅衬底,所述衬底上形成有栅极结构;
步骤S2,在所述栅极结构两侧的衬底内分别形成开口,所述开口用于后续形成硅锗外延层;
步骤S3,对所述开口进行第一退火,去除位于所述开口内的杂质和水分;
步骤S4,选择性外延生长,在所述开口内形成第一硅锗外延层;
步骤S5,对形成有第一硅锗外延层的开口进行第二退火,去除因选择性外延生长引入的杂质和水分;
步骤S6,选择性外延生长,在所述开口内形成第二硅锗外延层。
为了使本领域技术人员更好的理解本发明,下面结合附图以及具体实施例进行详细说明本发明一个实施例的硅锗外延层的形成方法。
如图2所示,首先提供衬底100,所述衬底100内形成有隔离区110,所述衬底100表面上形成有栅极结构,所述栅极结构包括栅介质层210和位于所述栅介质层210上的栅极220。所述衬底100可以是硅基底,隔离结构110可以是氧化硅浅沟槽隔离结构。栅介质层210的材料可以是氧化硅,栅极220的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。
进一步地,所述栅极结构两侧的衬底100内形成有开口300,用以在后续形成硅锗外延层,所述开口300采用等离子刻蚀方法形成。
进一步地,在进行硅锗外延工艺前,需要将上述结构在酸槽内进行清洗处理,以去除位于开口300内的颗粒和有机物。
如图3所示,对所述开口300进行第一退火工艺,所述第一退火工艺应在完成所述清洗处理后的7小时内进行,以避免在开口300内表面产生新的氧化物。所述退火工艺可以进一步去除开口300内表面的氧化物,及其在无尘室空间带来的水分、碳氢有机物等杂质。所述第一退火工艺的参数包括:氢气的流量为20~50slm,退火时间为60~120S,退火温度800~850℃,腔室压强为1~700Torr。作为一个实施例,所述氢气流量为20slm,退火时间为80S,退火温度为800℃,腔室压强为500Torr。
经过上述退火工艺,可以去除所述开口300内的杂质和水分。
如图4所示,通过第一选择性外延生长工艺,在所述开口300内形成第一硅锗外延层310,所述第一硅锗外延层310可以是预定待形成的硅锗外延层总厚度的30%~70%。作为一个实施例,所述第一硅锗外延层310的厚度范围为300~600埃;本实施例中,所述第一硅锗外延层310的厚度为300埃。
其中,所述选择性外延生长的腔室压强范围为1~20torr,温度范围为550~800℃。所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。
上述含硅气体的总流量范围为30~300sccm。所述含锗气体的流量范围为5~500sccm。所述反应气体中的含硅气体为硅甲烷、硅乙烷或二氯硅甲烷,所述含锗气体包括锗烷。本实施例中,所述含硅气体的总流量为200sccm,所述含锗气体的流量为300sccm。
进一步地,所述反应气体还可以包含有氯化氢或氢气,或者同时含有氯化氢和氢气,所述氯化氢气体的流量范围为50~200sccm,所述氢气的流量范围为5~50slm。本实施例中,所述氯化氢气体的流量为100sccm,所述氢气的流量为30slm。
其中,所述反应气体中加入氯化氢用以保证外延的选择性。因为在外延锗化硅生长过程中,只需要在开口的硅表面外延生长,其他介电层中不需要形成锗化硅,所以通过加入氯化氢可以避免在介质层上形成锗化硅,以加强形成的第一硅锗外延层的均匀性。
因为上述的选择性外延生长的反应气体在引入时候,均携带有大量的水分和其他气体,如氧气或其他的碳氢化合物气体,如下表所示为各类反应气体所携带的杂质成分:
上述的水分、氧气和其他碳氢化合物气体的引入,会导致形成的硅锗外延层内部出现空隙,造成硅锗外延层材质疏松,所述空隙将释放硅锗外延层内的应力,使得所述硅锗和硅之间不能形成较佳的晶格失配,不能提供PMOS晶体管所需要的压应力。所以去除所述内部存在的空隙,加强所述硅锗外延层的致密性,对PMOS晶体管的压应力十分重要。
如图5所示,对形成有所述第一硅锗外延层310的开口进行第二退火工艺,所述第二退火工艺参数为:氢气的流量为20~50slm,退火时间为60~120S,退火温度650~850℃,腔室压强为1~50Torr。本实施例中,所述氢气流量为20slm,退火时间为80S,退火温度为700℃,腔室压强为30Torr。
经过上述退火工艺,可以去除第一硅锗外延层310的开口300内的水分、氧气和其他碳氢化合物气体。所述水分、氧气和其他碳氢化合物气体是因为上述的第一选择性外延生长工艺引入的,若继续保留在所述开口内,将造成后续形成的第二硅锗外延层320内部出现空隙,恶化所述第二硅锗外延层320的材质的致密性。
具体地,所述退火工艺通过高温可以去除水分,而氢气作为载气,可以很好地和所述反应气体带入的氧气及其碳氢化合物杂质反应,最后通过带泵的尾气系统抽出反应腔体。
如图6所示,通过第二选择性外延生长工艺,在所述开口300内形成第二硅锗外延层320,所述第一硅锗外延层310和第二硅锗外延层320的总厚度为预定待形成的硅锗外延层总厚度。作为一个实施例,所述第二硅锗外延层310的厚度范围为100~600埃;本实施例中,所述第二硅锗外延层310的厚度为300埃。
其中,所述选择性外延生长的腔室压强范围为1~20torr,温度范围为550~800℃。所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。
上述含硅气体的总流量范围为30~300sccm。所述含锗气体的流量范围为5~500sccm。所述反应气体中的含硅气体为硅甲烷、硅乙烷或二氯硅甲烷,所述含锗气体包括锗烷。本实施例中,所述含硅气体的总流量为200sccm,所述含锗气体的流量为300sccm。
进一步地,所述反应气体还可以包含有氯化氢或氢气,或者同时含有氯化氢和氢气,所述氯化氢气体的流量范围为50~200sccm,所述氢气的流量范围为5~50slm。本实施例中,所述氯化氢气体的流量为100sccm,所述氢气的流量为30slm。
其中,所述反应气体中加入氯化氢用以保证外延的选择性。因为在外延锗化硅生长过程中,只需要在开口的硅表面外延生长,其他介电层中不需要形成锗化硅,所以通过加入氯化氢可以避免在介质层上形成锗化硅,以加强形成的第二硅锗外延层的均匀性。
本发明的硅锗外延层分两步形成,且每次形成部分硅锗外延层后,选择性进行退火工艺,可以去除在生长硅锗外延层环境引入的杂质或水分,以改善后续的硅锗外延层生长环境。改善硅锗外延层内出现空隙的现象,避免因空隙释放应力,使得所述硅锗外延层不能提供PMOS晶体管所需要的压应力。
本实施例中,所述硅锗外延层分两步形成,且在每次形成硅锗外延层时,均对所述开口进行退火,以去除位于所述开口的杂质,作为其他实施例,还可以分两步以上的工艺步骤完成形成硅锗外延层,且在每次形成硅锗外延层时,均对所述开口进行退火,以去除位于所述开口的杂质,此处就不详细叙述。
进一步地,选择性外延生长工艺进行的时间与其所预形成的厚度有关,而此厚度随着工艺的不同有所不同,且底部硅锗外延层与其顶部的硅锗外延层的厚度也不相同,具体参数应视元件的设计和需求而定。
进一步地,第一选择性外延生长工艺与第二选择性外延生长工艺可以是使用相同的反应气体,也可以是使用不同的反应气体来进行。
进一步地,在形成硅锗外延层后,还可以在所述硅锗外延层内掺杂P型残杂物,如铟或硼,以形成PMOS晶体管。
以上所述仅为本发明的具体实施例,为了使本领域技术人员更好的理解本发明的精神,然而本发明的保护范围并不以该具体实施例的具体描述为限定范围,任何本领域的技术人员在不脱离本发明精神的范围内,可以对本发明的具体实施例做修改,而不脱离本发明的保护范围。
Claims (15)
1.一种硅锗外延层的形成方法,其特征在于,包括:
提供硅衬底,所述硅衬底上形成有栅极;
在位于所述栅极两侧衬底内形成开口;
在所述开口内形成硅锗外延层前,对所述开口进行第一退火工艺,以去除位于所述开口内的杂质和水分;
在所述开口内形成硅锗外延层,至少分两步形成所述硅锗外延层,且至少有一步形成硅锗外延层后进行退火工艺;具体包括:
在形成开口且对所述开口进行第一退火工艺后,在所述开口内形成第一硅锗外延层;
在形成第一硅锗外延层后,对所述第一硅锗外延层进行第二退火工艺,以去除在生长硅锗外延层环境引入的杂质和水分,改善后续的硅锗外延层生长环境;
最后,在所述第一硅锗外延层上形成第二硅锗外延层。
2.如权利要求1所述的硅锗外延层的形成方法,其特征在于,第一退火工艺参数为:氢气的流量为20~50slm,退火时间为60~120S,退火温度800~850℃,腔室压强为1~700Torr。
3.如权利要求1所述的硅锗外延层的形成方法,其特征在于,第二退火工艺参数为:氢气的流量为20~50slm,退火时间为60~120S,退火温度650~850℃,腔室压强为1~50Torr。
4.如权利要求1所述的硅锗外延层的形成方法,其特征在于,所述第一硅锗外延层的厚度为待形成的总硅锗外延层厚度的30~70%。
5.如权利要求1所述的硅锗外延层的形成方法,其特征在于,所述硅锗外延层的形成方法为选择性外延生长。
6.如权利要求5所述的硅锗外延层的形成方法,其特征在于,所述选择性外延生长的腔室压强范围为1~20torr,温度范围为550~800℃。
7.如权利要求6所述的硅锗外延层的形成方法,其特征在于,所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。
8.如权利要求7所述的硅锗外延层的形成方法,其特征在于,所述反应气体包括氯化氢。
9.如权利要求8所述的硅锗外延层的形成方法,其特征在于,所述氯化氢气体的流量范围为50~200sccm。
10.如权利要求7所述的硅锗外延层的形成方法,其特征在于,所述含硅气体包括硅甲烷、硅乙烷或二氯硅甲烷。
11.如权利要求10所述的硅锗外延层的形成方法,其特征在于,所述含硅气体的流量范围为30~300sccm。
12.如权利要求7所述的硅锗外延层的形成方法,其特征在于,所述含锗气体包括锗烷。
13.如权利要求12所述的硅锗外延层的形成方法,其特征在于,所述含锗气体的流量范围为5~500sccm。
14.如权利要求7所述的硅锗外延层的形成方法,其特征在于,所述反应气体还包括氢气。
15.如权利要求14所述的硅锗外延层的形成方法,其特征在于,所述氢气的流量范围为5~50slm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010566044.2A CN102479717B (zh) | 2010-11-29 | 2010-11-29 | 硅锗外延层的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010566044.2A CN102479717B (zh) | 2010-11-29 | 2010-11-29 | 硅锗外延层的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102479717A CN102479717A (zh) | 2012-05-30 |
CN102479717B true CN102479717B (zh) | 2015-07-08 |
Family
ID=46092298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010566044.2A Active CN102479717B (zh) | 2010-11-29 | 2010-11-29 | 硅锗外延层的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102479717B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103325665B (zh) * | 2013-05-28 | 2017-10-10 | 上海华虹宏力半导体制造有限公司 | 多晶硅层的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435862A (zh) * | 2002-01-31 | 2003-08-13 | 夏普株式会社 | 制造半导体基质的方法 |
CN1988110A (zh) * | 2005-12-22 | 2007-06-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN101170060A (zh) * | 2006-10-24 | 2008-04-30 | 联华电子股份有限公司 | 硅锗外延层的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349522A (ja) * | 2003-05-23 | 2004-12-09 | Toshiba Ceramics Co Ltd | 半導体基板の製造方法 |
US20070202669A1 (en) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | Epitaxial growth method and semiconductor device fabrication method |
JP5076388B2 (ja) * | 2006-07-28 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-11-29 CN CN201010566044.2A patent/CN102479717B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435862A (zh) * | 2002-01-31 | 2003-08-13 | 夏普株式会社 | 制造半导体基质的方法 |
CN1988110A (zh) * | 2005-12-22 | 2007-06-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN101170060A (zh) * | 2006-10-24 | 2008-04-30 | 联华电子股份有限公司 | 硅锗外延层的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102479717A (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
US7494884B2 (en) | SiGe selective growth without a hard mask | |
TWI587370B (zh) | 包括受張應力矽砷層之結構與裝置及其形成之方法 | |
TWI484633B (zh) | 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法 | |
US9634119B2 (en) | Semiconductor devices utilizing partially doped stressor film portions | |
CN103871968B (zh) | Mos晶体管的制作方法 | |
CN102856257B (zh) | 半导体器件的形成方法 | |
US8928126B2 (en) | Epitaxial layer | |
CN103426926A (zh) | 半导体结构及其形成方法、pmos晶体管及其形成方法 | |
CN105529268B (zh) | 晶体管及其形成方法 | |
US9831251B2 (en) | Method of fabricating semiconductor device and semiconductor device fabricated thereby | |
CN102487006B (zh) | 半导体器件及其形成方法 | |
CN102479717B (zh) | 硅锗外延层的形成方法 | |
CN102856258B (zh) | 半导体器件的形成方法 | |
CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
CN102646596A (zh) | 通过使用组合外延生长减少变化 | |
CN102479711B (zh) | Pmos晶体管的形成方法 | |
US8501593B2 (en) | Method of NiSiGe epitaxial growth by introducing Al interlayer | |
CN107516658B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN102479721B (zh) | 晶体管及其形成方法 | |
CN102487008A (zh) | 半导体器件及其形成方法 | |
CN102856259A (zh) | 半导体器件的形成方法 | |
US10692986B2 (en) | Compound film of tungsten and germanium, and semiconductor device | |
CN102881628A (zh) | 一种应变硅浅沟槽隔离结构的形成方法 | |
CN103489777A (zh) | 一种应力记忆技术方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |