CN103426926A - 半导体结构及其形成方法、pmos晶体管及其形成方法 - Google Patents
半导体结构及其形成方法、pmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103426926A CN103426926A CN2012101493492A CN201210149349A CN103426926A CN 103426926 A CN103426926 A CN 103426926A CN 2012101493492 A CN2012101493492 A CN 2012101493492A CN 201210149349 A CN201210149349 A CN 201210149349A CN 103426926 A CN103426926 A CN 103426926A
- Authority
- CN
- China
- Prior art keywords
- tin
- layer
- sige
- sige tin
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体结构及其形成方法,以及一种PMOS晶体管及其形成方法,本发明所提供的半导体结构形成方法包括:提供半导体衬底,所述半导体衬底内具有凹槽;在所述凹槽表面形成硅锗层;还包括:在所述硅锗层表面形成硅锗锡层。在本发明所提供的半导体结构形成方法中,由于所述硅锗层表面形成有硅锗锡层,而锡的晶格常数大于硅和锗的晶格常数,因此,所述硅锗锡层的可以提供较硅锗层和硅层更大的应力,从而提高半导体结构和PMOS管内的载流子迁移率。
Description
技术领域
本发明涉及半导体领域,特别涉及一种半导体结构及其形成方法、以及一种PMOS晶体管及其形成方法。
背景技术
现有半导体器件制作工艺中,由于应力可以改变硅材料的能隙和载流子迁移率,因此通过应力来提高MOS管的性能成为越来越常用的技术手段。具体地,通过适当控制应力,可以提高载流子(NMOS晶体管中的电子,PMOS晶体管中的空穴)迁移率,从而提高驱动电流,进而极大地提高MOS晶体管的性能。
目前,采用嵌入式锗硅(Embedded GeSi)技术来形成PMOS晶体管的源区和漏区,即在需要形成源区和漏区的区域先形成锗硅材料,然后再进行掺杂形成PMOS晶体管的源区和漏区;形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配的压应力,从而提高PMOS管的性能。
在专利号US7569443的美国专利中公开了一种在PMOS晶体管的源、漏区形成外延硅锗源、漏区的方法,包括:提供半导体衬底,所述半导体衬底表面形成有栅极结构;然后在栅极结构两侧形成凹槽,并在所述凹槽内外延形成硅锗层,并对所述硅锗层进行p型掺杂以形成PMOS晶体管的源漏区。
因为在形成源、漏区之后,会进行高温处理以激活掺杂离子,为了防止由于源、漏区的掺杂离子扩散到半导体衬底中而引起源、漏区电阻率发生偏移,一般会先在所述栅极结构两侧的凹槽底部形成一层硅锗种子层;然后在所述硅锗种子层表面形成硅锗体层,所述硅锗体层的锗摩尔百分比含量高于硅锗种子层中的锗摩尔百分比含量;再在所述硅锗体层表面形成硅锗覆盖层或硅覆盖层,所述硅锗覆盖层或硅覆盖层用于提供后续在源、漏表面形成的金属硅化物层的硅源。
但是,随着器件小型化的发展趋势和对器件性能要求的不断提高,人们对PMOS管中空穴在沟道区的迁移率也提出了更高的要求。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,以及一种PMOS晶体管及其形成方法,以提高现有技术里PMOS管中空穴在沟道区的迁移率。
为解决上述问题,本发明提供了如下技术方案:
一种半导体结构形成方法,包括:提供半导体衬底,所述半导体衬底内具有凹槽;在所述凹槽表面形成硅锗层;还包括:在所述硅锗层表面形成硅锗锡层。
优选的,所述硅锗锡层包括:硅锗锡种子层和硅锗锡体层;其中,所述硅锗锡种子层形成于所述硅锗层表面;所述硅锗锡体层形成于所述硅锗锡种子层表面。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量小于所述硅锗锡体层中锡的摩尔百分比含量。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量固定不变。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
优选的,所述硅锗锡体层中锡的摩尔百分比含量为10%-20%。
优选的,所述硅锗锡体层中锡的摩尔百分比含量固定不变。
优选的,所述硅锗锡体层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
优选的,所述凹槽形状为Σ形。
一种半导体结构,包括:半导体衬底,所述半导体衬底内具有凹槽,位于所述凹槽表面的硅锗层;还包括:位于所述硅锗层表面的硅锗锡层。
一种PMOS晶体管形成方法,包括:提供半导体衬底,所述半导体衬底表面形成有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;在所述凹槽表面形成硅锗层;在所述硅锗层表面形成硅锗锡层,并在所述栅极结构两侧的硅锗锡层内形成源/漏极。
优选的,所述硅锗锡层包括:硅锗锡种子层和硅锗锡体层;其中,所述硅锗锡种子层形成于所述硅锗层表面;所述硅锗锡体层形成于所述硅锗锡种子层表面,且所述源/漏极形成于所述硅锗锡体层内。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量小于所述硅锗锡体层中锡的摩尔百分比含量。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量为1%-10%。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量固定不变。
优选的,所述硅锗锡种子层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
优选的,所述硅锗锡体层中锡的摩尔百分比含量为10%-20%。
优选的,所述硅锗锡体层中锡的摩尔百分比含量固定不变。
优选的,所述硅锗锡体层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
优选的,所述硅锗锡层的形成工艺为:温度为500℃-800℃,压强为1Torr-100Torr,硅源气体为SiH4或SiH2Cl2,锗源气体为GeH4,锡源气体为SnCl4,硼源气体为B2H6、BH3或BCl3,通入的气体还包括H2和HCl;其中,H2的流量是0.1slm-50slm,硅源气体、锗源气体、锡源气体、硼源气体、HCl中任意一种气体的流量是1sccm-1000sccm。
优选的,所述凹槽的形状为Σ形。
优选的,所述硅锗锡体层的材料为硅锗锡或掺硼的硅锗锡。
一种PMOS晶体管,包括:半导体衬底,所述半导体衬底表面具有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;位于所述凹槽表面的硅锗层;位于所述硅锗种子层表面的硅锗锡层,所述硅锗锡层构成源、漏区。
与现有技术相比,本发明具有以下优点:
本发明中所述硅锗层表面形成有硅锗锡层,由于锡的晶格常数大于硅和锗的晶格常数,因此,所述硅锗锡层的可以提供较硅锗层和硅层更大的应力,从而可以提高半导体结构和PMOS管内的载流子迁移率。进一步,由于硼在所述硅锗锡层中的扩散速度小于硼在所述硅锗层中的扩散速度,所以本发明所提供的半导体结构形成方法和PMOS晶体管形成方法,还可以抑制半导体结构和PMOS晶体管形成过程中硼的扩散。
附图说明
图1是本发明施例一所提供的PMOS晶体管的形成方法的流程示意图;
图2-图4是本发明施例一所提供的PMOS晶体管的形成方法的剖面结构示意图。
具体实施方式
正如背景技术部分所述,现有技术里的PMOS晶体管中,为了增加空穴在沟道区的迁移率,会通过嵌入式锗硅技术在需要形成源区和漏区的区域形成锗硅材料,以形成外延的硅锗源、漏区。但是,随着器件小型化的发展趋势和对器件性能要求的不断提高,人们对PMOS管中空穴在沟道区的迁移率也提出了更高的要求。
有鉴于此,本发明提供了一种半导体结构及其形成方法,以及一种PMOS晶体管及其形成方法。
本发明所提供的半导体结构形成方法包括:提供半导体衬底,所述半导体衬底内具有凹槽;在所述凹槽表面形成硅锗层;在所述硅锗层表面形成硅锗锡层。
本发明还提供了通过上述方法所形成的半导体结构,包括:半导体衬底,所述半导体衬底内具有凹槽;位于所述凹槽表面的硅锗层;位于所述硅锗层表面的硅锗锡层。
图1是本发明实施例一所提供的PMOS晶体管的形成方法的流程示意图,包括:
步骤S101,提供半导体衬底,所述半导体衬底表面形成有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;
步骤S102,在所述凹槽表面形成硅锗层;
步骤S103,在所述硅锗层表面形成硅锗锡层,并在所述栅极结构两侧的硅锗锡层内形成源/漏极。
相应地,本发明还提供了通过上述方法所形成的PMOS晶体管,所述PMOS晶体管包括:半导体衬底,所述半导体衬底表面具有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;位于所述凹槽表面的硅锗层;位于所述硅锗层表面的硅锗锡层,所述硅锗锡层构成源、漏区。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和实施例对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
实施例一
步骤S101,如图2所示,提供半导体衬底200,所述半导体衬底200表面形成有栅极结构202,所述栅极结构202两侧的半导体衬底200内形成有凹槽201。
所述半导体衬底200可以是硅、锗硅、绝缘体上硅等;所述半导体衬底200包含隔离结构(图中未示出),所述隔离结构可以是氧化硅浅凹槽隔离结构,用于隔离半导体衬底200表面所形成的器件。
所述栅极结构202包括栅介质层和位于所述栅介质层表面的栅电极层。所述栅介质层的材料可以是氧化硅或氧化铪等高k介质材料,所述栅电极层的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。所述栅极结构202两侧的侧壁上还形成有侧墙结构203,在所述栅极结构202和侧墙结构203两侧的半导体衬底200内形成有凹槽201。
形成所述凹槽201的步骤可以是,在所述半导体衬底200表面形成硬掩膜层,所述硬掩膜层具有与后续形成的凹槽201的位置及宽度对应的开口,然后沿所述开口刻蚀所述半导体衬底200,从而形成凹槽201,所形成的凹槽201的形状可以是U形、方形,或者Σ(sigma)形,本发明实施例中以所述凹槽201为Σ(sigma)形为例进行叙述。因为在所述栅极结构202两侧形成凹槽201的工艺已为本领域技术人员所熟知,在此不再详述。
步骤S102,如图3所示,在所述凹槽201表面形成硅锗层204;
第一,因为在形成源、漏区之后,会进行高温处理以激活掺杂离子,为了防止由于源、漏区的掺杂离子扩散到半导体衬底200中而引起源、漏区电阻率发生偏移,先在所述栅极结构202两侧的凹槽201表面形成一层硅锗层204,即硅锗种子层,所述硅锗层204可以起到防止源、漏区的掺杂离子向半导体衬底200扩散的作用。
第二,所述硅锗锡层的材料是硅锗锡,如果直接在凹槽201表面形成硅锗锡层,会因为锗、锡的晶格常数远大于硅的晶格常数,而造成晶格不匹配,影响到硅锗锡层与半导体衬底200之间的晶格匹配,并且可能会导致硅锗锡层的应力释放,所以在所述硅锗锡层与半导体衬底200之间形成有硅锗层204。
第三,在采用刻蚀工艺形成所述凹槽201后,所述凹槽201的表面会受到损伤,所述硅锗层204可以修复所述凹槽201表面的损伤,从而得到光滑的凹槽201表面。
所述硅锗层204的形成工艺为选择性外延工艺,根据工艺需要,可以通过控制工艺参数,使得所述硅锗层204同时形成在所述凹槽201的底部和侧壁,也可以只形成在所述凹槽201的底部。在本实施例中,所述硅锗层204中锗的浓度为10~30%,所述锗的浓度是指所述硅锗层204中锗原子的数量与硅原子和锗原子数量总和的比值。
步骤S103,在所述硅锗层表面形成硅锗锡层,并在所述栅极结构202两侧的硅锗锡层内形成源/漏极。
如图4所示,本发明实施例中所述硅锗锡层包括:硅锗锡种子层205和硅锗锡体层206;其中,所述硅锗锡种子层205形成于所述硅锗层204表面;所述硅锗锡体层206形成于所述硅锗锡种子层205表面,且所述硅锗锡种子层205中锡的摩尔百分比含量小于所述硅锗锡体层206中锡的摩尔百分比含量。
所述硅锗锡层的材料是硅锗锡,而所述硅锗层204的材料为硅锗,如果直接在所述硅锗层204的表面形成锡摩尔百分比含量比较高的硅锗锡体层206,同样会因为锡的晶格常数远大于硅、锗的晶格常数,而造成晶格不匹配,从而影响硅锗锡体层206与所述硅锗层204之间的晶格匹配,并且可能会导致所述硅锗锡体层206的应力释放,所以在所述硅锗锡体层206与所述硅锗层204之间形成有锡摩尔百分比含量比较低的硅锗锡种子层205。在本发明实施例中,所述硅锗锡种子层205中锡的摩尔百分比含量为1%-10%,而所述硅锗锡体层206中锡的摩尔百分比含量为10%-20%。
需要说明的是,在本发明实施例中,所述硅锗锡种子层205中锡的摩尔百分比含量可以固定不变,也可以沿着所述硅锗锡种子层205到所述硅锗锡体层206的方向逐渐增加。同样地,在本发明实施例中,所述硅锗锡体层206中锡的摩尔百分比含量可以固定不变,也可以沿着所述硅锗锡种子层205到所述硅锗锡体层206的方向逐渐增加。
在本发明实施例中,所述硅锗锡层的形成工艺为选择性外延工艺,温度为500℃-800℃,压强为1Torr-100Torr,硅源气体为SiH4或SiH2Cl2,锗源气体为GeH4,锡源气体为SnCl4,通入的气体还包括H2和HCl,其中,H2是载体气体,HCl是选择性气体,作用是增加沉积的选择性。在本发明实施例中,所述H2的流量是0.1slm-50slm,所述硅源气体、锗源气体、锡源气体以及HCl中任意一种气体的流量是1sccm-1000sccm。
在本发明实施例里,形成所述硅锗锡层的工艺过程中,所述工艺气体中锡源气体的摩尔百分比含量逐渐增加,从而使得所形成的硅锗锡层中锡的摩尔百分比含量沿着图4中箭头所示的生长方向(即从所述硅锗锡种子层205到后续形成的硅锗锡体层206的方向)逐渐增加。通过这种方法,使得本发明实施例中,所述硅锗锡层中锡的摩尔百分比含量从所述硅锗锡种子层205到后续形成的硅锗锡体层206逐渐增加,从而避免了由于晶格不匹配,而造成所述硅锗锡种子层205与后续形成的硅锗锡体层206之间发生晶格错位的现象。
需要说明的是,本发明实施例中所形成的硅锗锡层中锡摩尔百分比含量保持在同一数值的厚度可以根据工艺需求进行调整,只要能够提供足够的缓冲,使得所述硅锗锡体层206能够避免发生晶格错位即可。本领域技术人员应当明白,所述硅锗锡层中锡的摩尔百分比含量整体上是增加的趋势即可,可以是呈直线增加,也可以是呈曲线增加,作为本法明的一个实施例,所述硅锗锡层中锡的摩尔百分比含量还可以呈折线增加。
为了实现所述硅锗锡层中锡的摩尔百分比含量整体上是增加的趋势,形成所述硅锗锡层的工艺过程中,工艺气体中锡的摩尔百分比含量和选择性气体的流量整体上呈增加的趋势,并且要保证所述锡源气体的摩尔百分比含量与选择性气体的流量相互匹配。所述匹配是指所述选择性气体既不会相对于所述锡源气体过多,而导致所述选择性气体对已形成的结构进行刻蚀,也不会因为所述选择性气体相对于所述锡源气体过少,而降低所述硅锗锡层形成过程中的外延选择性。
在本发明的一个实施例中,所述硅锗锡体层206的形成工艺过程中,还可以通入硼源气体,所述硼源气体可以为B2H6、BH3以及BCl3中的任意一种,硼源气体的流量同样为1sccm-1000sccm。所述硼源气体的流量可以与锗源气体和选择性气体一样,逐渐增加,而且所述选择性气体的流量可以根据所述硼源气体的流量进行微调。
在本发明的另一个实施例中,所述硅锗锡体层206的形成工艺过程中,也可以不通入硼源气体,而是在所述硅锗锡体层206形成后,通过离子注入的方法,在所述硅锗锡体层206中掺杂硼离子。后续步骤中还包括进行退火处理以激活所掺入的硼离子,以形成源、漏区。
需要说明的是,本发明实施例中所述硅锗层204、硅锗锡种子层205以及硅锗锡体层206的形成是在同一工艺腔室中完成的,且所述硅锗锡体层206的表面略高于所述半导体衬底200表面,目的是为后续形成金属硅化物的工艺过程提供硅源,从而有利于后续自对准金属硅化物的形成。
相应的,本发明还提供了通过上述方法所形成的PMOS晶体管,所述PMOS晶体管包括:半导体衬底200,所述半导体衬底200表面具有栅极结构202,所述栅极结构202两侧的半导体衬底200内形成有凹槽201;位于所述凹槽201表面的硅锗层204;位于所述硅锗种子层表面的硅锗锡层,所述硅锗锡层构成源、漏区。
具体的,本发明实施例中所述硅锗锡层包括:硅锗锡种子层205和硅锗锡体层206;其中,所述硅锗锡种子层205形成于所述硅锗层204表面;所述硅锗锡体层206形成于所述硅锗锡种子层205表面,且所述硅锗锡种子层205中锡的摩尔百分比含量小于所述硅锗锡体层206中锡的摩尔百分比含量。
与现有技术相比,本发明中所述硅锗层表面形成有硅锗锡层,由于锡的晶格常数大于硅和锗的晶格常数,因此,所述硅锗锡层的可以提供较硅锗层和硅层更大的应力,从而可以提高半导体结构和PMOS管内的载流子迁移率。而且,由于所述硅锗锡层与所述半导体衬底之间形成有硅锗层,所述硅锗锡体层与所述硅锗层之间形成有硅锗锡种子层,从而可以同时避免所述硅锗锡层与所述半导体衬底之间晶格常数相差过大,而引起的硅锗锡层错位,以及所述硅锗锡体层与所述硅锗层之间由于锡摩尔百分比含量相差过大,而引起的硅锗锡体层错位。
进一步,由于硼在所述硅锗锡层中的扩散速度小于硼在所述硅锗层中的扩散速度,所以本发明所提供的半导体结构形成方法和PMOS晶体管形成方法,还可以抑制半导体结构和PMOS晶体管形成过程中硼的扩散。
本说明书中各个部分采用递进的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (24)
1.一种半导体结构形成方法,包括:
提供半导体衬底,所述半导体衬底内具有凹槽;
在所述凹槽表面形成硅锗层;
其特征在于,还包括:在所述硅锗层表面形成硅锗锡层。
2.如权利要求1所述的半导体结构形成方法,其特征在于,所述硅锗锡层包括:硅锗锡种子层和硅锗锡体层;
其中,所述硅锗锡种子层形成于所述硅锗层表面;所述硅锗锡体层形成于所述硅锗锡种子层表面。
3.如权利要求2所述的半导体结构形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量小于所述硅锗锡体层中锡的摩尔百分比含量。
4.如权利要求3所述的半导体结构形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量为1%-10%。
5.如权利要求4所述的半导体结构形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量固定不变。
6.如权利要求4所述的半导体结构形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
7.如权利要求3、4、5或6所述的半导体结构形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量为10%-20%。
8.如权利要求7所述的半导体结构形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量固定不变。
9.如权利要求7所述的半导体结构形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
10.如权利要求1所述的半导体结构形成方法,其特征在于,所述凹槽形状为Σ形。
11.一种半导体结构,包括:半导体衬底,所述半导体衬底内具有凹槽,位于所述凹槽表面的硅锗层;其特征在于,还包括:位于所述硅锗层表面的硅锗锡层。
12.一种PMOS晶体管形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;
在所述凹槽表面形成硅锗层;
在所述硅锗层表面形成硅锗锡层,并在所述栅极结构两侧的硅锗锡层内形成源/漏极。
13.如权利要求12所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡层包括:硅锗锡种子层和硅锗锡体层;
其中,所述硅锗锡种子层形成于所述硅锗层表面;所述硅锗锡体层形成于所述硅锗锡种子层表面,且所述源/漏极形成于所述硅锗锡体层内。
14.如权利要求13所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量小于所述硅锗锡体层中锡的摩尔百分比含量。
15.如权利要求14所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量为1%-10%。
16.如权利要求15所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量固定不变。
17.如权利要求15所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡种子层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
18.如权利要求14、15、16或17所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量为10%-20%。
19.如权利要求18所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量固定不变。
20.如权利要求18所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡体层中锡的摩尔百分比含量沿所述硅锗锡种子层到所述硅锗锡体层的方向逐渐增加。
21.如权利要求12所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡层的形成工艺为选择性外延工艺,工艺参数为:外延温度为500℃-800℃,外延腔室压强为1Torr-100Torr,硅源气体为SiH4或SiH2Cl2,锗源气体为GeH4,锡源气体为SnCl4,硼源气体为B2H6、BH3或BCl3,通入的气体还包括H2和HCl;
其中,H2的流量是0.1slm-50slm,硅源气体、锗源气体、锡源气体、硼源气体、HCl中任意一种气体的流量是1sccm-1000sccm。
22.如权利要求12所述的PMOS晶体管形成方法,其特征在于,所述凹槽的形状为Σ形。
23.如权利要求13所述的PMOS晶体管形成方法,其特征在于,所述硅锗锡体层的材料为硅锗锡或掺硼的硅锗锡。
24.一种PMOS晶体管,其特征在于,包括:半导体衬底,所述半导体衬底表面具有栅极结构,所述栅极结构两侧的半导体衬底内形成有凹槽;位于所述凹槽表面的硅锗层;位于所述硅锗种子层表面的硅锗锡层,所述硅锗锡层构成源、漏区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149349.2A CN103426926B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构及其形成方法、pmos晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149349.2A CN103426926B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构及其形成方法、pmos晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426926A true CN103426926A (zh) | 2013-12-04 |
CN103426926B CN103426926B (zh) | 2016-05-25 |
Family
ID=49651417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210149349.2A Active CN103426926B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构及其形成方法、pmos晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426926B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824885A (zh) * | 2014-02-20 | 2014-05-28 | 重庆大学 | 带有源应变源的GeSnn沟道隧穿场效应晶体管 |
CN103840004A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 |
CN103839832A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有GeSn源漏的鳍式场效应晶体管及其形成方法 |
CN103840005A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 |
CN105161406A (zh) * | 2014-06-12 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN106206706A (zh) * | 2014-09-03 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成晶体管的方法 |
CN109216158A (zh) * | 2017-07-05 | 2019-01-15 | Asm Ip控股有限公司 | 形成硅锗锡层的方法和相关的半导体器件结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1801495A (zh) * | 2004-12-07 | 2006-07-12 | 周星工程股份有限公司 | 半导体衬底、半导体装置和其制造方法 |
US20090108291A1 (en) * | 2007-10-26 | 2009-04-30 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
US20110049613A1 (en) * | 2009-09-01 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type finfet, circuits and fabrication method thereof |
-
2012
- 2012-05-14 CN CN201210149349.2A patent/CN103426926B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1801495A (zh) * | 2004-12-07 | 2006-07-12 | 周星工程股份有限公司 | 半导体衬底、半导体装置和其制造方法 |
US20090108291A1 (en) * | 2007-10-26 | 2009-04-30 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
US20110049613A1 (en) * | 2009-09-01 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type finfet, circuits and fabrication method thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103824885A (zh) * | 2014-02-20 | 2014-05-28 | 重庆大学 | 带有源应变源的GeSnn沟道隧穿场效应晶体管 |
CN103840004A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 |
CN103839832A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有GeSn源漏的鳍式场效应晶体管及其形成方法 |
CN103840005A (zh) * | 2014-02-25 | 2014-06-04 | 清华大学 | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 |
CN105161406A (zh) * | 2014-06-12 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN106206706A (zh) * | 2014-09-03 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成晶体管的方法 |
CN106206706B (zh) * | 2014-09-03 | 2019-12-20 | 台湾积体电路制造股份有限公司 | 形成晶体管的方法 |
CN109216158A (zh) * | 2017-07-05 | 2019-01-15 | Asm Ip控股有限公司 | 形成硅锗锡层的方法和相关的半导体器件结构 |
CN109216158B (zh) * | 2017-07-05 | 2024-01-09 | Asm Ip控股有限公司 | 形成硅锗锡层的方法和相关的半导体器件结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103426926B (zh) | 2016-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103426926A (zh) | 半导体结构及其形成方法、pmos晶体管及其形成方法 | |
CN102938377B (zh) | 半导体结构及其形成方法,pmos晶体管及其形成方法 | |
US7858421B2 (en) | Method of forming metal-oxide-semiconductor transistor | |
CN104124167A (zh) | Mos晶体管及其形成方法 | |
KR20090101198A (ko) | 스트레스 강화형 트랜지스터 및 이를 제조하는 방법 | |
US20190035892A1 (en) | Semiconductor structure and fabrication method thereof | |
US9356019B2 (en) | Integrated circuit with on chip planar diode and CMOS devices | |
US8642414B2 (en) | MOS transistor structure with in-situ doped source and drain and method for forming the same | |
CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
CN102931058B (zh) | 半导体结构的形成方法,pmos晶体管的形成方法 | |
CN103578996A (zh) | 晶体管制造方法 | |
CN1979786B (zh) | 制作应变硅晶体管的方法 | |
CN102931233B (zh) | Nmos晶体管及其形成方法 | |
US20120231591A1 (en) | Methods for fabricating cmos integrated circuits having metal silicide contacts | |
CN102479711B (zh) | Pmos晶体管的形成方法 | |
CN104253090A (zh) | Cmos晶体管的形成方法 | |
CN103426766B (zh) | Pmos晶体管及其形成方法 | |
US9412869B2 (en) | MOSFET with source side only stress | |
CN108074870A (zh) | 晶体管及其形成方法 | |
CN103377941A (zh) | Pmos晶体管及形成方法 | |
CN102290352A (zh) | 一种mos晶体管局部应力的引入技术 | |
CN103594374B (zh) | 半导体器件制造方法 | |
CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
CN102856202B (zh) | 半导体结构及其形成方法,pmos晶体管及其形成方法 | |
US20050090082A1 (en) | Method and system for improving performance of MOSFETs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |