CN105161406A - 晶体管及其形成方法 - Google Patents

Abstract

本发明提供一种晶体管及其形成方法，在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。

Description

晶体管及其形成方法

技术领域

本发明涉及半导体领域，具体涉及一种晶体管及其形成方法。

背景技术

在晶体管的高K介质/后金属栅工艺中，在衬底上形成多个伪栅结构以后，需要在多个伪栅结构之间填充层间介质层，在去除伪栅后，层间介质层形成具有对应伪栅形状的凹槽，在所述凹槽中填充金属栅极，以形成高K介质/后金属栅结构。

然而，现有技术高K介质/后金属栅工艺形成的晶体管的性能不够优良。尤其是当晶体管为PMOS晶体管时，衬底的损伤容易导致PMOS晶体管的负偏置温度不稳定(negativebiastemperatureinstability,NBTI)可靠度的降低。负偏置温度不稳定是考量PMOS晶体管性能的重要指标，会影响栅极的阈值电压，从而有可能导致集成电路中各个晶体管的阈值电压不同，影响集成电路的性能。

因此，如何形成性能较好的晶体管，成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，以优化晶体管的性能。

为解决上述问题，本发明提供一种晶体管形成方法，包括：

提供衬底；

在所述衬底上形成包括伪栅的伪栅结构；

在所述伪栅结构露出的衬底中形成源区、漏区；

在所述伪栅结构之间填充层间介质层；

去除伪栅结构中的伪栅，形成第一开口；

去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口；

在所述第二开口中形成沟道层；

在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。

可选的，所述第二开口中形成沟道层的步骤包括：所述沟道层的材料包括锗。

可选的，形成第二开口的步骤包括:

所述第二开口的深度小于或等于10纳米。

可选的，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。

可选的，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。

可选的，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。

可选的，所述沟道层为单层结构。

可选的，所述沟道层的材料为锗硅或锗。

可选的，形成源区、漏区的步骤包括：

在所述伪栅结构露出的衬底中形成Σ型凹槽；

在所述Σ型凹槽中形成掺杂有源漏离子的应力层。

可选的，所述晶体管为P型晶体管，所述衬底为硅，所述应力层的材料包括锗硅和锡。

可选的，所述第二开口中形成沟道层的步骤包括:采用外延工艺形成所述沟道层。

本发明还提供一种晶体管，包括：

衬底；

位于所述衬底中的沟道层；

位于所述沟道层上的栅极结构，所述栅极结构包括自下而上的栅极介质层和金属栅极；

位于所述栅极结构露出的衬底中的源区、漏区；

填充于所述栅极结构之间的层间介质层。

可选的，所述沟道层的材料包括锗。

可选的，所述沟道层的厚度小于或等于10纳米。

可选的，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。

可选的，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。

可选的，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。

可选的，所述沟道层为单层结构。

可选的，所述沟道层的材料为锗硅或锗。

可选的，所述源区、漏区包括：

形成于所述伪栅结构露出的衬底中的应力层，所述应力层掺杂有源漏离子。

与现有技术相比，本发明的技术方案具有以下优点：

在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。

进一步地，所述沟道层的材料包括锗，锗材料的沟道层与栅极介质层之间产生的界面缺陷等缺陷较少，能够提高晶体管的负偏置温度不稳定可靠度，进而提高晶体管的质量。

附图说明

图1至图7为本发明晶体管形成方法一实施例的各个步骤的示意图；

图8为本发明晶体管一实施例的剖视图。

具体实施方式

现有技术高K介质/后金属栅工艺形成的晶体管的性能不够优良，通过晶体管的形成方法分析晶体管性能不够优良的原因是：在去除伪栅的刻蚀过程中，刻蚀剂很容易对伪栅下方的衬底造成损伤，伪栅下方的部分衬底用作晶体管的沟道区，当用作沟道区的衬底受到损伤时，容易对晶体管的性能产生影响。尤其是当晶体管为PMOS晶体管时，沟道区的损伤容易导致PMOS晶体管的负偏置温度不稳定可靠度的降低。为了解决上述技术问题，本发明提供一种晶体管及其形成方法，包括：

提供衬底；在所述衬底上形成包括伪栅的伪栅结构；在所述伪栅结构露出的衬底中形成源区、漏区；在所述伪栅结构之间填充层间介质层；去除伪栅结构中的伪栅，形成第一开口；去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口；在所述第二开口中形成沟道层；在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。

在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。

更进一步地，所述沟道层的材料包括锗，与栅极介质层之间产生的界面缺陷等缺陷较少，能够提高晶体管的负偏置温度不稳定可靠度，进而提高晶体管的质量。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明晶体管形成方法的具体实施例做详细的说明。

参考图1至图7为本发明晶体管形成方法一实施例的各个步骤的示意图。需要说明的是，本实施例以PMOS为例对本发明晶体管的形成方法进行描述，但是本发明对此不作限制，在其他实施例中，本发明还可以用于形成NMOS或其他类型的晶体管。

参考图1，提供衬底100。

在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。

在本实施例中，所述衬底100分为第一区域和第二区域，第一区域用于形成NMOS，第二区域用于形成PMOS，也就是说，本实施例中同时形成NMOS和PMOS，但是本发明对此不做限制，在其他实施例中，还可以仅形成PMOS。

继续参考图1，在所述衬底100上形成第一介质层200，在所述第一介质层200表面形成包括伪栅的伪栅结构。在本实施例中，伪栅结构包括所述NMOS的第一伪栅结构310、PMOS的第二伪栅结构320。

其中，第一伪栅结构310包括第一伪栅140以及位于第一伪栅140两侧的第一侧墙210；第二伪栅结构320包括第二伪栅130以及位于第二伪栅130两侧的第二侧墙220。

具体地，所述第一介质层200的材料为氧化硅，所述第一伪栅140、第二伪栅130的材料为多晶硅，所述第一侧墙210、第二侧墙220的材料为氮化硅，但本发明对第一介质层200、第一伪栅140、第二伪栅130、第一侧墙210、第二侧墙220的具体材料不做限制。

请继续参考图1，在所述第一伪栅结构310露出的衬底100中形NMOS源区/漏区120，在所述第二伪栅结构320露出的衬底100中形成PMOS源区/漏区110。

在本实施例中，形成PMOS源区/漏区110的步骤包括：在所述伪栅结构露出的衬底100中形成Σ型凹槽；在所述Σ型凹槽中形成应力层，所述应力层的由锗硅和锡两种材料形成；在所述应力层中掺杂源漏离子，以形成PMOS源区/漏区110。

以应力层形成PMOS源区/漏区110的作用在于，对沟道区施加压应力，以提高沟道区的载流子迁移率。由于在后续工序中需要形成材料为锗硅的第一沟道层作为沟道区，因此应力层由锗硅和锡两种材料形成。锗硅和锡的应力较锗硅的应力更大，以保证应力层对沟道区提供压应力。但是本发明对应力层的材料是否为锗硅和锡不做限制，在其他实施例中，应力层的材料还可以为锗硅，通过调节应力层中锗硅所占比例与沟道层中锗硅所占比例，以保证应力层对沟道区提供压应力。

需要说明的是，在本实施例中，所述PMOS源区/漏区110采用锗硅和锡两种材料形成，NMOS源区/漏区120采用碳化硅形成，但本发明对源区/漏区的具体形成方法和材料不做限制。

在其他实施例中，在形成PMOS源区/漏区110、NMOS源区/漏区120以后，在所述衬底100以及第一伪栅结构310、第二伪栅结构320上还可以形成刻蚀阻挡层(未示出)，作为后续工艺的刻蚀阻挡层。

参考图2，在所述伪栅结构之间填充层间介质层103。

如图2所示，所述层间介质层103与所述伪栅结构齐平。具体地，在本实施例中，层间介质层103的材料为氧化硅，可以采用化学气相沉积法在所述第一伪栅结构310与第二伪栅结构320之间填充氧化硅层，并对氧化硅层表面化学机械研磨，使所述氧化硅层与所述第一伪栅结构310、第二伪栅结构320齐平，所述氧化硅层形成所述层间介质层103。

但是本发明对层间介质层103的具体材料不做限制，在其他实施例中，所述层间介质层103的材料还可以为氮化硅。此外，本发明对是否对氧化硅层进行化学机械研磨也不做限制，在其他实施例中，也可以直接形成与所述第一伪栅结构310与第二伪栅结构320齐平的层间介质层103。

参考图3，去除第二伪栅结构320中的第二伪栅130，形成第一开口150。具体地，在本实施例中，用掩模层将衬底100的第一区域覆盖，对在衬底100第二区域上的第二伪栅120进行干法刻蚀，去掉第二伪栅130，在第二伪栅130所在的位置形成第一开口150。

本实施例中，所述去除第二伪栅120的干法刻蚀的刻蚀剂选用溴化氢、氧气、氢气的混合气体，上述混合气体对多晶硅的刻蚀速率与对氧化硅的层间介质层103刻蚀速率之比较高，从而能够减小干法刻蚀过程对层间介质层103的损伤。

但是本发明对去除第二伪栅130的刻蚀剂不做限制，在其他实施例中，还可以采用氟基气体对第二伪栅130进行刻蚀，本发明对去掉第二伪栅130的具体方法也不做限制，还可以采用其它方法，例如依次进行干法刻蚀和湿法刻蚀以去除第二伪栅130。

需要说明的是，在本实施例中，先去掉第二伪栅130，并在去除第二伪栅130后形成的第一开口中形成金属栅极，之后再去除第一伪栅140，但是本发明对是否分别去除第一伪栅140和第二伪栅130不做限制，在其他实施例中，在去除第二伪栅130的同时，去除第一伪栅140。

参考图4，去除所述第一开口150露出的部分厚度的衬底100，形成第二开口160。

具体地，本实施例中，采用等离子体刻蚀去除所述第一开口150露出的第一介质层200，然后对第一开口150露出的衬底100进行刻蚀，去除部分厚度的衬底100。

需要说明的是，在一般情况下，PMOS源区/漏区110的深度在10纳米的范围内，所述第二开口160用于形成PMOS的沟道区，因此，可选的，所述第二开口的深度在10纳米的范围内(即所述第二开口的深度小于或等于10纳米)，以与PMOS源区/漏区110的深度相匹配。但是本发明对所述第二开口160的深度不做限制。

本实施例中，对第一开口150露出的衬底100刻蚀所选用的刻蚀剂包括四氟化碳、氩气、氧气的混合气体，所述混合气体对硅的刻蚀速率与对氧化硅的层间介质层103刻蚀速率之比较高，从而能够减小层间介质层103的损伤。

但是本发明对刻蚀衬底100的刻蚀剂不做限制，在其他实施例中，还可以采用溴化氢等气体对衬底100进行刻蚀。

本实施例中，形成第二开口160以后，还可以对所述第二开口160内壁进行湿法清洗，以减少第二开口160中的污染物。

参考图5，在所述第二开口160中形成沟道层，在本实施例中，所述沟道层包括自下而上的第一沟道层105和第二沟道层106。

本实施例中，所述第一沟道层105的材料为锗硅，所述第二沟道层106的材料为硅。具体地，可以采用外延工艺外延生长锗硅，以形成第一沟道层105；之后在所述第一沟道层105上外延生长硅材料，以形成第二沟道层106。

在本实施例中，所述第二沟道层106的厚度在0.5纳米到3纳米的范围内，所述第一沟道层105的厚度在2.5纳米到7纳米的范围内，所述第二沟道层106的厚度较薄，以减小第二沟道层106的硅材料与栅极介质层之间产生界面缺陷的概率。

去除第二伪栅130的刻蚀过程容易造成衬底100受损伤，使衬底100中的界面陷阱增多，如果以受损伤的衬底100作为沟道区，较多的界面陷阱容易导致PMOS的负偏置温度不稳定可靠度变差。在本实施例中，第一沟道层105和第二沟道层106取代了原来第二伪栅结构320下方的衬底100作为PMOS的沟道区，第一沟道层105和第二沟道层106为在去除第二伪栅130的刻蚀之后重新形成，因此第一沟道层105和第二沟道层106中的界面陷阱较少，PMOS的负偏置温度不稳定可靠度较佳。新生成的第一沟道层105和第二沟道层106没有经受去除伪栅的刻蚀过程，因此第一沟道层105和第二沟道层106形成的沟道区性能较现有技术中衬底材料形成的沟道区性能更好，从而优化了PMOS的性能。

此外，本实施例采用外延生长的方式形成所述第一沟道层105(例如，在外延工艺的过程中通入锗烷)和第二沟道层106，所述第一沟道层105和第二沟道层106具有较好的质量，能够改善由于去除第二伪栅的刻蚀过程造成PMOS沟道区受损伤的问题，提高晶体管的负偏置温度不稳定可靠度，进而提高晶体管的质量。但是本发明对形成第一沟道层105和第二沟道层106的方式不做限制，例如，在其他实施例中，还可以先外延生长硅材料，然后对硅材料进行锗离子掺杂，以形成锗硅材料的第一沟道层105。

更进一步地，第一沟道层105的材料为锗硅，含有锗的材料与栅极介质层之间产生的界面缺陷等缺陷较少，能够进一步提高晶体管的负偏置温度不稳定可靠度，提高晶体管的质量。此外，锗硅的载流子迁移率更高，有利于提高晶体管的性能。但是本发明对第一沟道层105的材料不做限制，在其他实施例中，所述第一沟道层105的材料还可以为如纯锗等其他含锗材料。

需要说明的是，由于本实施例形成的晶体管为PMOS，即一种P型晶体管，为提高PMOS的载流子迁移率，需要保持应力层对沟道层提供压应力。在形成第一沟道层105的步骤中，可以在直接外延生长锗硅或是先外延生长硅材料后，对硅材料进行锗离子掺杂的过程中，调节锗硅中锗所占比例，使第一沟道层105中锗占锗硅的比例小于应力层中锗占锗硅的比例，以调节应力层与沟道层之间的应力关系，使得应力层能够对沟道层提供压应力。

在本实施例中，在第一沟道层105上还形成有较薄的第二沟道层106，第二沟道层106的材料为硅，形成第二沟道层106的作用在于，可以降低寄生隧道电流以及提高沟道层整体的稳定性，还可以避免锗硅直接氧化形成含锗的氧化物。但是本发明对是否形成第二沟道层106不做限制，在其他实施例中，所述沟道层也可以为单层结构，即可以只形成材料为锗硅或锗的第一沟道层105。

参考图6，在所述第一开口150中依次形成栅极介质层107、金属栅极109。

具体地，在本实施例中，所述栅极介质层107的材料为氧化铪，可以采用化学气相沉积法形成所述栅极介质层107，所述栅极介质层107覆盖所述第一开口150的底部以及侧壁。

本实施例中，在形成栅极介质层107之后，还在所述第一开口150底部的栅极介质层107上形成盖帽层108，所述盖帽层108的材料为氮化钛，用来保护栅极介质层107以及金属栅极109的扩散阻挡层。

需要说明的是，本发明对栅极介质层107的材料、结构，具体位置均不做限制，在其他实施例中，所述栅极介质层107的材料还可以为氧化硅，或是氧化硅与氧化铪的叠层，所述栅极介质层107还可以仅覆盖所述第一开口150的底部。

本发明对是否形成盖帽层108也不做限制，在其他实施例中，还可以不形成盖帽层108。

在所述盖帽层108上填充金属层，并对所述金属层进行平坦化处理，以形成金属栅极109。具体地，所述金属栅极109的材料可以是钨。

经过上述步骤，即形成了PMOS，本实施例形成方法还可以包括：继续去除第一伪栅结构310中的第以伪栅140并形成NMOS的金属栅极，以形成NMOS。

形成NMOS的方法可以采用现有技术，或采用与本实施例类似的形成PMOS晶体管的方法，即去除第一伪栅结构310中的伪栅140，形成第一开口之后；去除所述第一开口底部部分厚度的衬底100，形成第二开口；在第二开口中形成沟道层，所述沟道层的材料包括锗；之后在所述第一开口露出的够到层上依次形成栅极介质层、金属栅极。沟道层取代原来第一伪栅结构310下方的衬底100作为NMOS的沟道区，能够改善由于去除第一伪栅140造成NMOS沟道区受损伤的问题。

相应地，本发明还提供一种晶体管，参考图8，示出了本发明晶体管一实施例的剖视图。在本实施例中，所述晶体管为PMOS，但是本发明对晶体管的类型不做限制，在其他实施例中，所述晶体管还可以为NMOS。

需要说明的是，本发明晶体管可以但不限于采用本发明提出的晶体管的形成方法来形成。

如图8所示，本实施例的晶体管包括：

衬底100`。在本实施例中，所述衬底100`为硅衬底，在其他实施例中，所述衬底100`还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。位于所述衬底100`中的沟道层，用作晶体管的沟道区。所述沟道层的厚度小于或等于10纳米，与晶体管源区/漏区的深度相当。

本实施例中，所述沟道层包括自下而上的第一沟道层105`和第二沟道层106`。

本实施例中，所述第一沟道层105`的材料为锗硅，所述第二沟道层106`的材料为硅。

在本实施例中，所述第二沟道层106`的厚度在0.5纳米到3纳米的范围内，所述第一沟道层105`的厚度在2.5纳米到7纳米的范围内，所述第二沟道层106`的厚度较薄，以减小第二沟道层106`的硅材料与栅极介质层之间产生界面缺陷的概率。

现有技术中，通常以栅极结构之间的衬底100`作为晶体管的沟道区，但是在形成栅极结构的过程中，需要去除预先形成的伪栅，去除伪栅的刻蚀容易造成衬底100`受到损伤，进而导致衬底100`中的界面陷阱增多，如果以受损伤的衬底100`作为沟道区，较多的界面陷阱容易导致PMOS的负偏置温度不稳定可靠度变差。在本实施例中，第一沟道层105`和第二沟道层106`取代了原来第二伪栅结构320`下方的衬底100`作为PMOS的沟道区，第一沟道层105`和第二沟道层106`为在去除第二伪栅130`的刻蚀之后重新形成，因此第一沟道层105`和第二沟道层106`中的界面陷阱较少，PMOS的负偏置温度不稳定可靠度较佳。新生成的第一沟道层105`和第二沟道层106`没有经受去除伪栅的刻蚀过程，因此第一沟道层105`和第二沟道层106`形成的沟道区性能较现有技术中衬底材料形成的沟道区性能更好，从而优化了PMOS的性能。

更进一步地，第一沟道层105`的材料为锗硅，含有锗的材料与栅极介质层之间产生的界面缺陷等缺陷较少，能够进一步提高晶体管的负偏置温度不稳定可靠度，提高晶体管的质量。此外，锗硅的载流子迁移率更高，有利于提高晶体管的性能。但是本发明对此不做限制，在其他实施例中，所述第一沟道层105`的材料还可以为如纯锗等其他含锗材料。

在本实施例中，在第一沟道层105`上还形成有较薄的第二沟道层106`，第二沟道层106`的材料为硅，形成第二沟道层106`的作用在于，可以降低寄生隧道电流以及提高沟道层整体的稳定性，还可以避免锗硅直接氧化形成含锗的氧化物。但是本发明对是否形成第二沟道层106`不做限制，在其他实施例中，所述沟道层也可以为单层结构，即可以只形成材料为锗硅或锗的第一沟道层105`。

继续参考图8，本发明晶体管还包括：位于所述第二沟道层106`上的栅极结构，所述栅极结构包括自下而上的栅极介质层107`和金属栅极109`，以及位于栅极介质层107`和金属栅极109`侧壁的侧墙220`。但是本发明对所述栅极结构是否包括侧墙220`不做限制。

具体地，在本实施例中，所述栅极介质层107`的材料为氧化铪，所述栅极介质层107`覆盖位于所述金属栅极109`底部的第二沟道层106`以及金属栅极109`的侧壁。

在栅极介质层107`之上、金属栅极109`之下还设置有盖帽层108`，所述盖帽层108`的材料为氮化钛，所述盖帽层108`用来保护栅极介质层107`以及作为金属栅极109`的扩散阻挡层。

需要说明的是，本发明对栅极介质层107`的材料、结构以及具体位置均不做限制，在其他实施例中，所述栅极介质层107`的材料还可以为氧化硅，或是氧化硅与氧化铪的叠层，所述栅极介质层107`还可以仅覆盖位于所述金属栅极109`底部的第二沟道层106`。

本发明对是否设置盖帽层108`也不做限制，在其他实施例中，还可以不设置盖帽层108`。

继续参考图8，本发明晶体管还包括：位于所述栅极结构露出的衬底100`中的源区/漏区。在本实施例中，所述源区/漏区为PMOS源区/漏区110`。所述PMOS源区/漏区110`由在应力层中掺杂P型的源漏离子形成，所述应力层的形状为Σ型。

以应力层形成PMOS源区/漏区110`的作用在于，对沟道区施加压应力，以提高沟道区的载流子迁移率。由于在后续工序中需要形成材料为锗硅的第一沟道层作为沟道区，因此应力层由锗硅和锡两种材料形成。锗硅和锡两种材料的应力较鍺硅的应力更大，以保证应力层对沟道区提供压应力。但是本发明对应力层的材料是否为锗硅和锡不做限制，在其他实施例中，应力层的材料还可以为锗硅，通过调节应力层中锗硅所占比例与沟道层中锗硅所占比例，以保证应力层对沟道区提供压应力。

需要说明的是，由于本实施例形成的晶体管为PMOS，为提高PMOS的载流子迁移率，需要保持应力层对沟道层提供压应力。可以调节锗硅中锗所占比例，使第一沟道层105`中锗占锗硅的比例小于应力层中锗占锗硅的比例，以调节应力层与沟道层之间的应力关系，使得应力层能够对沟道层提供压应力。

继续参考图8，本发明晶体管还包括：填充于所述栅极结构之间的层间介质层103`。

如图8所示，所述层间介质层103`与所述栅极结构齐平。具体地，在本实施例中，层间介质层103`的材料为氧化硅，但是本发明对层间介质层103`的具体材料不做限制，在其他实施例中，所述层间介质层103`的材料还可以为氮化硅。

需要说明的是，在本实施例中，所述晶体管为PMOS，即一种P型晶体管，在其他实施例中，所述晶体管还可为NMOS。NMOS与PMOS的相同之处不再赘述，NMOS与PMOS的不同之处在于：

以应力层形成NMOS源区/漏区，所述应力层的形状近似为方形，所述应力层的材料为碳化硅，在NMOS源区/漏区掺杂的离子为N型的源漏离子。

在本发明的NMOS中，沟道层取代原来伪栅结构下方的衬底作为NMOS的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：

提供衬底；

在所述衬底上形成包括伪栅的伪栅结构；

在所述伪栅结构露出的衬底中形成源区、漏区；

在所述伪栅结构之间填充层间介质层；

去除伪栅结构中的伪栅，形成第一开口；

去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口；

在所述第二开口中形成沟道层；

在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。

2.如权利要求1所述的形成方法，其特征在于，所述第二开口中形成沟道层的步骤包括：所述沟道层的材料包括锗。

3.如权利要求1所述的形成方法，其特征在于，形成第二开口的步骤包括：所述第二开口的深度小于或等于10纳米。

4.如权利要求1所述的形成方法，其特征在于，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。

5.如权利要求4所述的形成方法，其特征在于，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。

6.如权利要求4所述的形成方法，其特征在于，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。

7.如权利要求1所述的形成方法，其特征在于，所述沟道层为单层结构。

8.如权利要求7所述的形成方法，其特征在于，所述沟道层的材料为锗硅或锗。

9.如权利要求5或8所述的形成方法，其特征在于，形成源区、漏区的步骤包括：

在所述伪栅结构露出的衬底中形成Σ型凹槽；

在所述Σ型凹槽中形成掺杂有源漏离子的应力层。

10.如权利要求9所述的形成方法，其特征在于，所述晶体管为P型晶体管，所述衬底为硅，所述应力层的材料包括锗硅和锡。

11.如权利要求1所述的形成方法，其特征在于，所述第二开口中形成沟道层的步骤包括：采用外延工艺形成所述沟道层。

12.一种晶体管，其特征在于，包括：

衬底；

位于所述衬底中的沟道层；

位于所述沟道层上的栅极结构，所述栅极结构包括自下而上的栅极介质层和金属栅极；

位于所述栅极结构露出的衬底中的源区、漏区；

填充于所述栅极结构之间的层间介质层。

13.如权利要求12所述的晶体管，其特征在于，所述沟道层的材料包括锗。

14.如权利要求12所述的晶体管，其特征在于，所述沟道层的厚度小于或等于10纳米。

15.如权利要求12所述的晶体管，其特征在于，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。

16.如权利要求15所述的晶体管，其特征在于，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。

17.如权利要求15所述的晶体管，其特征在于，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。

18.如权利要求12所述的晶体管，其特征在于，所述沟道层为单层结构。

19.如权利要求18所述的晶体管，其特征在于，所述沟道层的材料为锗硅或锗。

20.如权利要求12所述的晶体管，其特征在于，所述源区、漏区包括：

形成于所述伪栅结构露出的衬底中的应力层，所述应力层掺杂有源漏离子。