CN102160159A - 具有加强的穿过基板一致性的包埋硅/锗材料的晶体管 - Google Patents

具有加强的穿过基板一致性的包埋硅/锗材料的晶体管 Download PDF

Info

Publication number
CN102160159A
CN102160159A CN2009801362115A CN200980136211A CN102160159A CN 102160159 A CN102160159 A CN 102160159A CN 2009801362115 A CN2009801362115 A CN 2009801362115A CN 200980136211 A CN200980136211 A CN 200980136211A CN 102160159 A CN102160159 A CN 102160159A
Authority
CN
China
Prior art keywords
gate electrode
transistor
semiconducting alloy
forms
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801362115A
Other languages
English (en)
Inventor
R·马尔芬格
A·韦
J·亨奇尔
C·斯科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102160159A publication Critical patent/CN102160159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在精密半导体装置中，以湿化学蚀刻形成凹槽，应变诱导半导体合金可被定位接近信道区域，对于不同结晶位向具有非等向性蚀刻作用。在一实施例中，可使用TMAH，除了非等向性蚀刻作用之外，对于二氧化硅具有高蚀刻选择性，因而使得非常薄的蚀刻停止层额外提供减少从信道区域偏移的可能性，而不会过度贡献至整体工艺变化性。

Description

具有加强的穿过基板一致性的包埋硅/锗材料的晶体管
技术领域
本发明是关于集成电路的制造，更特别地，是关于通过包埋Si/Ge(硅/锗)而具有应变的信道区域的晶体管，以促进晶体管信道区域中电荷载体移动。
背景技术
制造复杂的集成电路需要提供大量的晶体管组件，它们是复杂电路的主要电路组件。例如，在目前复杂的集成电路中可提供数亿个晶体管。通常，目前实现复数个工艺技术，其中对于复杂电路，例如微处理器、储存芯片等，CMOS技术由于操作速度与/或功率消耗与/或成本效应因而成为目前最佳的方法。在CMOS电路互补晶体管中，亦即p-信道晶体管与n-信道晶体管，用于形成电路组件，例如变换气与其他逻辑栅极，用来设计高复杂电路组合，例如CPU、储存芯片等。在使用CMOS技术制造复杂集成电路过程中，晶体管亦即n-信道晶体管与p-信道晶体管形成载含有结晶半导体层的基板上。MOS晶体管或是一般场效晶体管，无论n-信道或是p-信道，包括所谓的pn-接合，pn-接合是由高掺杂汲极与源极区域的接口，具所述汲极区域与源极区域之间沉积的相反或是弱掺杂信道区域而形成。信道区域的传导性，亦即传导信道的驱动电流能力，是由信道区域附近形成的栅电极所控制，并且由薄绝缘层分离。由于使用是当控制电压至栅电极，在形成传导信道之后，信道区域的传导性取决于掺质浓度、电荷载体的移动性，以及对于信道区域在晶体管宽度方向的给定延伸而言，取决于源极与汲极区域之间的距离，亦指通道长度。因此，减少信道长度以及减少相关的通道电阻，是达到增加集成电路操作速度的主要设计准则。
然而，持续缩小晶体管尺寸涉及必须面对因为未过度偏移减少MOS晶体管信道长度优点的许多议题。例如，在汲极与源极区域中垂直方向与横向方向需要非常精密的掺质概况，以提供低薄片与接触电阻与所要的通道可控制性。再者，栅极介电材质亦可用于减少的通道长度，以保持所需要的通道可控制性。然而，一些用于维持高通道可控制性的机制亦可对于晶体管信道区域的电荷载体移动性具有负面影响，因而部分偏移因通道长度减少而得到的优点。
由于关键尺寸的持续减小，亦即晶体管的栅极长度，需要使用新发展的高复杂技术，并且由于移动性减少亦贡献较少的表现增益，所以已经提出对于已知的信道长度，通过增加信道区域中电荷载体移动性，而增进晶体管组件的信道传导性，因而相较于标准技术需要非常规模化的关键尺寸更具改善效能，同时避免或是至少延迟与装置大小有关的许多任务艺适应。
增加电荷载体移动性的一个有效机制是修饰信道区域的晶格结构，例如在信道区域附近增拉伸或是压缩力，以于信道区域中产生对应的应力，分别造成对于电子与电洞移动性。例如，对于主动硅材料的标准结晶结构，亦即对准<110>方向的通道长度(100)表面位向，产生拉伸应力，而后可直接转化成为对应增加的传导性。另一方面，在信道区域的压缩应力会增加电动的移动性，因而提供增加p型晶体管效能的潜力。由于应力硅可被考虑成为“新型”的半导体材料，因此将压力或应力工程导入集成电路制造是非常大有可为的方法，可制造快速强大的半导体装置，而不需要昂贵的半导体材料，同时仍可使用许多已经普遍建立的制造技术。
因此，已经提出导入例如硅/锗材料紧邻信道区域，以诱导压缩应力，可造成对应的应力。当形成所述Si/Ge材料时，PMOS晶体管的汲极与源极区域被选择性凹陷形成凹槽，而NMOS晶体管被屏蔽，以及通过等向成长的方式，后续所述硅/锗材料被选择性形成于PMOS晶体管的凹槽中。
虽然技术对于p-信道晶体管与整个CMOS装置的效能增益非常有利，但然而，结果是在包含许多晶体管组件的先进半导体装置中，可观察到装置效能的增加，这与上述在p-信道晶体管汲极与源极中并入应变硅-锗合金有关，特别是当因应增加最终达到的应力而减少来自信道区域的硅/锗材料偏移时，这部分请参阅图1a至图1e的相关详细描述。
图1a概示说明习知半导体装置100的横切面，包括p-信道晶体管150a与n-信道晶体管150b，其中基于应变硅/锗合金而增进晶体管150a的效能，如上所述。半导体装置100包括基板101，例如硅基板，具有包埋的绝缘层102形成在基板上。再者结晶硅层103形成再包埋的绝缘层102上，因而形成SOI(绝缘体上硅)架构。对于整体晶体管表现而言，SOI架构是有利的，例如相较于大块架构，亦即硅层103的厚度远大于晶体管150a、150b垂直延伸至层103的架构，晶体管150a、150b的寄生接合电容可被降低。晶体管150a、150b可形成在个别的“主动”区域中或“主动”区域上方，通常分别表示为103a、103b，其中主动区域由隔离结构104，例如浅沟渠隔离，分隔。在所示的制造阶段中，晶体管150a、150b包括栅极电极151，它可被理解为包含传导电极材料151a的结构，代表实际栅极电极，它可被形成在栅极绝缘层151b上，因而从分别位于对应主动区域103a、103b的信道区域12，将栅极电极材料151a电性绝缘。再者，所述栅极电极结构151可包括覆盖层151c，例如由硅氮化物组成。再者，间隔结构105可形成在晶体管150a中栅极电极结构151的侧壁上，因而结合所述覆盖层151c，封装所述栅极电极材料151a。另一方面，屏蔽层105a可形成在晶体管150b上方，因而封装对应的栅极电极材料151a，并且也覆盖主动区域103b。再者，当暴露晶体管150a时，可形成屏蔽106例如电阻屏蔽与类似物，用以覆盖屏蔽层105a。
可由以下工艺策略的基础，形成图1a所示的习知半导体装置100。
可在隔离结构104的基础上，定义主动区域103a、103b，可使用已建立的微影蚀刻、蚀刻、沉积与平面化技术而形成。此后，例如通过在适当屏蔽制度的基础上进行植入工艺，可建立对应主动区域103a、103b中的基础掺杂程度。接着，使用复杂的微影蚀刻与图案方式，形成栅极电极结构151，以得到栅极电极材料151a与栅极绝缘层151b，其中也可图案化覆盖层151c。接着，例如可通过已知的低压CVD(化学蒸气沉积)技术，沉积屏蔽层105a，因而形成硅氮化物，可能结合二氧化硅材料成为蚀刻停止衬垫。低压CVD技术虽然可提供高度可控制性，但是通过基板101呈现相当不一致，相较于基板的中心，可能造成基板边缘的厚度增加。结果，在形成屏蔽106与将装置100从先前沉积的屏蔽层105a暴露至非等向性蚀刻环绕形成间隔结构105之后，可产生所得宽度105w一些程度的不一致性，例如相较于基板101的中心区域，可造成基板101周边宽度稍微增加。由于通过非等向性蚀刻技术，间隔结构105可实质定义主动区域103a中所形成的凹槽的侧向偏移，对应的侧向偏移可根据在屏蔽层105a沉积与进行后续非等向蚀刻工艺的过程中所导入的不一致而稍微改变。另一方面，在精密的应用中，增加相邻信道区域152的整体应力可减少对应的应变硅-锗合金的侧向偏移，因而需要降低宽度105w，以定位应变的硅/锗合金更接近信道区域152。典型地，信道区域152中的应变(strain)可超比例增加减少的宽度105w，因而提供小宽度105w的工艺中，可超比例增加层105a的沉积所造成的变化性与后续蚀刻工艺，因而贡献晶体管150a效能的高程度变化性。
图1b图示说明非等向性等离子辅助蚀刻工艺107过程中的半导体装置100，其中适当的蚀刻化学，例如可使用以溴化氢与其类似物为基础，结合适当的有机添加物，因而可获得对应的非等向性蚀刻作用结合适当选择的等离子条件。然而，如上所解释，在等离子辅助蚀刻工艺107过程中，也可以诱导一些程度的变化性，因而也贡献整体变化性，特别若是考虑高精密的晶体管，其中在侧向偏移中即使微小的差异可因而造成晶体管效能的重大改变。结果，由于先前层105a的沉积与对应的非等向性蚀刻工艺造成改变宽度105w，用于形成间隔结构105，可能结合非等向性蚀刻工艺107用于形成个别的凹槽107a，所以其位置与尺寸也可能具有对应程度的变化性。
图1c图标说明在更进一步的制造阶段中的半导体装置100。亦即在形成凹槽107a(参阅图1b)之后，屏蔽106(参阅图1b)被移除，并且进行选择性地磊晶生长工艺，在晶体管150a中沉积硅/锗合金109，而晶体管150b被屏蔽层105覆盖。对应的选择性磊晶生长方法已被普遍建立，其中适当选择对应的工艺参数例如压力、温度、前驱物流速等，在暴露的结晶硅表面上获得明显沉积的硅/锗材料，而介电表面区域上对应的材料沉积明显减少或甚至被忽略。因此，可在应变状态中生长硅/锗材料109，由于硅/锗的自然晶格常数大于硅的晶格常数，因而得到压缩应变材料，这也可在相邻信道区域152中造成对应的压缩应力。压缩应力的程度可取决于先前形成的凹槽的位置与尺寸，以及取决于材料109的锗浓度。因此，对于形成材料109的选择性磊晶成长工艺过程中给定的工艺参数，形成屏蔽层105a、图案化间隔结构105与形成凹槽107a的先前制造工艺的变化性可造成晶体管效能通过基板101的一些不一致。
图1d图标说明在更进一步制造阶段中的半导体装置100，其中屏蔽层105a、间隔结构105与覆盖层151c(参阅图1a)被移除，可通过已建立的选择性蚀刻技术而完成。而后，根据装置需要，可继续进一步的工艺步骤，形成汲极与源极区域。
图1e图标说明在制造阶段中的半导体装置100，其中基本晶体管架构实质完成。如图所示，晶体管150a、150b可包括侧壁间隔结构153，其可包含一或多个间隔组件153a，可能结合对应的蚀刻停止衬垫153b，取决于汲极与源极区域154掺质状况所需要的复杂性。可根据已建立的技术形成间隔结构153，亦即通过沉积蚀刻停止衬垫153b与对应的屏蔽层，而后通过非等向性蚀刻工艺进行图案化，形成间隔组件153a。在形成间隔结构153之前，可进行适当的植入工艺，用来定义延伸区域154e，其结合深汲极与源极区域154d，可形成在间隔结构153的基础上，表示为汲极与源极区域154。而后，可通过将装置100退火而活化掺质，因而也再次结晶化，至少达某种程度植入引导的破坏。而后，继续后续的工艺，形成金属自杀区域以及形成对应的接触结构，可根据已建立的工艺方式，建立在应力介电材料的基础上。如上所解释，对于精密的应用，可通过硅/锗合金109提供的应力诱导机制实质决定晶体管150a的效能，其中特别是对于来自信道区域152的硅/锗材料109所要减少的侧向偏移，相当高程度的变化性可造成降低的产率，而在其他例子中，由于来自信道区域152的对应偏移必须保持大于所要的偏移，所以材料109所提供的应力诱导机制的潜力不能被完全除去。
如上所述，本发明的揭露内容是关于技术与半导体装置，其中可通过磊晶生长的半导体合金而增强晶体管效能，避免或至少减少上述一或多个问题。
发明内容
通常，本发明提供半导体装置与技术，其中在晶体管装置的主动区域中形成凹槽，在湿化学蚀刻工艺的基础上，对于信道区域具有良好控制的侧向偏移，具有高结晶非等向性，因而可完成精准控制侧向偏移而不需要精密的间隔结构。在本案所揭露的一些方面中，可通过使用四甲基氢氧化铵(TMAH)完成结晶非等向性蚀刻工艺，这有效率的湿化学蚀刻，用于对二氧化硅具高选择性蚀刻硅，因而达到显着减少用于保护栅极电极结构的蚀刻停止材料的厚度，同时也提供高稳定且可重现的湿化学蚀刻工艺。结果，由于减少湿化学蚀刻工艺变化性的程度与其良好的可控制性及高蚀刻选择性，可显着减少对应凹槽的偏移，实质上不受通过基板变化性的影响，习知这是由沉积间隔物材料而引起，结合对应等离子辅助蚀刻工艺，用于图案化间隔物以及形成对应的凹槽。再者，通过使用高度可控制的湿化学蚀刻工艺以及通过避免对于对应的间隔物材料的显着层厚度沉积，相较于习知方法，整体工艺是显着增加，其中特别是用于图案化间隔物材料以及获得凹槽的蚀刻工艺典型地进行成为单一晶圆工艺。
本案揭露的方法之一包括在含硅结晶半导体区域上方形成的晶体管的栅极电极结构的暴露表面区域上，形成介电蚀刻停止材料。所述方法更包括进行湿蚀刻工艺，在结晶半岛区域的至少两个不同结晶位向具有不同的移除速度，在相邻栅极电极结构的结晶半导体区域中形成凹槽。再者，所述方法包括进行选择应磊晶成长工艺，至少在凹槽中形成应变诱导半导体合金。最后，所述方法包括在所述应变诱导半导体合金的至少一部份中形成汲极与源极区域。
本案揭露的另一方法包括在四甲基氢氧化铵(TMAH)的基础上，进行湿化学蚀刻工艺，在结晶半导体区去的一部份上方形成的晶体管的栅极电极结构相邻的结晶半导体区域中，形成凹槽。所述方法更包括在所述凹槽中形成应变诱导半导体合金，以及在与栅极电极结构相邻的半导体区域中，形成汲极与源极区域。
本案揭露的半导体装置包括在基板上方形成的晶体管。所述晶体管包括栅极电极结构，形成在结晶半导体区域上方并且包括栅极电极材料。再者，在结晶半导体区域中形成应变诱导半导体合金，与侧壁约30度或更大角度逐渐变细的方式沿着深度方向延伸。最后，所述晶体管包括在结晶半导体区域中与至少部分在半导体合金中，形成的汲极与源极区域。
附图说明
本发明各种实施例如权利要求中定义的内容，并且当参阅附随图式，可更清楚理解本发明的详细说明。
图1a-1e图示说明复杂的沉积工艺与等离子辅助蚀刻技术基础上，在形成硅/锗合金的各种制造阶段中，包括p-信道晶体管的习知半导体装置的横切面。
图2a-2c图示说明根据实施例，在各个制造阶段的半导体装置的横切面，其中在湿化学蚀刻工艺基础上，晶体管接收凹槽。
图2d图示说明根据实施例，在湿化学蚀刻工艺过程中硅材料的结晶架构。
图2e与2f图标说明在更进一步制造阶段中晶体管的横切面，形成具有降低变化性且接近信道区域的应变诱导半导体合金。
图2g是根据实施例，图标说明半导体装置横切面，其中可提供不同的晶体管，其中一个晶体管可得到半导体合金。
图2h-2j是根据实施例，图标说明半导体装置的横切面，根据不同变异在基础半导体层的特定深度提供物种，加强控制湿化学蚀刻工艺。
具体实施方式
虽然本案的实施例与图式详细描述本发明揭露内容，但是应理解以下的详细说明与图式并不是用以限制本发明的揭露内容于特定实施例，实施例仅用于举例本案的各方面，本发明的范围定义在权利要求书中。
一般而言，本发明揭露内容提供技术与半导体装置，其中在制造顺序过中完成增加的一致性，合并相邻半导体装置信道区域的应变半导体合金，同时也提供定位对应半导体合金接近信道区域的可能性。为了达到这个目的，可使用可控制的且可重复的湿化学蚀刻技术，用于形成对应的凹槽，其中对于所要图案化的半导体材料的不同结晶位向，湿化学蚀刻化学可具有本质的“非等向性”蚀刻作用。结果，在一些方面，可适当选择基础半导体材料的结晶架构，因而蚀刻速度的本质差异可提供在侧向方向“本身限制”蚀刻作用，因而对于在蚀刻工艺开始时给定的初始侧向偏移，可得到各个凹槽具有通过基板加强的整体一致性。例如，在一些实施例中，可使用硅材料的标准结晶位向，亦即具有沿着<110>方向的晶体管长度方向的(100)表面位向，因而相较于其他方向例如<110>、<100>方向等，沿着<111>方向，利用大幅降低地蚀刻速度。应理解本案中对应的结晶位向是代表物理均等位向，亦即(100)、(010)、(001)、(-100)等。同样对于任何其他结晶位向也是如此。基于具有本质高程度一致性与在重制性的湿化学蚀刻工艺，亦可提供适当的屏蔽方法，在湿化学蚀刻工艺所得到的对应凹槽中明显降低所要形成的半导体合金侧向偏移。在本案的一些实施例中，可在TMAH的基础上，进行湿化学蚀刻工艺，除了结晶非等向性蚀刻作用，也对于硅与二氧化硅具有非常明显的蚀刻选择性，其中相较于硅，以显着降低的速度蚀刻二氧化硅。因此，即使非常薄的二氧化硅层可有效使用成为蚀刻停止材料用于封装栅极电极结构，可提供调整对应厚度具高程度一致性的潜力，因而即使是非常小的侧向偏移，可达到在减少的可变性上有利于应力增强。再者，在一些实施例中，在指示物种或蚀刻停止物种的基础上，控制湿化学蚀刻工艺，可导入基础半导体层中，例如离子植入、选择磊晶成长等。在一些实施例中，可在硅材料内特定深度沉积n-型掺质物种，用以提供有效的蚀刻控制，由于例如TMAH可具有对于n-行硅材料的明显降低移除速度。在其他例子中，可合并明显的指示物种，在湿化学蚀刻溶液中可被侦测到，因而也提供湿化学蚀刻工艺加强的可控制性。
参阅图2a-2j的实施例，也同时参阅图1a-1e。
图2a图标说明在早期制造阶段晶体管250的横切面。晶体管250可代表任何形式的晶体管，通过提供包埋半导体合金而加强它的效能，以产生特定形式的应变。晶体管250可包括基板201，上方形成半导体区域203。半导体区域203可代表主动区域，用于容纳单一晶体管或是多个相同或是不同传导性的晶体管，取决于整体装置需求。关于基板201与半导体区域203，可使用相似的条件，如同前述的装置100。亦即半导体装置203可代表一部分的对应以硅为基础的半导体层，通过提供对应的隔离结构(未显示)它可被分为各个主动区域。再者，若在区域203与基板201之间定位对应的包埋绝缘层(未显示)，区域206与基板201可代表SOI架构。在其他例子里，区域203与基板201可定义一个块状结构，如上述装置100所示。晶体管250可包括栅极电极结构251，可代表栅极电极材料251a，例如多晶硅与类似物，结合栅极绝缘层251b。例如，若考虑精密半导体装置，栅极电极结构251可具有栅极长度，亦即栅极电极材料251a的水平延伸约50nm或更少。再者，在一些实施例中，可在栅极电极材料251a上方形成覆盖层251c，以及可在栅极电极材料251a与覆盖层251c之间形成蚀刻停止层251。例如，如前所述，关于装置100，当考虑与习知方法高程度兼容时，覆盖层251c可由氮化硅组成。在另一方面，蚀刻停止层251d可由二氧化硅组成。再者，可在半导体区域203与栅极电极结构251上形成蚀刻停止衬垫205a。在一实施例中，蚀刻停止衬垫205a可由二氧化硅组成。
图2a所示的晶体管装置250可形成在以下工艺的基础上。在定义半导体区域203之后，例如在隔离结构的基础上，如前所述，例如关于装置100，可用已知的工艺技术形成栅极电极结构251，然而，其中在沉积所述栅极电极材料251a之后，也可形成蚀刻停止材料251d，而后沉积覆盖层251c。而后，可使用图案化方法，用以图案化覆盖层251c与蚀刻停止材料251d，而后进行已知的硅蚀刻技术用于得到栅极电极材料251a，如图2a所示。接着，例如可通过已知的工艺技术沉积形成蚀刻停止衬垫205a，其中考虑到在区域203中仍可形成凹槽所要的偏移，可根据工艺需求而选择厚度205t。例如，若是关于栅极电极材料251a，想要得到对应的小偏移，可选择厚度205t约为5nm或更小，例如2nm或更小。为了达到这个目的，可使用适当的工艺技术，例如低压CVD等，其中减小的厚度205t可提供加强的整体通过基板一致性。在其他例子中，可通过氧化工艺，形成层205a，其中层205a不会覆盖覆盖层251c。同样地，在这例子中，可完成用于得到所要厚度205t的高程度可控制工艺。
图2b图示说明在非等向性蚀刻工艺211过程中的晶体管250，用以关于半导体区域203与可能关于覆盖层251c，选择性移除层205a的材料。应理解在此技艺中，用于二氧化硅的个别高选择性等离子辅助蚀刻工艺已被建立，并且可被用于工艺211。因此，在栅极电极结构251的侧壁上可得到个别的“侧壁间隔物”205具有一厚度，实质对应于厚度205t，除了由蚀刻工艺211所造成非常微小的厚度减少。然而，应理解由于减少的厚度205t暴露在工艺211周围的时间很短，因此对应蚀刻工艺的相关变化变得很小。
图2c图标说明在湿化学蚀刻工艺207过程中的晶体管250，相较于垂直方向，在水平方向具有不同的蚀刻速度。亦即，由于关于这些方向，结晶半导体区域203具有不同的结晶位向，取决于区域203材料的硅结晶架构，关于不同结晶位向，工艺207的湿化学蚀刻可具有不同的内部移除速度，并且在垂直与侧向方向有差异性蚀刻。例如，沿着<111>结晶位向，湿化学蚀刻可具有降低的蚀刻速度，可造成蚀刻前方的侧向限制，而产生对应凹槽207a的侧壁207s，根据对应<111>方向的空间位向而倾斜。在一实施例中，可在四甲基氢氧化铵(TMAH)基础上建立工艺207的湿化学蚀刻，这可用作为阻止显影材料，并且对于硅材料可具有高蚀刻速度，其中关于二氧化硅，可得到高蚀刻选择性。因此，在装置250暴露至工艺207之后，间隔物205可有效保护栅极电极结构251，因而可由宽度205t实质决定凹槽207a的偏移，其中根据区域203的结晶轴空间位向，以高度可控制与可预测的方式，在湿化学蚀刻工艺207过程中，可增加侧向偏移。应理解若是关于工艺207，覆盖层251c不具特别蚀刻阻抗，蚀刻停止层251仍提供栅极电极材料251a的完整。再者，在一些实施例中，蚀刻控制物种203c可固定中心在特定深度附近，用来控制蚀刻工艺207，亦即调整具有增加一致性的凹槽207a深度。例如，蚀刻控制物种203c可提供成为n-型掺质物种，例如砷，用来获得n-掺杂的硅区域，当暴露至TMAH湿化学工艺207时可具有明显降低的蚀刻速度。蚀刻控制物种203c可供作为离子植入、磊晶生长技术等，详细描述如后。
图2d是根据一实施例，图标说明半导体区域203的结晶架构，其中在(111)平面上得到蚀刻抵抗性，因而相较于沿着其他结晶方向，沿着<111>方向的蚀刻明显减少。如本案所述，硅材料的立方体晶格架构的一部份，其中根据半导体产业中使用的标准半导体晶圆，可提供(100)表面层。再者，栅极电极结构251可由其长度方向定位，亦即图2c中栅极电极材料251a沿着<110>方向的水平延伸。在这例子中，(111)平面可形成与对应(110)平面约35，26度，也可因而在湿化学蚀刻工艺过程中实质代表侧壁207s(参阅图2c)的侧壁角度。然而，应理解若是想要有不同的侧壁角度，对于对应蚀刻化学给定的非等向性蚀刻作用，可选择个别不同的结晶架构用于基本材料203。亦即基本材料203的结晶位向可适当“旋转”，得到不同的侧壁角度，只要对于个别“旋转”的结晶位向仍可得到晶体管效能的对应增益。
图2e图标说明晶体管250具有凹槽207a向下延伸至特定深度，例如可由蚀刻控制物种203c(参阅图2c)决定，或是可由时间控制的蚀刻方法调整。应理解由于可同时用对应的湿化学蚀刻反应器处理多个基板207a，所以可以在高效能蚀刻工艺基础上得到凹槽207a，因而提供显着的优点，相较于习知的等离子辅助蚀刻步骤，典型为需要单一基板工艺技术。
如图所示，如果覆盖层251c(参阅图2c)不具有蚀刻抵抗性，则在湿化学蚀刻工艺过程中，可暴露蚀刻停止层251d。因此，蚀刻停止层251d可作为维持栅极电极材料251a的完整，同时在选择性磊晶成长工艺210的过程中也作为成长屏蔽。在工艺210过程中，当晶体管250可代表信道区域252需要压缩应力的晶体管时，可沉积适当的半导体合金，例如硅/锗合金、硅/锗/锡合金、硅/锡合金。在其他例子中，在工艺210过程中，可沉积硅/碳材料，因而提供受拉伸应力的半导体合金，造成信道区域252中对应的拉伸应变。再者，在选择性磊晶成长工艺过程中，以适当选择的工艺参数进行，可调整个别组件的比例，以及，若需要，可增加掺质物种，其中在工艺210过程中，若考虑适当，任何掺质物种的浓度与对应合金组件的浓度可变化。由于凹槽207a的高一致与可控制的形成，由于在变化的掺质浓度与/或半导体合金的成分浓度的基础上，装置特性的任何特定使用可重迭在由习知工艺技术造成增加的变化性上，工艺210也可达到增加的弹性。
图2f图标说明在进一步制造阶段中的晶体管250。如图所示，半导体合金209，例如上述的合金，可形成在区域203内，在相邻信道区域252诱导某种形式应变，其中降低的侧向偏移可提供应变转换的增加效率。再者，汲极与源极区域254定义在区域203中且部分在半导体合金209中。再者，侧壁间隔物结构253可形成在栅极电极结构251的侧壁上。可用相似的工艺方法形成图2a所示的晶体管250，如前所述并参阅装置100，然而，由于对于相同装置与工艺参数，半导体合金209接近信道区域252，可得到增进的整体晶体管效能，而另一方面，相较于习知方法，可增进对应晶体管特性的整体变化性，亦即，通过基板的不一致性。
图2g图标说明在早期制造阶段上的半导体装置200包括晶体管250a、250b。如图所示，晶体管250a、250b可具有相似的架构，亦参阅图2a。亦即晶体管250a、250b可包括栅极电极结构251形成在对应主动区域203a、203b上方。可由隔离结构204分隔主动区域203a、203b，参阅装置100。再者，在图标的制造阶段中，间隔物205可形成在栅极电极结构251的侧壁上，而晶体管250b的结构251可被屏蔽层205a覆盖。再者，可提供屏蔽206，例如电阻屏蔽，覆盖晶体管250b，同时暴露晶体管250a。
关于形成半导体装置200的制造技术，是指关于晶体管250描述的对应工艺方法。亦即在形成屏蔽层205a，在形成屏蔽层205a之后，可形成且使用电阻屏蔽或是任何其他蚀刻屏蔽206，用以得到间隔物205，同时维持主动区域203b上方的屏蔽层205a。此后，屏蔽206可被移除或是被维持，取决于关于湿化学蚀刻工艺207(图2b)的蚀刻抵抗性。因此，如果屏蔽206被移除，屏蔽层205a可作为蚀刻屏蔽，以及在后续选择性磊晶成长工艺过程中也可做为成长屏蔽。因此，具有相当小的层厚度的屏蔽层205a亦有效用于覆盖装置区域，例如晶体管250b，其中可不需要半导体合金。在形成晶体管250a中的半导体合金之后，可在已知的工艺方法基础上，继续进一步的工艺，参阅装置100。
图2h图标说明在早期制造阶段中，在形成栅极电极结构251之前，半导体装置200。在这制造阶段中，区域203a的基础掺质浓度可被定义在对应植入顺序213的基础上，同时由移植屏蔽214覆盖主动区域203b。在一实施例中，植入顺序213亦可包括植入步骤，用于导入蚀刻控制物种203c于特定深度203d，可实质对应于后续制造阶段中区域203a中所形成凹槽的深度。例如，若是区域203a代表p-信道晶体管的主动区域，其他的n-型掺质物种203c可不实质影响整体的晶体管特性。应理解在其他实施例中，在提供栅即电极结构251之后，可进行用于导入蚀刻控制物种203c的对应植入步骤，参阅图2a。
图2i是根据实施例，图标说明半导体装置200，其中可通过磊晶成长工艺215，在基板201上形成半导体区域或层203，其中在成长工艺215的某相过程中，可合并蚀刻控制物种203c。例如，可提供适当前驱物气体形式的对应n-型掺质物种于工艺215的沉积，用以定位物种203c于特定深度。此后，可中断n-型掺质前驱物器的供应，因而提供已定义的深度与对应蚀刻控制物种203c的厚度。
图2j图标说明在进一步制造阶段中的装置200，其中所提供的层203为其最终厚度，其中隔离结构204分隔主动区域203a、203b。再者，可假设蚀刻控制物种203c的存在可造成主动区域203b中修饰的电子作用。在这例子中，进行适当植入工艺216，用于定义主动区域203b中的基础掺质浓度，其中可导入适当程度的掺杂于特定深度，用以“补偿”蚀刻控制物种203c，同时对应的植入屏蔽217可覆盖主动区域203a，其中可期待有蚀刻控制物种203c的存在。
此后，如上所述可进行用于以湿化学蚀刻工艺形成凹槽的工艺顺序，其中关于所得凹槽的深度与尺寸，蚀刻控制物种203c可提供增加的可控制性。
结果，本案揭露内容提供半导体装置与技术，其中可在半导体合金的基础上，定位接近相邻信道区域，得到增强的晶体管效能。为达此目的，可使用湿化学蚀刻工艺，用于在对应顺序定义凹槽侧向偏移与形成凹槽过程中提供显着降低的变化性。再者，由于可不需要沉积间隔物材料，并且由于在批次工艺中，湿化学蚀刻工艺可具有高可控制性，相较于习知需要单一晶圆工艺方法的等离子辅助蚀刻方法，更增加整体效能。
根据本案发明内容，对于熟知此技艺的人士而言，本发明更进一步的修饰与变化是明显的。因此，本案内容仅用于说明以及用于教导熟知此技艺的人士实施本发明。应理解本案显示与描述的形式是作为本发明较佳实施例。

Claims (25)

1.一种方法，包括：
在包含硅的结晶半导体区域上方形成的晶体管的栅极电极结构的暴露表面区域上，形成介电蚀刻停止材料；
进行湿化学蚀刻工艺，在相邻所述栅极电极结构的所述结晶半导体区域中形成凹槽，在所述结晶半导体区域的至少两种不同结晶位向中具有不同的移除速度；
进行选择性磊晶成长工艺，至少在所述凹槽中形成应变诱导半导体合金；以及
至少在一部份的所述应变诱导半导体合金中，形成汲极与源极区域。
2.如权利要求1所述的方法，其中在四甲基氢氧化铵(TMAH)的基础上，进行所述湿化学蚀刻工艺。
3.如权利要求1所述的方法，其中形成所述介电蚀刻停止材料包括至少在所述栅极电极结构的侧壁表面上形成二氧化硅层。
4.如权利要求3所述的方法，其中所述二氧化硅层的厚度约为5纳米或更小。
5.如权利要求1所述的方法，更包括在所述结晶半导体区内的特定深度定位n-型掺质物种，以及使用所述n-行掺质物种用于控制所述湿化学蚀刻工艺。
6.如权利要求5所述的方法，其中进行离子植入工艺，将所述n-型掺质物种定位在所述特定深度。
7.如权利要求6所述的方法，其中在形成所述栅极电极结构之前，进行所述离子植入工艺。
8.如权利要求6所述的方法，其中在形成所述栅极电极结构之后，进行所述离子植入工艺。
9.如权利要求5所述的方法，其中通过磊晶成长工艺形成所述结晶半导体区域，以及在所述磊晶成长工艺过程中，所述n-型掺质物种被定位在所述特定深度。
10.如权利要求5所述的方法，其中形成所述半导体晶圆，在所述晶体管的信道区域中诱导压缩应变。
11.如权利要求10所述的方法，其中所述半导体合金包括硅与锗。
12.如权利要求10所述的方法，其中所述半导体合金包括锡。
13.一种方法，包括：
进行以四甲基氢氧化铵(TMAH)为基础的湿化学蚀刻工艺，在结晶半导体区域的一部份上方形成的晶体管的栅极电极结构相邻的所述结晶半导体区域中，形成凹槽；
在所述凹槽中，形成应变诱导半导体合金；以及
在相邻所述栅极电极结构的所述半导体区域中，形成汲极与源极区域。
14.如权利要求13所述的方法，其中形成所述凹槽更包括在所述半导体区域中，定义n-型掺质物种于特定深度，以及使用所述n-型掺质物种，用来控制所述湿化学蚀刻工艺。
15.如权利要求13所述的方法，更包括在形成所述凹槽之前，至少在栅极电极材料的侧壁上，形成蚀刻停止材料。
16.如权利要求15所述的方法，其中所述蚀刻停止材料具有的厚度约为5纳米或更小。
17.如权利要求13所述的方法，其中形成所述汲极与源极区域包括在所述凹槽中形成半导体合金，其中所述半导体合金在所述晶体管的信道区域中诱导压缩应变。
18.如权利要求17所述的方法，更包括在第二晶体管上方，提供屏蔽层，同时形成所述凹槽，以及在所述凹槽中形成所述半导体合金。
19.如权利要求17所述的方法，其中所述半导体合金包括锗与锡至少其中之一。
20.一种半导体装置，包括：
晶体管，行程在基板上方，所述晶体管包括：
栅极电极结构，形成在结晶半导体区域上方，以及包括栅极电极材料；
应变诱导半导体合金，形成在所述结晶半导体区域中，以逐渐变细的方式，沿着深度方向与侧壁角度约30度或更大而延伸；以及
汲极与源极区域，形成于所述结晶半导体区域与至少部分在所述半导体合金中。
21.如权利要求20所述的半导体装置，更包括在所述半导体合金的底部中心增加的n-型掺质浓度。
22.如权利要求20所述的半导体装置，其中所述半导体合金从所述栅极电极材料的最小侧向偏移约为5纳米或更小。
23.如权利要求22所述的半导体装置，其中所述半导体合金从所述栅极电极材料的最小侧向偏移约为2纳米或更小。
24.如权利要求20所述的半导体装置，其中所述半导体合金诱导所述晶体管信道区域中的压缩应变。
25.如权利要求24所述的半导体装置，其中所述栅极电极材料的栅极长度约为50纳米或更小。
CN2009801362115A 2008-09-30 2009-09-29 具有加强的穿过基板一致性的包埋硅/锗材料的晶体管 Pending CN102160159A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008049723A DE102008049723B4 (de) 2008-09-30 2008-09-30 Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102008049723.1 2008-09-30
US12/562,437 US8183100B2 (en) 2008-09-30 2009-09-18 Transistor with embedded SI/GE material having enhanced across-substrate uniformity
US12/562,437 2009-09-18
PCT/EP2009/007001 WO2010037522A1 (en) 2008-09-30 2009-09-29 A transistor with embedded si/ge material having enhanced across-substrate uniformity

Publications (1)

Publication Number Publication Date
CN102160159A true CN102160159A (zh) 2011-08-17

Family

ID=41794956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801362115A Pending CN102160159A (zh) 2008-09-30 2009-09-29 具有加强的穿过基板一致性的包埋硅/锗材料的晶体管

Country Status (6)

Country Link
US (2) US8183100B2 (zh)
JP (1) JP5798923B2 (zh)
KR (1) KR20110081942A (zh)
CN (1) CN102160159A (zh)
DE (1) DE102008049723B4 (zh)
WO (1) WO2010037522A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161406A (zh) * 2014-06-12 2015-12-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049723B4 (de) * 2008-09-30 2012-01-26 Advanced Micro Devices, Inc. Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
US8492234B2 (en) * 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
US9006052B2 (en) 2010-10-11 2015-04-14 International Business Machines Corporation Self aligned device with enhanced stress and methods of manufacture
DE102010064282B4 (de) * 2010-12-28 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
US9018065B2 (en) * 2012-05-08 2015-04-28 Globalfoundries Inc. Horizontal epitaxy furnace for channel SiGe formation
US9054217B2 (en) 2013-09-17 2015-06-09 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device having an embedded source/drain

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376481A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 半導体装置及びその製造方法
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US6372618B2 (en) * 2000-01-06 2002-04-16 Micron Technology, Inc. Methods of forming semiconductor structures
WO2004021445A1 (ja) * 2002-08-28 2004-03-11 National Institute Of Advanced Industrial Science And Technology 二重ゲート型ｍｏｓ電界効果トランジスタ及びその作製方法
JP4046014B2 (ja) * 2003-05-30 2008-02-13 株式会社デンソー 構造体の製造方法
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US6946350B2 (en) * 2003-12-31 2005-09-20 Intel Corporation Controlled faceting of source/drain regions
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
US20060091483A1 (en) * 2004-11-02 2006-05-04 Doczy Mark L Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
JP2007019129A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
DE102005051994B4 (de) * 2005-10-31 2011-12-01 Globalfoundries Inc. Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
JP2007157788A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置
US7691752B2 (en) * 2007-03-30 2010-04-06 Intel Corporation Methods of forming improved EPI fill on narrow isolation bounded source/drain regions and structures formed thereby
DE102008049723B4 (de) * 2008-09-30 2012-01-26 Advanced Micro Devices, Inc. Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161406A (zh) * 2014-06-12 2015-12-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Also Published As

Publication number Publication date
US8334569B2 (en) 2012-12-18
KR20110081942A (ko) 2011-07-15
US20100078691A1 (en) 2010-04-01
JP5798923B2 (ja) 2015-10-21
US8183100B2 (en) 2012-05-22
DE102008049723A1 (de) 2010-04-08
WO2010037522A1 (en) 2010-04-08
JP2012504326A (ja) 2012-02-16
US20120211810A1 (en) 2012-08-23
DE102008049723B4 (de) 2012-01-26

Similar Documents

Publication Publication Date Title
CN102362344B (zh) 有具逐渐成形构造的嵌入应变引发材料的晶体管
CN103053025B (zh) 具有阈值电压设定掺杂剂结构的先进晶体管
CN101322228B (zh) 通过倾斜式预非晶化而减少受应变的晶体管中的晶体缺陷的技术
CN101971325B (zh) Nmos晶体管具有凹陷的漏极与源极区而pmos晶体管的漏极与源极区具有硅/锗材料的cmos器件
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
CN102160159A (zh) 具有加强的穿过基板一致性的包埋硅/锗材料的晶体管
CN100433276C (zh) 具有区域化应力结构的金属氧化物半导体的场效应晶体管
CN101300670A (zh) 在薄soi晶体管中嵌入的应变层以及其形成方法
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
KR101031476B1 (ko) 올 어라운드 게이트형 반도체 장치 및 그 제조 방법
US20060172511A1 (en) In situ formed halo region in a transistor device
CN102403227B (zh) 台阶状硅锗源/漏结构的制造方法
CN105762080A (zh) 具有替代通道材料的电性绝缘鳍片结构及其制法
US7416931B2 (en) Methods for fabricating a stress enhanced MOS circuit
CN103956338A (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
US20080203427A1 (en) Semiconductor device having a strained semiconductor alloy concentration profile
CN102239547B (zh) 用于以厚度降低的有源层形成应变晶体管的结构应变基板
WO2006083546A2 (en) In situ formed halo region in a transistor device
CN108074870A (zh) 晶体管及其形成方法
CN111902944A (zh) 竖直纳米线半导体装置和其制造方法
CN103943622A (zh) 半导体装置结构及形成cmos集成电路结构的方法
WO2023197202A1 (en) Semiconductor structure for gate all around nanosheet device
US20210005453A1 (en) Vertical nanowire semiconductor device and manufacturing method therefor
CN108461448A (zh) 半导体元件的制造方法
CN103871890B (zh) Mos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110817