CN110349841B - 一种双层结构硅外延片的制备方法 - Google Patents
一种双层结构硅外延片的制备方法 Download PDFInfo
- Publication number
- CN110349841B CN110349841B CN201910651602.6A CN201910651602A CN110349841B CN 110349841 B CN110349841 B CN 110349841B CN 201910651602 A CN201910651602 A CN 201910651602A CN 110349841 B CN110349841 B CN 110349841B
- Authority
- CN
- China
- Prior art keywords
- setting
- flow
- hydrogen
- silicon epitaxial
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 113
- 239000010703 silicon Substances 0.000 title claims abstract description 113
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000001257 hydrogen Substances 0.000 claims abstract description 103
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 103
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 68
- 239000007789 gas Substances 0.000 claims abstract description 56
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 35
- 239000005052 trichlorosilane Substances 0.000 claims description 35
- 238000010926 purge Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 16
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 16
- 239000002994 raw material Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 5
- 239000010439 graphite Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000010998 test method Methods 0.000 claims description 3
- 230000009194 climbing Effects 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 230000001276 controlling effect Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 88
- 238000009826 distribution Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Automation & Control Theory (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种双层结构硅外延片的制备方法。该方法通过在基座上预先沉积致密的多晶硅、调控磷烷气体占比、主工艺氢气流量、基座转速、Slit氢气流量等综合条件，实现了对硅外延层电阻率以及均匀性的控制，片内的不均匀性从超过2.0%的水平，提高至低于0.8%；同时通过设计缓冲层生长工艺，实现了对第二层硅外延层的纵向电阻率爬升速率的改善，保证了硅外延层的有效厚度满足设计要求。
Description
技术领域
本发明涉及半导体外延材料的制备技术，尤其涉及一种双层结构硅外延片的制备方法。
背景技术
传统的肖特基二极管、快恢复二极管等管芯以击穿电压、正向导通电压、抗静电干扰能力（ESD）等为主要评估参数，采用的硅外延材料通常为单层硅外延片，由硅衬底层与硅外延层两部分组成。作为实现关键电学特性的基底材料，硅衬底层与硅外延层之间存在一定的掺杂比例，即低电阻率的硅衬底层和高电阻率的硅外延层。但是对于这种肖特基二极管、快恢复二极管来说，击穿电压和正向导通电压范围也是一对矛盾的电参数。为了提高击穿电压，通常采用提高硅外延层电阻率的方法，但是这同时也会导致管芯的正向导通电压、抗静电干扰能力的严重下降。而若降低硅外延层电阻率，又带来管芯击穿电压不够的问题。因此采用单层硅外延片用于肖特基二极管、快恢复二极管本身存在固有设计缺陷。目前新型肖特基二极管、快恢复二极管采用双层外延结构可以改善这一问题，能在保证击穿电压的前提下改善正向导通特性。但是从外延参数设计看，双层外延的第一层和第二层硅外延层的电阻率差异普遍达到10倍甚至100倍，层间界面掺杂流量的有效管控直接决定了双层硅外延层的电阻率稳定性、均匀性，成为该产品工艺技术的关键点。
发明内容
本发明的目的是克服现有肖特基二极管、快恢复二极管等分立器件所用双层硅外延片受到第一层和第二层硅外延层间电阻率设计指标差距较大，造成片内电阻率一致性难以控制，层间电阻率爬升较为缓慢的问题，研发一种双层结构硅外延片的制备方法，以改善片内电阻率分布的一致性和层间电阻率爬升速率。
本发明采取的技术方案是：一种双层结构硅外延片的制备方法，其特征在于，包括如下步骤：
（1）、反应腔体内通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对反应腔体的石墨基座上残余沉积物质进行刻蚀，反应温度设定为1160~1180℃，刻蚀时间设定为1.0~1.5 min。
（2）、将主工艺氢气流量设定为75~80 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为13.5~14.0 L/min，沉积时间设定为20~30 sec，将基座表面沉积一层无掺杂的致密多晶硅。
（3）、向反应腔体内圆盘式基座上装入硅衬底片，硅衬底片直径为150~200 mm，升温至1130~1160℃。
（4）、通入氯化氢气体，氯化氢气体流量设定为0.5~2.0 L/min，对硅衬底片表面进行抛光，抛光时间设定为1~2 min，随后将温度降低至1100~1125℃。
（5）、通入主工艺氢气对反应腔体进行吹扫，主工艺氢气流量为75~90 L/min，吹扫时间设定为25~30 sec，将杂质排除出反应腔体。
（6）、进行第一层硅外延层生长，将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为6~10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24L/min，生长速率设定为3.6~4.0 μm/min，生长时间设定为43~50 sec，基座转速设定为32~36 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为270~290sccm，磷烷气体在混合气中的流量占比设定为47%~49%。
（7）、通入大流量的主工艺氢气对反应腔体进行吹扫，主工艺氢气流量设定为90L/min，吹扫时间设定为20~30 sec。
（8）、将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，进行缓冲层的生长，三氯氢硅流量设定为10~14 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24 L/min，生长速率设定为4.0~6.0μm/min，生长时间设定为6~12 sec，基座转速设定为32~36 r/min。
（9）、进行第二层硅外延层的生长，将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为10~14 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24L/min，生长速率设定为5.0~6.0 μm/min，生长时间设定为65~80 sec，基座转速设定为32~36 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为27~29 sccm，磷烷气体在混合气中的流量占比设定为47%~49%。
（10）、第二层硅外延层生长完成后开始降温，待硅外延片温度降低至60℃后从基座上取出。
本发明所述硅衬底片电阻率为0.001~0.004 Ω·cm。
本发明所述硅外延片的外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6 mm的位置，所述第一层硅外延层的厚度5点均值为2.8~3.2 µm，电阻率5点均值为0.18~0.22 Ω·cm，第二层硅外延层的厚度5点均值为6.9~7.1 µm，电阻率5点均值为2.9~3.1 Ω·cm。
本发明的有益效果是：提供了一种双层结构硅外延片的制备方法，通过在基座上预先沉积致密的多晶硅、调控磷烷气体占比、主工艺氢气流量、基座转速、Slit氢气流量等综合条件，实现了对硅外延层电阻率以及均匀性的控制，片内的不均匀性从超过2.0%的水平，提高至低于0.8%；同时通过设计缓冲层生长工艺，实现了对第二层硅外延层的纵向电阻率爬升速率的改善，保证了硅外延层的有效厚度满足设计要求。
附图说明
图1本发明比较例1的双层硅外延片的第二层硅外延层电阻率片内分布示意图；
图2本发明比较例1的双层硅外延片纵向电阻率分布示意图；
图3本发明实施例1的双层硅外延片的第二层硅外延层电阻率片内分布示意图；
图4本发明实施例1的双层硅外延片纵向电阻率分布示意图；
图5本发明实施例2的双层硅外延片的第二层硅外延层电阻率片内分布示意图；
图6本发明实施例2的双层硅外延片纵向电阻率分布示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细的说明：
本发明所用的硅衬底片为直径150 mm的硅衬底片，电阻率0.001~0.004 Ω·cm，所制第一层硅外延层的厚度5点均值为2.8~3.2 µm，第一层硅外延层的电阻率5点均值为0.18~0.22 Ω·cm，第二层硅外延层的厚度5点均值为6.9~7.1 µm，第二层硅外延层的电阻率5点均值为2.9~3.1 Ω·cm。硅外延片的硅外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6 mm的点。
比较例1
（1）反应腔体内通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体的石墨基座上残余沉积物质进行刻蚀，反应温度设定为1180℃，反应时间设定为1.0min。
（2）向反应腔体内圆盘式基座上装入硅衬底片，升温至1160℃。
（3）通入氯化氢气体，氯化氢气体流量设定为0.8 L/min，对硅衬底片表面进行抛光，抛光时间设定为1.0 min，随后将温度降低至1125℃。
（4）通入主工艺氢气对反应腔体进行吹扫，主工艺氢气流量为90 L/min，吹扫时间设定为30 sec，将杂质排除出反应腔体。
（5）进行第一层硅外延层生长，将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为6 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为14L/min，生长速率设定为3.7 μm/min，生长时间设定为48 sec，基座转速设定为32 r/min磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为285 sccm，磷烷气体在混合气中的流量占比设定为47%。
（6）通入大流量的主工艺氢气对反应腔体进行吹扫，主工艺氢气流量设定为90 L/min，吹扫时间设定为30 sec。
（7）进行第二层硅外延层的生长，将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为14 L/min，生长速率设定为5.5 μm/min，生长时间设定为77 sec，基座转速设定为32 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为27.3 sccm，磷烷气体在混合气中的流量占比设定为47%。
（8）第二层硅外延层生长完成后开始降温，待硅外延片温度降低至60℃后从基座上取出。
以上比较例1制得的硅外延层的电阻率测试结果如图1所示，中心点和四周距边缘6 mm的5点位置测试值分别为2.98 Ω·cm，2.83 Ω·cm，2.88 Ω·cm，2.88 Ω·cm，2.84Ω·cm，计算均值为2.88 Ω·cm，不均匀性为2.05%，比较例1中缺少本发明的步骤（2），即基座表面没有预先沉积一层无掺杂的致密多晶硅，同时比较例1的步骤（5）和步骤（7）中Slit氢气流量仅设定为14 L/min，相对于本发明的步骤（6）和步骤（9）中Slit氢气流量设定为18~24 L/min，由于Slit氢气流量的不足造成基座边缘生长原料的快速下落，电阻率参数分布较为离散，一致性较差，不能满足设计要求。比较例1纵向电阻率分布曲线如图2所示，在没采用本发明的步骤（8）生长缓冲层工艺情况下，第二层硅外延层的纵向电阻率爬升速率比较缓慢，与前期生长完成的第一层硅外延层发生相互扩散，将造成第一层硅外延层有效厚度不足，不符合设计要求。
实施例1
（1）反应腔体内通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体的石墨基座上残余沉积物质进行刻蚀，反应温度设定为1180℃，反应时间设定为1.0min。
（2）将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为13.5 L/min，沉积时间设定为20 sec，将基座表面沉积一层无掺杂的致密多晶硅。
（3）向反应腔体内圆盘式基座上装入硅衬底片，升温至1160℃。
（4）通入氯化氢气体，氯化氢气体流量设定为0.8 L/min，对硅衬底片表面进行抛光，抛光时间设定为1.0 min，随后将温度降低至1125℃。
（5）通入主工艺氢气对反应腔体进行吹扫，主工艺氢气流量为90 L/min，吹扫时间设定为30 sec，将杂质排除出反应腔体。
（6）进行第一层硅外延层生长，将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为6 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18 L/min，生长速率设定为3.7 μm/min，生长时间设定为48 sec，基座转速设定为32 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为285 sccm，磷烷气体在混合气中的流量占比设定为47%。
（7）通入大流量的主工艺氢气对反应腔体进行吹扫，主工艺氢气流量设定为90 L/min，吹扫时间设定为30 sec。
（8）将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，进行缓冲层的生长，三氯氢硅流量设定为10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18 L/min，生长速率设定为5.5 μm/min，生长时间设定为6 sec，基座转速设定为32 r/min。
（9）进行第二层硅外延层的生长，将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18 L/min，生长速率设定为5.5 μm/min，生长时间设定为70 sec，基座转速设定为32 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为27.3 sccm，磷烷气体在混合气中的流量占比设定为47%。
（10）第二层硅外延层生长完成后开始降温，待硅外延片温度降低至60℃后从基座上取出。
以上实施例1制得的硅外延层的电阻率测试结果如图3所示，中心点和四周距边缘6 mm的5点位置测试值分别为2.95 Ω·cm，2.86 Ω·cm，2.91 Ω·cm，2.92 Ω·cm，2.88Ω·cm，计算均值为2.90 Ω·cm，不均匀性为1.20%，通过实施本发明的步骤（2），在基座上预先沉积一层多晶硅，有效改善了边缘区域的电阻率分布特性，电阻率可以达到目标值要求。实施例1纵向电阻率分布曲线如图4所示，通过实施本发明的步骤（8），采用缓冲层生长工艺，生长时间设定为6sec的情况下，第二层硅外延层的纵向电阻率的爬升速率获得显著提升。
实施例2
（1）反应腔体内通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对反应腔体的石墨基座上残余沉积物质进行刻蚀，反应温度设定为1180℃，刻蚀时间设定为1.0min。
（2）将主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为13.5 L/min，沉积时间设定为20 sec，将基座表面沉积一层无掺杂的致密多晶硅。
（3）向反应腔体内圆盘式基座上装入硅衬底片，升温至1160℃。
（4）通入氯化氢气体，氯化氢气体流量设定为2.0 L/min，对硅衬底片表面进行抛光，抛光时间设定为1.0 min，随后将温度降低至1125℃。
（5）通入主工艺氢气对反应腔体进行吹扫，主工艺氢气流量为90 L/min，吹扫时间设定为30 sec，将杂质排除出反应腔体。
（6）进行第一层硅外延层生长，将主工艺氢气流量设定为80 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为6 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为22 L/min，生长速率设定为3.8 μm/min，生长时间设定为48 sec，基座转速设定为36 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为285 sccm，磷烷气体在混合气中的流量占比设定为47%。
（7）通入大流量的主工艺氢气对反应腔体进行吹扫，主工艺氢气流量设定为90 L/min，吹扫时间设定为30 sec。
（8）将主工艺氢气流量设定为80 L/min，携带气态三氯氢硅进入反应腔体，进行缓冲层的生长，三氯氢硅流量设定为10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为22 L/min，生长速率设定为5.6μm/min，生长时间设定为10 sec，基座转速设定为36 r/min。
（9）进行第二层硅外延层的生长，将主工艺氢气流量设定为80 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为22 L/min，生长速率设定为5.6 μm/min，生长时间设定为66 sec，基座转速设定为36 r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为27.3 sccm，磷烷气体在混合气中的流量占比设定为47%。
（10）第二层硅外延层生长完成后开始降温，待硅外延片温度降低至60℃后从基座上取出。
以上实施例2制得的硅外延层的电阻率测试结果如图5所示，中心点和四周距边缘6 mm的5点位置测试值分别为2.93 Ω·cm，2.89 Ω·cm，2.92 Ω·cm，2.93 Ω·cm，2.90Ω·cm，计算均值为2.91 Ω·cm，不均匀性为0.62%，通过实施本发明的步骤（6）、步骤（8）和步骤（9），进一步提高主工艺氢气流量、Slit氢气流量和基座的旋转速度，实现生长原料和掺杂剂在硅衬底片上更为均匀的分布，进一步提升了片内参数分布的一致性。实施例2纵向电阻率分布曲线如图6所示，通过本发明的步骤（8），缓冲层生长时间设定为10sec的情况下，第二层硅外延层的纵向电阻率的爬升速率获得进一步提升。
与比较例1、实施例1相比，实施例2所制得的硅外延层均匀性指标最优，纵向电阻率爬升速率最快。因此，实施例2为本发明的最佳实施例。
Claims (3)
1.一种双层结构硅外延片的制备方法，其特征在于，包括如下步骤：
（1）、反应腔体内通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对反应腔体的石墨基座上残余沉积物质进行刻蚀，反应温度设定为1160~1180℃，刻蚀时间设定为1.0~1.5 min；
（2）、将主工艺氢气流量设定为75~80 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为13.5~14.0 L/min，沉积时间设定为20~30 sec，将基座表面沉积一层无掺杂的致密多晶硅；
（3）、向反应腔体内圆盘式基座上装入硅衬底片，硅衬底片直径为150~200 mm，反应腔体内温度为1130~1160℃；
（4）、通入氯化氢气体，氯化氢气体流量设定为0.5~2.0 L/min，对硅衬底片表面进行抛光，抛光时间设定为1~2 min，随后将温度降低至1100~1125℃；
（5）、通入主工艺氢气对反应腔体进行吹扫，主工艺氢气流量为75~90 L/min，吹扫时间设定为25~30 sec，将杂质排除出反应腔体；
（6）、进行第一层硅外延层生长，将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为6~10 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24 L/min，生长速率设定为3.6~4.0 μm/min，生长时间设定为43~50 sec，基座转速设定为32~36r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为270~290 sccm，磷烷气体在混合气中的流量占比设定为47%~49%；
（7）、通入大流量的主工艺氢气对反应腔体进行吹扫，主工艺氢气流量设定为90 L/min，吹扫时间设定为20~30 sec；
（8）、将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，进行缓冲层的生长，三氯氢硅流量设定为10~14 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24 L/min，生长速率设定为4.0~6.0μm/min，生长时间设定为6~12 sec，基座转速设定为32~36 r/min；
（9）、进行第二层硅外延层的生长，将主工艺氢气流量设定为75~85 L/min，携带气态三氯氢硅进入反应腔体，三氯氢硅流量设定为10~14 L/min，基座下部通入与主工艺氢气流动方向相反的Slit氢气，阻挡基座边缘生长原料的快速下落，Slit氢气流量设定为18~24 L/min，生长速率设定为5.0~6.0 μm/min，生长时间设定为65~80 sec，基座转速设定为32~36r/min，磷烷气体与氢气组成的混合气通入反应腔体，作为硅外延层的掺杂剂，流量设定为27~29 sccm，磷烷气体在混合气中的流量占比设定为47%~49%；
（10）、第二层硅外延层生长完成后开始降温，待硅外延片温度降低至60℃后从基座上取出。
2.如权利要求1所述的一种双层结构硅外延片的制备方法，其特征在于，所述硅衬底片电阻率为0.001~0.004 Ω·cm。
3.如权利要求1所述的一种双层结构硅外延片的制备方法，其特征在于，硅外延片的外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6mm的位置，所述第一层硅外延层的厚度5点均值为2.8~3.2 µm，电阻率5点均值为0.18~0.22 Ω·cm，第二层硅外延层的厚度5点均值为6.9~7.1 µm，电阻率5点均值为2.9~3.1 Ω·cm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910651602.6A CN110349841B (zh) | 2019-07-18 | 2019-07-18 | 一种双层结构硅外延片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910651602.6A CN110349841B (zh) | 2019-07-18 | 2019-07-18 | 一种双层结构硅外延片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110349841A CN110349841A (zh) | 2019-10-18 |
| CN110349841B true CN110349841B (zh) | 2021-04-09 |
Family
ID=68179022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910651602.6A Active CN110349841B (zh) | 2019-07-18 | 2019-07-18 | 一种双层结构硅外延片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110349841B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463116B (zh) * | 2020-04-27 | 2022-04-12 | 中国电子科技集团公司第四十六研究所 | 一种mos器件结构用双层外延的制备方法 |
| CN115029775A (zh) * | 2021-03-05 | 2022-09-09 | 中国电子科技集团公司第四十八研究所 | 一种气体水平流动的外延生长设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125012A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | エピタキシヤルウエハ |
| CN103367252A (zh) * | 2013-07-08 | 2013-10-23 | 河北普兴电子科技股份有限公司 | 一种双极型晶体管用双层硅外延片的制造方法 |
| CN104409345A (zh) * | 2014-11-13 | 2015-03-11 | 南京国盛电子有限公司 | 一种大功率pin器件硅外延片的制造方法 |
| CN108417484A (zh) * | 2018-04-13 | 2018-08-17 | 中国电子科技集团公司第四十六研究所 | 一种提升光电传感器用硅外延层掺杂浓度均匀性的方法 |
| CN109371471A (zh) * | 2018-11-30 | 2019-02-22 | 上海晶盟硅材料有限公司 | 双层外延片的生长方法及双层外延片 |
| CN107099840B (zh) * | 2017-04-18 | 2019-05-24 | 中国电子科技集团公司第四十六研究所 | 一种瞬变电压抑制二极管用硅外延片的制备方法 |
-
2019
- 2019-07-18 CN CN201910651602.6A patent/CN110349841B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125012A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | エピタキシヤルウエハ |
| CN103367252A (zh) * | 2013-07-08 | 2013-10-23 | 河北普兴电子科技股份有限公司 | 一种双极型晶体管用双层硅外延片的制造方法 |
| CN104409345A (zh) * | 2014-11-13 | 2015-03-11 | 南京国盛电子有限公司 | 一种大功率pin器件硅外延片的制造方法 |
| CN107099840B (zh) * | 2017-04-18 | 2019-05-24 | 中国电子科技集团公司第四十六研究所 | 一种瞬变电压抑制二极管用硅外延片的制备方法 |
| CN108417484A (zh) * | 2018-04-13 | 2018-08-17 | 中国电子科技集团公司第四十六研究所 | 一种提升光电传感器用硅外延层掺杂浓度均匀性的方法 |
| CN109371471A (zh) * | 2018-11-30 | 2019-02-22 | 上海晶盟硅材料有限公司 | 双层外延片的生长方法及双层外延片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110349841A (zh) | 2019-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
| EP0415537B1 (en) | Method for manufacturing a wiring contact portion of a semiconductor device | |
| CN110349841B (zh) | 一种双层结构硅外延片的制备方法 | |
| CN111463115B (zh) | 一种肖特基器件用硅外延片的制备方法 | |
| JPH0697666B2 (ja) | マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法 | |
| US8449675B2 (en) | Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer | |
| JPH04293228A (ja) | 多結晶シリコン層の製造方法 | |
| US20170125528A1 (en) | Poly sandwich for deep trench fill | |
| CN101030535A (zh) | 一种重掺砷衬底的硅外延方法 | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| JP2009277757A (ja) | 半導体装置の製造方法 | |
| CN111463116B (zh) | 一种mos器件结构用双层外延的制备方法 | |
| CN105575772A (zh) | Frd用硅外延片制备方法 | |
| US4153486A (en) | Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen | |
| CN111489964B (zh) | 一种降低图形漂移率的厚层硅外延片的制备方法 | |
| CN113496871A (zh) | 一种外延基底用硅晶片之背面膜层及制造方法 | |
| US20210217856A1 (en) | Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same | |
| JP2013121898A (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| CN112233968A (zh) | 一种晶圆侧壁和背面封堵保护层加工工艺 | |
| US4164436A (en) | Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source | |
| KR940010157B1 (ko) | 반도체장치의 제조방법 | |
| CN115537922A (zh) | 一种降低外延片自掺杂的方法 | |
| CN113496869A (zh) | 一种外延基底用硅晶片之背面膜层及制造方法 | |
| JPH0786515A (ja) | ポリシリコン抵抗体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20191018 Assignee: CLP Jinghua (Tianjin) semiconductor materials Co.,Ltd. Assignor: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute Contract record no.: X2024980004262 Denomination of invention: A preparation method for double-layer structured silicon epitaxial wafers Granted publication date: 20210409 License type: Common License Record date: 20240415 |