CN112233968A - 一种晶圆侧壁和背面封堵保护层加工工艺 - Google Patents
一种晶圆侧壁和背面封堵保护层加工工艺 Download PDFInfo
- Publication number
- CN112233968A CN112233968A CN202011119872.1A CN202011119872A CN112233968A CN 112233968 A CN112233968 A CN 112233968A CN 202011119872 A CN202011119872 A CN 202011119872A CN 112233968 A CN112233968 A CN 112233968A
- Authority
- CN
- China
- Prior art keywords
- wafer
- sioxny
- siox
- film
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011241 protective layer Substances 0.000 title claims abstract description 14
- 238000005516 engineering process Methods 0.000 title claims abstract description 11
- 229910020286 SiOxNy Inorganic materials 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 56
- 239000002131 composite material Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000011324 bead Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明公开一种晶圆侧壁和背面封堵保护层加工工艺，其中包括晶圆表面沉积、移除晶圆正面保护层、外延磊晶覆膜、保护SiOx及SiOxNy复合薄膜去除、去除SiOx及SiOxNy复合薄膜。本发明晶圆正面SiOx或SiOxNy薄膜去除，精确保护晶圆背面边缘侧壁、正面边缘，形成完整的半覆盖防止外扩散保护层结构，使得外延工艺得以不牺牲生产效率，不影响品质而完成工序；精确控制外延成长机制，确保晶圆边缘成长外延层与保护膜形成完美链接；保护结构是SiOx及SiOxNy的复合薄膜复合堆叠层，如此可以较薄的厚度达到最佳的的保护效果而不致在晶圆边缘弯角的位置因应力过大而裂痕造成大量的污染微粒，得以保证良率及品质。解决了现有技术中外延生长时磊晶外延的成长在晶圆正面容易受影响的问题。
Description
技术领域
本发明属于晶圆加工领域，具体涉及一种晶圆侧壁和背面封堵保护层加工工艺。
背景技术
在晶圆的加工过程中，当硅衬底的品质性能不足以支持先进半导体器件中的莫尔定律的发展，在硅-晶圆的外延生长一层同质或是异质的优良可控沉积层是好的解决方案之一。尤其随着对高速、高温和高功率能力的需求不断增长，厚的外延生长层可以减少功率损失，以更高的频率切换，从而减少尺寸和重量。对于电源集成电路，它也提高了转换效率。
为了使半导体器件得到所需要求的电参数，用P型或N型杂质对外延层进行掺杂是必要的，必须准确的控制掺杂浓度和沿外延层的纵向分布。而自掺杂的发生，是指原先存在于加入在N型或是P型硅衬底材料中的硼，砷，在高温和长时间的厚EPI生长过程中外逸而影响了外延生长层的控制问题。失控的自掺杂将导致工艺掺杂失败，尤其在厚外延生长工序中，是个重要的问题。
现有技术中功率元件及高电压逻辑集成电路需要在重掺杂的硅衬底上再用磊晶外延长出不同不纯物掺入的外延成长层。
但是以三氯硅烷及氢气反应磊晶成长的反应最低在1050℃以上，通常在1100℃以上才能有较高的成长速率，在如此高温的加热条件下，硅基片本身原本的掺杂剂将会外扩散出基底而自掺杂到成长中的磊晶外延中，造成磊晶外延中掺杂两种以上不同性质的掺杂剂，严重的影响元件的物理特性，将使元件偏离原先所设计的工作电压、电流特性。
本发明在运用全硅覆盖的LPCVD方式沈积足以封堵外扩散的绝缘氧化或氮氧化层(SiOx或SiOxNy)，去除掉平面部份的保护绝缘层，精确完整的保留背面及侧壁及晶圆正面边缘的部份才能彻底封堵不纯物从基底外扩散出来的路径，这必须采用精确边缘边缘焊道移除或气环保护的蚀刻方式才能形成完整精确的半覆盖(含背面、侧壁及正面边缘的保护层)，使得外延生长时磊晶外延的成长在晶圆正面能完全不受影响。
发明内容
针对现有技术的不足，本发明的目的在于提供一种晶圆侧壁和背面封堵保护层，解决了现有技术中外延生长时磊晶外延的成长在晶圆正面容易受影响的问题。
本发明的目的可以通过以下技术方案实现：
一种晶圆侧壁和背面封堵保护层加工工艺，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy外延复合堆叠在晶圆的表面，形成SiOx及SiOxNy复合薄膜，外延成长的厚度若是Xum，则所需封堵的绝缘层厚度最少是0.2Xum才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆正面覆盖的SiOx及SiOxNy复合薄膜蚀刻掉，留下晶圆反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜；
S3、外延磊晶覆膜
在晶圆正面外延生长出磊晶厚膜；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆置于高温炉管中氧化灼烧，在磊晶厚膜上生成氧化膜；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆上剩余的SiOx及SiOxNy复合薄膜。
进一步的，所述S1中SiOx及SiOxNy外延复合堆叠的温度为1100-1200℃，外延成长的厚度为5-50um。
进一步的，所述S3中磊晶厚膜的厚度为30-40um。
进一步的，所述S4中氧化膜的厚度为10-20um。
本发明的有益效果：
1、本发明晶圆正面SiOx或SiOxNy薄膜去除，精确保护晶圆背面边缘侧壁、正面边缘，形成完整的半覆盖防止外扩散保护层结构，使得外延工艺得以不牺牲生产效率，不影响品质而完成工序；
2、本发明精确控制外延成长机制，确保晶圆边缘成长外延层与保护膜形成完美链接；
3、本发明保护结构是SiOx及SiOxNy的复合薄膜复合堆叠层，如此可以较薄的厚度达到最佳的的保护效果而不致在晶圆边缘弯角的位置因应力过大而裂痕造成大量的污染微粒，得以保证良率及品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的晶圆表面沉积结构示意图；
图2是本发明实施例的移除晶圆正面保护层结构示意图；
图3是本发明实施例的外延磊晶覆膜结构示意图；
图4是本发明实施例的保护SiOx及SiOxNy复合薄膜去除结构示意图；
图5是本发明实施例的去除SiOx及SiOxNy复合薄膜结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1
一种晶圆侧壁和背面封堵保护层加工工艺，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy在1100℃下外延复合堆叠在晶圆1的表面，形成SiOx及SiOxNy复合薄膜2，如图1所示，外延成长的厚度若是10um，则所需封堵的绝缘层厚度最少是2um才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆1正面覆盖的SiOx及SiOxNy复合薄膜2蚀刻掉，如图2所示，留下晶圆1反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜2；
S3、外延磊晶覆膜
在晶圆1正面外延生长出磊晶厚膜3，如图3所示，磊晶厚膜3厚度为30un；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆1置于高温炉管中氧化灼烧，在磊晶厚膜3上生成厚度为10un的氧化膜4；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆1上剩余的SiOx及SiOxNy复合薄膜2。
实施例2
一种晶圆侧壁和背面封堵保护层加工工艺，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy在1100℃下外延复合堆叠在晶圆1的表面，形成SiOx及SiOxNy复合薄膜2，如图1所示，外延成长的厚度若是5um，则所需封堵的绝缘层厚度最少是1um才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆1正面覆盖的SiOx及SiOxNy复合薄膜2蚀刻掉，如图2所示，留下晶圆1反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜2；
S3、外延磊晶覆膜
在晶圆1正面外延生长出磊晶厚膜3，如图3所示，磊晶厚膜3厚度为40un；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆1置于高温炉管中氧化灼烧，在磊晶厚膜3上生成厚度为15un的氧化膜4；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆1上剩余的SiOx及SiOxNy复合薄膜2。
实施例3
一种晶圆侧壁和背面封堵保护层加工工艺，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy在1200℃下外延复合堆叠在晶圆1的表面，形成SiOx及SiOxNy复合薄膜2，如图1所示，外延成长的厚度若是30um，则所需封堵的绝缘层厚度最少是6um才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆1正面覆盖的SiOx及SiOxNy复合薄膜2蚀刻掉，如图2所示，留下晶圆1反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜2；
S3、外延磊晶覆膜
在晶圆1正面外延生长出磊晶厚膜3，如图3所示，磊晶厚膜3厚度为35un；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆1置于高温炉管中氧化灼烧，在磊晶厚膜3上生成厚度为20un的氧化膜4；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆1上剩余的SiOx及SiOxNy复合薄膜2。
实施例4
一种晶圆侧壁和背面封堵保护层加工工艺，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy在1200℃下外延复合堆叠在晶圆1的表面，形成SiOx及SiOxNy复合薄膜2，如图1所示，外延成长的厚度若是50um，则所需封堵的绝缘层厚度最少是10um才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆1正面覆盖的SiOx及SiOxNy复合薄膜2蚀刻掉，如图2所示，留下晶圆1反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜2；
S3、外延磊晶覆膜
在晶圆1正面外延生长出磊晶厚膜3，如图3所示，磊晶厚膜3厚度为35un；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆1置于高温炉管中氧化灼烧，在磊晶厚膜3上生成厚度为20un的氧化膜4；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆1上剩余的SiOx及SiOxNy复合薄膜2。
S1中外延成长的厚度若是Xum，则所需封堵的绝缘层的厚度最少是X的五分之一才能完全阻隔。因此当外延厚度达到50um以上时，需要SiOx及SiOxNy形成复合绝缘层才能以最低的厚度10um以下，一方面能阻隔外扩散，一方面能避免因应力过高而裂开。
S2中蚀刻后的SiOx及SiOxNy复合薄膜2必须包覆到晶圆正面的边缘，否则掺杂剂还是会在高温中从晶圆侧面外扩散出来，因此不能使用传统的抛光方式移除晶圆1正面的SiOx及SiOxNy复合薄膜2。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (4)
1.一种晶圆侧壁和背面封堵保护层加工工艺，其特征在于，包括如下步骤：
S1：晶圆表面沉积
将SiOx及SiOxNy外延复合堆叠在晶圆(1)的表面，形成SiOx及SiOxNy复合薄膜(2)，外延成长的厚度若是Xum，则所需封堵的绝缘层厚度最少是0.2Xum才能完全阻隔；
S2、移除晶圆正面保护层
使用精确边缘焊道移除控制或者环状气环保护的单晶圆式单面湿蚀刻方式，将晶圆(1)正面覆盖的SiOx及SiOxNy复合薄膜(2)蚀刻掉，留下晶圆(1)反面、侧端以及正面边缘的SiOx及SiOxNy复合薄膜(2)；
S3、外延磊晶覆膜
在晶圆(1)正面外延生长出磊晶厚膜(3)；
S4、保护SiOx及SiOxNy复合薄膜去除
将晶圆(1)置于高温炉管中氧化灼烧，在磊晶厚膜(3)上生成氧化膜(4)；
S5、去除SiOx及SiOxNy复合薄膜
使用HF蚀刻掉晶圆(1)上剩余的SiOx及SiOxNy复合薄膜(2)。
2.根据权利要求1所述的一种晶圆侧壁和背面封堵保护层加工工艺，其特征在于，所述S1中SiOx及SiOxNy外延复合堆叠的温度为1100-1200℃，外延成长的厚度为5-50um。
3.根据权利要求1所述的一种晶圆侧壁和背面封堵保护层加工工艺，其特征在于，所述S3中磊晶厚膜(3)的厚度为30-40um。
4.根据权利要求1所述的一种晶圆侧壁和背面封堵保护层加工工艺，其特征在于，所述S4中氧化膜(4)的厚度为10-20um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011119872.1A CN112233968A (zh) | 2020-10-19 | 2020-10-19 | 一种晶圆侧壁和背面封堵保护层加工工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011119872.1A CN112233968A (zh) | 2020-10-19 | 2020-10-19 | 一种晶圆侧壁和背面封堵保护层加工工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112233968A true CN112233968A (zh) | 2021-01-15 |
Family
ID=74118319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011119872.1A Pending CN112233968A (zh) | 2020-10-19 | 2020-10-19 | 一种晶圆侧壁和背面封堵保护层加工工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112233968A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223957A (zh) * | 2021-04-28 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 改善金属空洞的半导体器件制造方法及半导体器件 |
| WO2022205469A1 (en) * | 2021-04-02 | 2022-10-06 | Innoscience (Suzhou) Technology Co., Ltd. | Iii nitride semiconductor wafers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168636A (ja) * | 2001-11-30 | 2003-06-13 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウエーハ製造方法 |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| JP2008109125A (ja) * | 2006-09-29 | 2008-05-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン単結晶基板及びその製造方法 |
| TW201118927A (en) * | 2009-08-19 | 2011-06-01 | Sumco Corp | Method of fabricating epitaxial silicon wafer |
| US20150132542A1 (en) * | 2012-07-23 | 2015-05-14 | Sino Nitride Semiconductor Co., Ltd. | Composite substrate with a protective layer for preventing metal from diffusing |
| US20190390365A1 (en) * | 2018-06-22 | 2019-12-26 | X-Fab Semiconductor Foundries Gmbh | Substrates for iii-nitride epitaxy |
| CN110767742A (zh) * | 2019-10-30 | 2020-02-07 | 华虹半导体(无锡)有限公司 | 晶圆背封结构、晶圆背封结构的制造方法 |
-
2020
- 2020-10-19 CN CN202011119872.1A patent/CN112233968A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168636A (ja) * | 2001-11-30 | 2003-06-13 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウエーハ製造方法 |
| JP2006120865A (ja) * | 2004-10-21 | 2006-05-11 | Sumco Corp | 半導体基板の製造方法及び半導体基板 |
| JP2008109125A (ja) * | 2006-09-29 | 2008-05-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン単結晶基板及びその製造方法 |
| TW201118927A (en) * | 2009-08-19 | 2011-06-01 | Sumco Corp | Method of fabricating epitaxial silicon wafer |
| US20150132542A1 (en) * | 2012-07-23 | 2015-05-14 | Sino Nitride Semiconductor Co., Ltd. | Composite substrate with a protective layer for preventing metal from diffusing |
| US20190390365A1 (en) * | 2018-06-22 | 2019-12-26 | X-Fab Semiconductor Foundries Gmbh | Substrates for iii-nitride epitaxy |
| CN110767742A (zh) * | 2019-10-30 | 2020-02-07 | 华虹半导体(无锡)有限公司 | 晶圆背封结构、晶圆背封结构的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205469A1 (en) * | 2021-04-02 | 2022-10-06 | Innoscience (Suzhou) Technology Co., Ltd. | Iii nitride semiconductor wafers |
| CN113223957A (zh) * | 2021-04-28 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 改善金属空洞的半导体器件制造方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12009449B2 (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
| US9406821B2 (en) | Method of fabricating a back-contact solar cell and device thereof | |
| US9018516B2 (en) | Solar cell with silicon oxynitride dielectric layer | |
| JP2010504651A (ja) | 改善された表面パッシベーションを有する結晶性シリコン太陽電池の製造方法 | |
| US20230378384A1 (en) | Photo sensing device and method of fabricating the photo sensing device | |
| WO2009094578A2 (en) | Improved hit solar cell structure | |
| KR20150097612A (ko) | 규소 나노 입자들을 사용한 태양 전지 이미터 영역 제조 | |
| KR20100131524A (ko) | 태양전지용의 니트라이드화된 배리어 층 | |
| US20100258168A1 (en) | Silicon-based dielectric stack passivation of si-epitaxial thin-film solar cells | |
| CN112233968A (zh) | 一种晶圆侧壁和背面封堵保护层加工工艺 | |
| JP2012506629A (ja) | 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備 | |
| CN114300348A (zh) | 掺杂半导体器件的制备方法及半导体器件 | |
| CN115377243A (zh) | 光敏二极管的制备方法及半导体器件 | |
| KR20170057388A (ko) | 간소화 침착 공정으로 제조한 태양 전지 | |
| CN112635304A (zh) | 一种改善平面肖特基产品保护环区域esd失效的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210115 |
|
| RJ01 | Rejection of invention patent application after publication |