CN111463115B - 一种肖特基器件用硅外延片的制备方法 - Google Patents

一种肖特基器件用硅外延片的制备方法 Download PDF

Info

Publication number
CN111463115B
CN111463115B CN202010341314.3A CN202010341314A CN111463115B CN 111463115 B CN111463115 B CN 111463115B CN 202010341314 A CN202010341314 A CN 202010341314A CN 111463115 B CN111463115 B CN 111463115B
Authority
CN
China
Prior art keywords
silicon epitaxial
setting
base
reaction cavity
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010341314.3A
Other languages
English (en)
Other versions
CN111463115A (zh
Inventor
唐发俊
李明达
王楠
赵扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cec Jinghua Tianjin Semiconductor Material Co Ltd
CETC 46 Research Institute
Original Assignee
Clp Jinghua Tianjin Semiconductor Materials Co ltd
CETC 46 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clp Jinghua Tianjin Semiconductor Materials Co ltd, CETC 46 Research Institute filed Critical Clp Jinghua Tianjin Semiconductor Materials Co ltd
Priority to CN202010341314.3A priority Critical patent/CN111463115B/zh
Publication of CN111463115A publication Critical patent/CN111463115A/zh
Application granted granted Critical
Publication of CN111463115B publication Critical patent/CN111463115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种肖特基器件用硅外延片的制备方法，向硅外延炉反应腔体内通入氯化氢气体，对基座上残余沉积物质进行刻蚀；将主工艺氢气携带气态三氯氢硅进入硅外延炉反应腔体，基座表面沉积一层无掺杂的致密多晶硅；将基座温度降低，向基座上装入硅衬底片；基座升温，对硅衬底片的表面进行高温烘焙；通入主工艺氢气对硅外延炉反应腔体进行吹扫；主工艺氢气携带气态三氯氢硅进入硅外延炉反应腔体，基座下部流入与主工艺氢气流动方向相反的辅助氢气，三氯氢硅在管路中排空；通入主工艺氢气对硅外延炉反应腔体进行吹扫；进行硅外延层生长；硅外延层生长完成后，降温后从基座上取出。实现了200mm硅外延层厚度均匀性和电阻率均匀性的控制能力。

Description

一种肖特基器件用硅外延片的制备方法
技术领域
本发明涉及一种半导体外延材料的制备技术领域，尤其涉及一种肖特基器件用硅外延片的制备方法。
背景技术
硅外延片由低电阻率的硅衬底片和高电阻率的硅外延层两部分组成。目前肖特基器件工艺线采用的硅外延片，直径已经由传统的150mm扩展到200 mm，尺寸扩大1.8倍，突出面临硅外延片内的厚度和电阻率均匀性的控制问题。尤其肖特基器件工艺线所用硅外延片采用重掺杂的掺砷硅衬底片进行硅外延层的生长，而高温下硅衬底片内的杂质从衬底表面、背面以及边缘处挥发至生长气氛中，由于原单片硅外延炉反应腔体较小，仅靠气流吹除不能有效排除杂质，导致杂质持续留在生长气氛中，随后在硅外延层生长时重新进入，致使硅外延层电阻率均匀性控制能力存在不足。尤其当硅外延层与硅衬底片电阻率的差距较大，外延层厚度和电阻率数值比较接近时，此时需要开发快速提升电阻率并实现均匀性分布的能力，而电阻率从重掺态的硅衬底片提升到轻掺态的硅外延层，目前经常受各类杂质掺杂的影响，导致电阻率不均匀性通常高于>2%，将导致产出电压的离散问题，已经不能满足应用领域肖特基器件对硅外延层的厚度不均匀性<1%，电阻率不均匀性<1.5%的指标要求。
发明内容
鉴于现有技术的现状，本发明提供了一种肖特基器件用硅外延片的制备方法，目的是克服现有肖特基器件用200 mm硅外延片面临硅外延层与硅衬底层的电阻率差别比值较大时，电阻率均匀性控制能力不足的问题，获得一种具备高厚度和电阻率均匀性的肖特基器件用200 mm硅外延片的制备工艺方法，厚度不均匀性控制至<1%，电阻率不均匀性控制至<1.5%。
本发明采取的技术方案是：一种肖特基器件用硅外延片的制备方法，其特征在于，包括如下步骤：
（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为50~60 sec；
（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5~14.0 L/min，三氯氢硅通入反应腔体内的时间设定为20~30sec，在基座表面沉积一层无掺杂的致密多晶硅；
（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；
（4）基座升温至1160℃，对硅衬底片的表面进行高温烘焙，时间设定为1~2 min；
（5）将硅衬底片温度降低至1115~1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为25~45 sec；
（6）主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为6~14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25~30 sec，三氯氢硅通入反应腔体内的时间设定为15~22 sec，基座转速设定为32~36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.5~2.5，内区与外区的红外灯泡的加热功率分配比例设定为46%:54%~52%:48%；
（7）通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为25~45 sec；
（8）进行硅外延层生长，主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为6~14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，同时稀释氢气携带磷烷气体组成的混合气，通入硅外延炉反应腔体，稀释氢气流量设定为20 L/min，磷烷气体规格为50 ppm，在混合气中的占比率设定为35%~70%，混合气流量设定为22~115 sccm，三氯氢硅与混合气在管路中的排空时间为25~30 sec，生长时间设定为22~30 sec，基座转速设定为32~36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.5~2.5，内区与外区的红外灯泡的加热功率分配比例设定为46%:54%~52%:48%；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出，硅外延片的硅外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6mm的位置，所述硅外延层的厚度5点均值为3.5~4.0 µm，电阻率5点均值为0.8~1.2 Ω·cm；
所用的硅外延炉为AM Pronto型常压硅外延炉。
本发明的有益效果是：通过精确调节硅外延炉反应腔体内的主工艺氢气与辅助氢气流量的配比，以及内区与外区在进气流量阀开度的比值、红外灯泡的加热功率分配的比例，实现了200mm硅外延层厚度和电阻率高均匀性的控制能力，实现厚度不均匀性<1%，电阻率不均匀性<1.5%。
附图说明
图1本发明实施例1的硅外延层厚度分布示意图；
图2本发明实施例1的硅外延层电阻率分布示意图；
图3本发明实施例2的硅外延层厚度分布示意图；
图4本发明实施例2的硅外延层电阻率分布示意图；
图5本发明实施例3的硅外延层厚度分布示意图；
图6本发明实施例3的硅外延层电阻率分布示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细的说明。本发明所用的硅外延炉为AM Pronto型常压硅外延炉。
实施例1
（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为60 sec；
（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5 L/min，三氯氢硅通入反应腔体内的时间设定为20 sec，在基座表面沉积一层无掺杂的致密多晶硅；
（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；
（4）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1 min；
（5）将硅衬底片温度降低至1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为75 L/min，吹扫时间设定为45 sec；
（6）主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25 sec，通入反应腔体内的时间设定为15 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为2.5，内区与外区的红外灯泡的加热功率分配比例设定为48%:52%；
（7）通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为75 L/min，吹扫时间设定为30 sec；
（8）进行硅外延层生长，主工艺氢气流量设定为75 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，同时稀释氢气携带磷烷气体组成的混合气，通入硅外延炉反应腔体，稀释氢气流量设定为20 L/min，磷烷气体规格为50 ppm，在混合气中的占比率设定为40%，混合气流量设定为28 sccm，三氯氢硅与混合气在管路中的排空时间为25 sec，生长时间设定为22 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为2.5，内区与外区的红外灯泡的加热功率分配比例设定为48%:52%；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例1对硅外延层厚度和电阻率5点测试结果如图1和图2所示，各位置厚度分别为3.42 μm，3.53 μm，3.54 μm，3.58 μm，3.57 μm，厚度均值为3.53 μm，不均匀性为1.91%，电阻率分别为0.97 Ω·cm，1.01 Ω·cm，1.02 Ω·cm，1.04 Ω·cm，1.01 Ω·cm，电阻率均值为1.01 Ω·cm，不均匀性为2.65%。
实施例2
（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为60 sec；
（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5 L/min，三氯氢硅通入反应腔体内的时间设定为20 sec，在基座表面沉积一层无掺杂的致密多晶硅；
（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；
（4）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1 min；
（5）将硅衬底片温度降低至1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为30 sec；
（6）主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25 sec，通入反应腔体内的时间设定为15 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.0，内区与外区的红外灯泡的加热功率分配比例设定为44%:56%；
（7）通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为30 sec；
（8）进行硅外延层生长，主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，同时稀释氢气携带磷烷气体组成的混合气，通入硅外延炉反应腔体，稀释氢气流量设定为20 L/min，磷烷气体规格为50 ppm，在混合气中的占比率设定为40%，混合气流量设定为28 sccm，三氯氢硅与混合气在管路中的排空时间为25 sec，生长时间设定为22 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.0，内区与外区的红外灯泡的加热功率分配比例设定为44%:56%；
（9）硅外延层生长完成后，降温至60℃后从基座上取出。
实施例2硅外延层厚度和电阻率5点测试结果如图3和图4所示，各位置厚度分别为3.46 μm，3.54 μm，3.55 μm，3.53 μm，3.56 μm，厚度均值为3.53 μm，不均匀性为1.12%，电阻率分别为0.96 Ω·cm，1.02 Ω·cm，1.03 Ω·cm，1.02 Ω·cm，1.03 Ω·cm，电阻率均值为1.01 Ω·cm，不均匀性为2.91%。
实施例3
（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为60 sec；
（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5 L/min，三氯氢硅通入反应腔体内的时间设定为20 sec，在基座表面沉积一层无掺杂的致密多晶硅；
（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；
（4）基座升温至1160 ℃，对硅衬底片的表面进行高温烘焙，时间设定为1 min；
（5）将硅衬底片温度降低至1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为30 sec；
（6）主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25 sec，通入反应腔体内的时间设定为15 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为2.5，内区与外区的红外灯泡的加热功率分配比例设定为52%:48%；
（7）通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为30 sec；
（8）进行硅外延层生长，主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，同时稀释氢气携带磷烷气体组成的混合气，通入硅外延炉反应腔体，稀释氢气流量设定为20 L/min，磷烷气体规格为50 ppm，在混合气中的占比率设定为40%，混合气流量设定为28 sccm，三氯氢硅与混合气在管路中的排空时间为25 sec，生长时间设定为22 sec，基座转速设定为36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为2.5，内区与外区的红外灯泡的加热功率分配比例设定为52%:48%；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出。
实施例3硅外延层厚度和电阻率5点测试结果如图5和图6所示，各位置厚度分别为3.50 μm，3.55 μm，3.54 μm，3.53 μm，3.54 μm，厚度均值为3.53 μm，不均匀性为0.54%，电阻率分别为0.99 Ω·cm，1.01 Ω·cm，1.02 Ω·cm，1.02 Ω·cm，1.02 Ω·cm，电阻率均值为1.01 Ω·cm，不均匀性为1.28%。
与实施例1、实施例2相比，在其相应的工艺条件下，实施例3所制得的硅外延层厚度和电阻率不均匀性指标最优。因此，实施例3为本发明的最佳实施例。
显然，本领域的技术人员可以对本发明的制备方法进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种肖特基器件用硅外延片的制备方法，其特征在于，包括如下步骤：
（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为50~60 sec；
（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5~14.0 L/min，三氯氢硅通入反应腔体内的时间设定为20~30 sec，在基座表面沉积一层无掺杂的致密多晶硅；
（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；
（4）基座升温至1160℃，对硅衬底片的表面进行高温烘焙，时间设定为1~2 min；
（5）将硅衬底片温度降低至1115~1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为25~45 sec；
（6）主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为6~14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25~30 sec，三氯氢硅通入反应腔体内的时间设定为15~22 sec，基座转速设定为32~36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.5~2.5，内区与外区的红外灯泡的加热功率分配比例设定为46%:54%~52%:48%；
（7）通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为25~45 sec；
（8）进行硅外延层生长，主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为6~14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，同时稀释氢气携带磷烷气体组成的混合气，通入硅外延炉反应腔体，稀释氢气流量设定为20 L/min，磷烷气体规格为50 ppm，在混合气中的占比率设定为35%~70%，混合气流量设定为22~115 sccm，三氯氢硅与混合气在管路中的排空时间为25~30 sec，生长时间设定为22~30 sec，基座转速设定为32~36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.5~2.5，内区与外区的红外灯泡的加热功率分配比例设定为46%:54%~52%:48%；
（9）硅外延层生长完成后，降温至60 ℃后从基座上取出，硅外延片的硅外延层厚度、电阻率指标均采用5点测试法，5点测试位置为中心点和四周距边缘6mm的位置，所述硅外延层的厚度5点均值为3.5~4.0 µm，电阻率5点均值为0.8~1.2 Ω·cm；
所用的硅外延炉为AM Pronto型常压硅外延炉。
CN202010341314.3A 2020-04-27 2020-04-27 一种肖特基器件用硅外延片的制备方法 Active CN111463115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341314.3A CN111463115B (zh) 2020-04-27 2020-04-27 一种肖特基器件用硅外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341314.3A CN111463115B (zh) 2020-04-27 2020-04-27 一种肖特基器件用硅外延片的制备方法

Publications (2)

Publication Number Publication Date
CN111463115A CN111463115A (zh) 2020-07-28
CN111463115B true CN111463115B (zh) 2022-05-13

Family

ID=71680656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341314.3A Active CN111463115B (zh) 2020-04-27 2020-04-27 一种肖特基器件用硅外延片的制备方法

Country Status (1)

Country Link
CN (1) CN111463115B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112663137B (zh) * 2020-12-28 2022-07-05 中电晶华(天津)半导体材料有限公司 一种硅反外延片的制备方法
CN113737151B (zh) * 2021-08-30 2023-06-27 中国电子科技集团公司第四十六研究所 一种pin开关器件用硅外延片的制备方法
CN113737276B (zh) * 2021-08-30 2024-04-16 中国电子科技集团公司第四十六研究所 一种提高硅外延生长速率的方法
CN115142125A (zh) * 2022-02-22 2022-10-04 河北普兴电子科技股份有限公司 单片cvd外延工艺的厚度一致性调整方法
CN115537922B (zh) * 2022-11-29 2024-01-09 中国电子科技集团公司第四十六研究所 一种降低外延片自掺杂的方法
CN117626425B (zh) * 2024-01-26 2024-04-26 中国电子科技集团公司第四十六研究所 一种igbt用8英寸硅外延片的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295637A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 变容二极管用硅外延材料制备方法
CN104269354A (zh) * 2014-10-23 2015-01-07 中国电子科技集团公司第四十六研究所 一种提高ccd器件用硅外延片的厚度均匀性的方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
JP2017188507A (ja) * 2016-04-01 2017-10-12 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295637A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 变容二极管用硅外延材料制备方法
CN104269354A (zh) * 2014-10-23 2015-01-07 中国电子科技集团公司第四十六研究所 一种提高ccd器件用硅外延片的厚度均匀性的方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104947183A (zh) * 2015-05-29 2015-09-30 中国电子科技集团公司第四十六研究所 一种肖特基器件用重掺薄磷衬底上硅外延层的制备方法
JP2017188507A (ja) * 2016-04-01 2017-10-12 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN111463115A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463115B (zh) 一种肖特基器件用硅外延片的制备方法
US5273930A (en) Method of forming a non-selective silicon-germanium epitaxial film
JPH04230037A (ja) インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ
US6488776B2 (en) Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
CN106757324A (zh) 一种硅外延片的制造方法
KR930000609B1 (ko) 기상 에피택셜 성장법
CN107026070B (zh) 半导体装置的制作方法
TW201800603A (zh) 成膜方法
JPH10209050A (ja) 半導体薄膜の製造方法
US5387545A (en) Impurity diffusion method
Lee et al. Silicon epitaxial growth by rapid thermal processing chemical vapor deposition
KR20030094018A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN111463116B (zh) 一种mos器件结构用双层外延的制备方法
CN111029250B (zh) 一种实现SiC外延曲线形掺杂分布的方法
CN110349841B (zh) 一种双层结构硅外延片的制备方法
US3765960A (en) Method for minimizing autodoping in epitaxial deposition
US5470780A (en) Method of fabricating poly-silicon resistor
JPH0497519A (ja) 半導体装置の製造方法
EP0289246A1 (en) Method of manufacturing MOS devices
JP6963265B1 (ja) シリコンエピタキシャルウェーハの製造方法
CN116525418B (zh) 基于111晶向的硅外延片制备方法、硅外延片及半导体器件
CN109300781A (zh) Ono膜层的制造方法
CN111029245B (zh) 一种SiC外延速率切换的方法
JP2000323420A (ja) 半導体装置の製造方法
CN108428630B (zh) 一种200mm肖特基管用掺磷硅外延片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220428

Address after: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Applicant after: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

Applicant after: CEC Jinghua (Tianjin) semiconductor material Co., Ltd

Address before: 300220 No. 26 Dongting Road, Tianjin, Hexi District

Applicant before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.46 Research Institute

GR01 Patent grant
GR01 Patent grant