TWI566276B - 磊晶晶圓 - Google Patents
磊晶晶圓 Download PDFInfo
- Publication number
- TWI566276B TWI566276B TW099145745A TW99145745A TWI566276B TW I566276 B TWI566276 B TW I566276B TW 099145745 A TW099145745 A TW 099145745A TW 99145745 A TW99145745 A TW 99145745A TW I566276 B TWI566276 B TW I566276B
- Authority
- TW
- Taiwan
- Prior art keywords
- atoms
- concentration
- substrate
- epitaxial wafer
- epitaxial layer
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本發明係關於半導體裝置形成時的熱處理製程中,可抑制矽基板側的雜質擴散於磊晶層之磊晶晶圓。
半導體離散元件形成用基板係使用在含高濃度雜質的矽基板上,具有矽磊晶層(其係含有較該矽基板更低濃度雜質,以下簡稱「磊晶層」)的磊晶晶圓。
此種磊晶晶圓係在半導體裝置形成時的熱處理製程中,會發生矽基板中所含的高濃度雜質,擴散於磊晶層的固態層擴散現象。
特別係當雜質為磷的情況,因為其擴散速度較快於其他雜質,因而在半導體裝置形成時的熱處理製程中,磊晶層的雜質濃度(比電阻)在深度方向會出現緩坡斜率,躍遷寬度(transition width)(在具有不同雜質濃度的矽基板與磊晶層之邊界附近,雜質濃度進行躍遷區域的寬度:圖2中的Tw)擴大的現象會明顯發生。
因為此種躍遷寬度的擴大,會對半導體裝置的崩潰電壓等原本必要的裝置特性造成不良影響,因而期待即便半導體裝置形成時的熱處理製程後,躍遷寬度仍狹窄,且在矽基板與磊晶層間具有急遽電阻分佈的磊晶晶圓。
獲得躍遷寬度較狹窄、且電阻率分佈呈急遽、安定的磊晶晶圓之製造方法,有揭示在矽單晶上氣相沉積由矽單晶薄膜構成的保護層後,再將已氣相沉積該保護層的矽單晶收容於反應容器內的狀態下,對該反應容器內施行乾式蝕刻,再將該反應容器內施行排淨(purge),俾使上述所需矽單晶層進行氣相沉積的技術(例如日本專利特開平10-50616號公報(專利文獻1))。
再者,有揭示:在晶圓表面上,磊晶成長出電阻率10~1500Ωcm、且厚0.15~3.0μm的第1矽單晶膜,再於上述第1矽單晶膜上,磊晶成長出電阻率較小於上述第1矽單晶膜的第2矽單晶膜之技術(例如日本專利特開平2007-81045號公報(專利文獻2))。
然而,該等專利文獻1、2所記載的技術,並非屬於在半導體裝置形成時的熱處理製程中,抑制矽基板所含的高濃度雜質擴散於磊晶層之技術。
本發明係為解決上述技術課題而完成,其目的在於提供:在半導體裝置形成時的熱處理製程中,能抑制矽基板所含的高濃度雜質,擴散於磊晶層的磊晶晶圓。
本發明的磊晶晶圓,其特徵在於:在磷濃度為1019atoms/cm3級、氧濃度為1.3×1018atoms/cm3以下的矽基板上,設有磷濃度為1016atoms/cm3級、膜厚為0.5~20μm的矽磊晶層。
根據本發明,可提供在半導體裝置形成時的熱處理製程中,能抑制矽基板所含的高濃度雜質,擴散於磊晶層的磊晶晶圓。
發明者等確認到磊晶晶圓係含有雜質為磷、且其濃度為1019atoms/cm3級高濃度雜質的矽基板,且當在該矽基板上設有含有雜質為磷、且雜質濃度較該矽基板低3位數的1016atoms/cm3級低濃度雜質之磊晶層時,在半導體裝置形成時的熱處理製程中,會有躍遷寬度大幅變寬的傾向,因此為解決該等技術課題,經深入鑽研的結果,遂完成本發明。
以下,針對本發明磊晶晶圓的實施形態,參照所附圖式進行詳細說明。
圖1所示係本發明實施形態的磊晶晶圓概略圖,圖2所示係為說明躍遷寬度Tw用的雜質分佈圖。
本發明實施形態的磊晶晶圓1係如圖1所示,特徵在於:在矽基板10上設有磊晶層20,上述矽基板10係磷濃度為1019atoms/cm3級、氧濃度在1.3×1018atoms/cm3以下,磊晶層20係磷濃度為1016atoms/cm3級。
依此當在含有磷濃度為1019atoms/cm3級之高濃度雜質的矽基板10上,設置低3位數雜質濃度之1016atoms/cm3級低濃度雜質的磊晶層20時,藉由將矽基板10的氧濃度設為1.3×1018atoms/cm3以下,在半導體裝置形成時的熱處理製程中,可大幅抑制矽基板中所含高濃度雜質擴散於磊晶層的情形。
當上述氧濃度超過1.3×1018atoms/cm3時,因為在半導體裝置形成時的熱處理製程中,躍遷寬度Tw會大幅變寬,因而最好避免。
上述氧濃度的下限值較佳係0.5×1018atoms/cm3以上。若上述氧濃度未滿0.5×1018atoms/cm3時,因為矽基板10的強度會降低,因而在磊晶層20形成時,會發生諸如翹曲、錯位差排等不良情況,所以最好避免。
上述磊晶層20的膜厚係配合所使用的半導體裝置用途而適當設計,具體較佳係0.5μm以上且20μm以下。
其次,針對本發明磊晶晶圓之製造方法進行說明。
本發明的磊晶晶圓之製造方法,係包括有:製造磷濃度為1019atoms/cm3級、氧濃度為1.3×1018atoms/cm3以下的矽基板之步驟;以及在上述矽基板上,形成磷濃度為1016atoms/cm3級、且膜厚為0.5~20μm之磊晶層的步驟。
製造上述矽基板的步驟,具體係依照下述方法實施。首先,利用柴式長晶法(Czochralski method),生成磷濃度為1019atoms/cm3級、氧濃度為1.3×1018atoms/cm3以下的矽單晶錠(ingot)。
利用柴式長晶法施行的矽單晶錠生成,係依照周知方法實施。
具體而言,將多晶矽及既定量的磷填充於石英坩堝中,藉由加熱石英坩堝,而加熱多晶矽並形成矽融液後,再使從該矽融液的液面上方接觸晶種結晶,一邊使晶種結晶與石英坩堝進行旋轉並一邊拉晶,擴徑至所需直徑而生成直筒部。
依此所獲得的矽單晶錠係利用周知方法加工成為矽基板。
具體而言,將矽單晶錠利用內周刀片或線鋸等切片成晶圓狀之後,經由外周部的倒角、研磨、蝕刻、拋光等加工步驟,便製得至少裝置形成面成為鏡面的矽基板。另外,此處所記載的加工步驟僅為例示而已,本發明並不僅侷限於此加工步驟。
其次,在所製得矽基板的裝置形成面上,形成磷濃度為1016atoms/cm3級、膜厚為0.5~20μm的磊晶層。磊晶層的形成係利用諸如:氣相磊晶法(CVD法)、有機金屬氣相沉積法(MOCVD法)或分子束磊晶法(MBE法)等周知方法便可形成。
本發明的磊晶晶圓之製造方法,因為具備上述構成,因而可製造本發明的磊晶晶圓。又,因為在矽基板10與磊晶層20之間,並無必要形成如專利文獻2所示的中間層,因而亦具有提升生產性的效果。
以下,針對本發明根據實施例進行更具體的說明,惟本發明並不因下述實施例而限定解釋。
準備磷濃度為5×1019atoms/cm3、氧濃度分別為1.0×1018、1.3×1018、1.8×1018atoms/cm3之直徑6吋(150mm)的矽基板。接著,該等矽基板上,利用氣相磊晶法(CVD法)分別形成磷濃度為3×1016atoms/cm3、膜厚為7μm的磊晶層,便製得3種磊晶晶圓。然後,對該等磊晶晶圓在氧100%環境中,依溫度1050℃施行60分鐘熱處理,然後在同溫度下,從氧100%環境切換為氮100%環境,更進一步施行270分鐘熱處理。將該熱處理設為裝置形成熱處理。
然後,針對已施行上述熱處理過的磊晶晶圓,利用二次離子質譜分析法(SIMS)測定磷濃度的深度方向分佈。又,上述熱處理前的磊晶晶圓之磷濃度深度方向分佈,亦是利用同一方法進行測定。
然後,利用所獲得雜質濃度分佈,分別計算出躍遷寬度Tw。
表1所示係本實施例及比較例的評價結果。
由表1得知,當矽基板的氧濃度在1.3×1018atoms/cm3以下的情況(實施例1、2),相較於氧濃度為1.8×1018atoms/cm3的情況(比較例1),躍遷寬度Tw的擴大被抑制至60%以下。
1...磊晶晶圓
10...矽基板
20...磊晶層
Tw...躍遷寬度
圖1為本發明實施形態的磊晶晶圓概略圖。
圖2為說明躍遷寬度Tw用的雜質分佈圖。
1...磊晶晶圓
10...矽基板
20...磊晶層
Claims (1)
- 一種磊晶晶圓,其特徵在於:在磷濃度為1019atoms/cm3級、氧濃度為1.3×1018atoms/cm3以下的矽基板上,設有磷濃度為1016atoms/cm3級、膜厚為0.5~20μm的矽磊晶層;矽基板與矽磊晶層之邊界附近的磷濃度之躍遷寬度為0.5μm。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292014A JP2011134830A (ja) | 2009-12-24 | 2009-12-24 | エピタキシャルウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201135810A TW201135810A (en) | 2011-10-16 |
TWI566276B true TWI566276B (zh) | 2017-01-11 |
Family
ID=44347266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099145745A TWI566276B (zh) | 2009-12-24 | 2010-12-24 | 磊晶晶圓 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011134830A (zh) |
TW (1) | TWI566276B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155130A (ja) * | 2010-01-27 | 2011-08-11 | Covalent Materials Tokuyama Corp | エピタキシャルウェーハ及びその製造方法 |
CN102324382A (zh) * | 2011-10-20 | 2012-01-18 | 上海先进半导体制造股份有限公司 | 重掺杂p型衬底上生长高阻n型外延层的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19520175A1 (de) * | 1995-06-01 | 1996-12-12 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
US6491752B1 (en) * | 1999-07-16 | 2002-12-10 | Sumco Oregon Corporation | Enhanced n-type silicon material for epitaxial wafer substrate and method of making same |
-
2009
- 2009-12-24 JP JP2009292014A patent/JP2011134830A/ja active Pending
-
2010
- 2010-12-24 TW TW099145745A patent/TWI566276B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
Also Published As
Publication number | Publication date |
---|---|
JP2011134830A (ja) | 2011-07-07 |
TW201135810A (en) | 2011-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533959B (zh) | 外延硅晶片的制造方法 | |
KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
WO2011126145A1 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板 | |
KR101473784B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼 | |
JP6742477B2 (ja) | エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ | |
EP3879011A1 (en) | Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same | |
US8133318B2 (en) | Epitaxially coated silicon wafer with 110 orientation and method for producing it | |
JP2019186449A (ja) | エピタキシャルウェーハの製造方法 | |
TWI592525B (zh) | 矽磊晶晶圓及矽磊晶晶圓的製造方法 | |
WO2017090285A1 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
US20200006049A1 (en) | Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate | |
JP6973475B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
TWI566276B (zh) | 磊晶晶圓 | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US20180204960A1 (en) | Epitaxial silicon wafer | |
JP5533869B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP4336600B2 (ja) | シリコン単結晶引上用種結晶およびこれを用いたシリコン単結晶の製造方法 | |
US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
JP2011155130A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP5830215B2 (ja) | エピタキシャルウエーハ並びにその製造方法 | |
CN115135817B (zh) | 半导体硅晶片的制造方法 | |
CN115135818B (zh) | 半导体硅晶片的制造方法 | |
US20230132859A1 (en) | Silicon wafer and epitaxial silicon wafer | |
US20230133472A1 (en) | Silicon wafer and epitaxial silicon wafer |