JP2019186449A - エピタキシャルウェーハの製造方法 - Google Patents

Abstract

【課題】リンがドープされたシリコン単結晶基板上にエピタキシャル層を成長させる方法において、エピタキシャルウェーハに発生する積層欠陥を低減する。【解決手段】リンが高濃度にドープされたシリコン単結晶基板をあらかじめ洗浄し、表面の清浄度を十分にした状態にしたのち、基板表面の自然酸化膜を除去するベーク工程（Ｓ２）、塩化水素ガスにより基板表面を気相エッチングする工程（Ｓ３）、反応炉に残存した塩化水素ガスをパージする工程（Ｓ４）及び基板に存在するリン析出物を消滅又は縮小させるための熱処理である等温保持工程（Ｓ５）をこの順で実施する。等温保持工程では７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０以下の温度）で３０〜４５０秒以上等温保持する。その後、エピタキシャル成長を行う（Ｓ６）。エピタキシャル成長前の一連の熱処理工程中及び成長工程への移行の際には冷却過程を含まないようにする。【選択図】図５

Description

本発明はエピタキシャルウェーハの製造方法に関する。

モバイル端末やＡＣアダプタ内に使用される電源回路等に使用する半導体素子の基板にエピタキシャルウェーハが使用されている。このような半導体素子では、省電力化の要請からオン抵抗を下げる目的で基板抵抗を極力低抵抗化することが求められている。オン抵抗を下げるもう一つの方法としては、半導体素子基板を薄膜化する方法があるが、半導体素子のデバイスの特性上、半導体素子基板を薄膜化することには限界がある。そのため、高濃度にドーパントをドープした低抵抗率のシリコン単結晶基板にエピタキシャル層を成長させ、半導体素子基板としての低抵抗率基板を使用したエピタキシャルウェーハが作製される。このようなエピタキシャルウェーハとして、特許文献１〜５には低抵抗率基板にエピタキシャル層を成長させたエピタキシャルウェーハが開示されている。

このようなエピタキシャルウェーハの元になるシリコン単結晶基板は、高濃度のドーパントをドープして引き上げたインゴットを元に作製される。しかし、このドーパントにＳｂ（アンチモン）、Ａｓ（ヒ素）などのｎ型ドーパントを用いると、引き上げの際にドープしたドーパントが蒸発してしまう。そのため、エピタキシャル層を成長させるシリコン単結晶基板がｎ型ならば、揮発性が比較的低いリン（赤燐）をドーパントとしてドープしたシリコン単結晶基板が用いられる。そして、準備したシリコン単結晶基板の主表面上にエピタキシャル層を気相成長させることにより、低抵抗率のエピタキシャルウェーハが製造される。

しかし、高濃度にリンがドープされた低抵抗率のシリコン単結晶基板にエピタキシャル層を成長させると、気相成長後のエピタキシャルウェーハの主表面に多くの積層欠陥（スタッキングフォルト）が発生する。この積層欠陥が発生したエピタキシャルウェーハを用いて半導体素子を作製すると、半導体素子（デバイス）の特性（主に耐圧特性）が低下する。そのため、積層欠陥の発生数をデバイスの特性に影響のない水準にまで低減する必要がある。

リンがドープされたエピタキシャルウェーハの積層欠陥の低減に関し、例えば特許文献１には、エピタキシャル成長前に、シリコン単結晶基板の主表面を塩化水素ガスにより気相エッチングし、その後、１１００℃以上の温度で、３０秒を超え、かつ、５分以内の時間、熱処理を行うことで積層欠陥を低減できることが記載されている。

また、特許文献２には、リンがドープされたシリコン単結晶基板に対して、１０４０℃以上かつ１１３０℃以下の温度、かつ２μｍ／ｍｉｎ以下の成長速度の条件でエピタキシャル成長を行うと積層欠陥を低減できることが記載されている。

特開２０１７−５０４９号公報 特開２０１７−１９５２７３号公報 特開２０１２−１５６３０３号公報 特開２０１４−８２２４２号公報 特開２００５−７９１３４号公報

このように特許文献１、２ではリンがドープされたシリコン単結晶基板を用いた場合における積層欠陥を低減する手法が開示されているが、より一層の積層欠陥の低減を図るために、特許文献１、２の手法とは別に、積層欠陥を低減できる手法を提供することは有益である。

本発明は上記事情に鑑みてなされ、リンがドープされたシリコン単結晶基板上にエピタキシャル層を成長させる方法において、エピタキシャルウェーハに発生する積層欠陥を低減することを課題とする。

エピタキシャルウェーハの主表面で観察される積層欠陥は、低抵抗率基板に発生した結晶欠陥であり、研究調査の結果、シリコン単結晶基板の表層及びバルクには、固溶されるリンが過飽和状態になり、リンの析出物が多数発生していることが明らかとなった。

よって、表層付近に存在するリンの析出物が起点としてエピタキシャルウェーハの主表面に伝搬することで積層欠陥が観察されるというメカニズムであると考えられる。この積層欠陥は、シリコン単結晶基板の抵抗率が低下するに従って増加する傾向がある。これは、より低抵抗率化を目指す結晶ではより多くのドーパントが結晶中で不活性な状態で取り込まれ、シリコン結晶引き上げ工程における終段の冷却過程で析出物が出現するためと考えられる。

シリコン単結晶基板の主表面におけるリンの析出物を低減する目的で、例えばＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理のような最表面の改質熱処理を行った場合でも、その後に気相エッチングを行うと改質された表面が除去され、バルク中に存在する析出物が表面に露出してしまう。

本発明者は、シリコン単結晶基板に発生したリンの析出物を効果的に低減できる条件を見出し、本発明を完成させた。

すなわち、本発明は、
リンがドープされたシリコン単結晶基板を準備する準備工程と、
前記シリコン単結晶基板に７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を行う熱処理工程と、
前記熱処理後の前記シリコン単結晶基板の主表面にエピタキシャル層を成長させる成長工程と、
を備えることを特徴とする。

このように、エピタキシャル成長前に、７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を行うことで、シリコン単結晶基板の主表面やバルクに発生したリンの析出物を消滅又は縮小でき、この析出物を起点とした積層欠陥を低減できる。

また、７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を行ったとしても、その後に冷却過程が含まれると、新たなリンの析出物が出現するおそれがある。

そこで、前記熱処理工程から前記成長工程に移行の際には前記シリコン単結晶基板の温度を等温保持又は昇温させるのが好ましい。また前記シリコン単結晶基板を反応炉に投入後、前記シリコン単結晶基板の温度を降下させることなく前記成長工程に移行させるのが好ましい。これによれば、冷却過程が含まれないことから、新たなリンの析出物の出現を抑制でき、ひいてはリンの析出物を起点とした積層欠陥を低減できる。

また、前記熱処理工程は、前記シリコン単結晶基板の主表面を加熱しつつ塩化水素ガスによる気相エッチングするエッチング工程と、気相エッチング後の前記シリコン単結晶基板に熱処理を行うエッチング後熱処理工程とを備え、
前記エッチング後熱処理工程では、７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する。

このように、熱処理工程の一部として塩化水素ガスによるエッチング工程を実施することで、シリコン単結晶基板の主表面を清浄化でき、リン析出物以外の欠陥（例えば微小ピット）の発生をより抑制できる。また、エッチング工程を実施すると基板の最表面が除去される結果、基板のバルク中に存在するリン析出物が表面に露出してしまうことがあるが、エッチング工程後、成長工程前に、７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を行うことで、エッチング工程後の主表面に存在するリン析出物を消滅又は縮小できる。これにより、より一層、積層欠陥を低減できる。

また、前記エッチング工程の温度は、７００℃以上かつ１０５０℃未満の温度とすることができる。これによれば、塩化水素ガスにより基板表面をエッチングしつつ、基板に存在するリン析出物を消滅又は縮小できる。

また、前記熱処理工程は、前記気相エッチング前の前記シリコン単結晶基板に熱処理を行うエッチング前熱処理工程を備え、前記エッチング前熱処理工程の温度は、７００℃以上かつ１０５０℃未満の温度とすることができる。

これによれば、エッチング前熱処理工程を７００℃以上かつ１０５０℃未満の温度で実施することで、基板表面の自然酸化膜を除去しつつ、基板に存在するリン析出物を消滅又は縮小できる。

また、前記熱処理工程は、前記シリコン単結晶基板の主表面を加熱しつつ塩化水素ガスによる気相エッチングするエッチング工程と、前記気相エッチング前の前記シリコン単結晶基板に熱処理を行うエッチング前熱処理工程と、前記気相エッチング後の前記シリコン単結晶基板に熱処理を行うエッチング後熱処理工程とを備え、
前記エッチング前熱処理工程の温度と前記エッチング工程の温度と前記エッチング後熱処理工程の温度は、互いに同一温度であり、かつ７００℃以上かつ１０５０℃未満の温度とすることができる。

このように、エッチング前熱処理工程とエッチング工程とエッチング後熱処理工程とから構成される一連の熱処理を同一温度かつ７００℃以上かつ１０５０℃未満の温度で実施することで、この熱処理中に冷却過程が含まれるのを回避でき、冷却過程に伴う新たなリン析出物の発生を抑制でき、既に存在しているリン析出物を消滅又は縮小できる。また一連の熱処理を同一温度で実施することで、各工程の温度制御が容易となる。

また、前記準備工程では、リンが５×１０^１９ａｔоｍｓ／ｃｍ^３以上ドープされたシリコン単結晶基板を準備する。このように、リンが高濃度にドープされた低抵抗率基板では、積層欠陥の起点となるリン析出物が発生しやすいが、エピタキシャル成長前に７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を実施することで、リン析出物の発生を低減できる。つまり、低抵抗率基板に本発明を適用すると、効果的にエピタキシャルウェーハの積層欠陥を低減できる。

また、前記熱処理工程では、７５０℃以上、８５０℃以下の温度に等温保持するのが好ましい。この温度条件とすることで、積層欠陥の低減効果が顕著になる。

また、前記成長工程は、第１の成長工程と、前記第１の成長工程に続いて前記第１の成長工程よりも成長速度を大きくした第２の成長工程とを備え、前記第１の成長工程では成長速度を徐々に大きくする。

特許文献２でも示されるように、エピタキシャル成長の速度を遅くすると積層欠陥の発生が抑制される傾向となる。本発明では、成長工程において、第１の成長工程と、第１の成長工程に続いて第１の成長工程よりも成長速度を大きくした第２の成長工程とを実施するので、第２の成長工程のみでエピタキシャル成長を行う場合に比べて積層欠陥の発生を抑制でき、第１の成長工程のみでエピタキシャル成長を行う場合に比べて、短時間で所望の膜厚のエピタキシャル層を成長させることができる。また、第１の成長工程では成長速度を徐々に大きくするので、成長速度が低速であることによる効果である積層欠陥の抑制と、成長速度が高速であることによる効果である生産性の向上の両立を図ることができる。このように、生産性が落ちてしまうのを抑制しつつ、積層欠陥の発生を抑制したエピタキシャルウェーハを得ることができる。

また、前記第１の成長工程で成長させるエピタキシャル層の膜厚である第１膜厚は、前記第２の成長工程で成長させるエピタキシャル層の膜厚である第２膜厚よりも小さいのが好ましい。このとき、前記第１膜厚は、前記第１膜厚と前記第２膜厚とを合わせた全体膜厚の５〜１０％の膜厚とすることができる。これによって、積層欠陥の発生を抑制しつつ、生産性が落ちてしまうのをより一層抑制できる。

リンが高濃度にドープされたシリコン単結晶基板に存在する欠陥（リン析出物）の像を示した図である。 リンが高濃度にドープされたシリコン単結晶基板に存在する欠陥（リン析出物）の像を示した図であって、図１の欠陥とは別の欠陥像を示した図である。 ＴＥＭによるその場観察にて熱処理時のリン析出物の変化を観察し、昇温時にリン析出物が消滅する様子を示した図である。 枚葉式の気相成長装置の概略図である。 シリコンエピタキシャルウェーハの製造工程を例示したフローチャートである。 図５の各工程における温度プロファイルを例示した図である。 実施例と比較例とでエピタキシャルウェーハの積層欠陥数を比較した図である。

先ず、エピタキシャル成長前に基板に存在する欠陥の形態及びその組成について説明する。図１、図２は、リンが高濃度にドープされたシリコン単結晶基板に存在する欠陥の像を示している。図１の４つの欠陥像は同一の欠陥に対する像を示しており、具体的には、左上の欠陥像はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、透過型電子顕微鏡）のＢＦ（Ｂｒｉｇｈｔ Ｆｉｅｌｄ、明視野）像を示しており、残りの像はＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ、エネルギー分散型Ｘ線分析）により得られる元素像マップを示している。元素像マップとして、右上にＰ（リン）像のマップを示し、左下にＯ（酸素）像のマップを示し、右下にＳｉ（シリコン）像のマップを示している。図２は、図１とは別の位置に生じた欠陥に対するＢＦ像（左上の像）と、Ｐ（リン）像のＥＤＸマップ（右上の像）と、Ｏ（酸素）像のＥＤＸマップ（左下の像）と、Ｓｉ（シリコン）像のＥＤＸマップ（右下の像）とを示している。

図１、図２に示すように、ＢＦ像にて最も黒いコントラスト部には、ＥＤＸマップでリンが高濃度に検出されている。また、シリコンのＥＤＸマップではシリコンを示すコントラストが現われている。一方、酸素のＥＤＸマップでは明確なコントラストが現われておらず、つまり図１、図２の欠陥中において酸素は低濃度である。以上より、これら欠陥は酸素を含まないリンとシリコンとで構成されたＳｉＰと推察できる。

図３は、図１、図２で示した欠陥（リン析出物）を加熱し、ＴＥＭによるその場観察にてリン析出物の変化を観察し、昇温時に消滅する様子を示している。図３の実験の手順を説明すると、エピタキシャル成長前のシリコン単結晶基板を薄膜化（０．１μｍ）にした上でＴＥＭ装置内に挿入する。ＴＥＭ装置内に挿入の際に用いたホルダーは１２００℃まで加熱のできるホルダーである。その後、ＴＥＭ装置内に挿入した薄膜化試料に対して図３の下段に示す温度プロファイルで熱処理を施した。

図３の上段の図は、図３の下段に示す温度プロファイルの各時点での試料のＴＥＭ観察像を示している。具体的には、一番左の像は、７００℃に加熱前の室温の時点ａでの観察像を示している。左から２番目の像は、試料を７００℃まで加熱し、７００℃に到達した直後の時点ｂでの観察像を示している。左から３番目の像は、試料を７００℃で６０分等温保持した時点ｃでの観察像を示している。左から４番目の像は、時点ｃの後、試料を室温まで冷却した後の時点ｄでの観察像を示している。いずれの観察位置もその場観察によりその位置の補正は適時行っており、観察記録された像は、ほぼ同一の視野である。

加熱前の観察像では欠陥（リン析出物）を示した多数の黒点が出現している。一方、７００℃到達直後の観察像及び７００℃で６０分等温保持後の観察像では欠陥（黒点）が消滅又は縮小している様子がわかる。また、加熱後に冷却過程を経た観察像では、同じ位置に欠陥が再出現したり、別の位置（例えば符号１００の位置）に新たな欠陥が出現する現象が確認された。この現象は高温時と低温時の固溶度の差により溶けていられなくなったリンが析出物となって出現したと考えられる。

本実施形態では、図１〜図３の知見に基づいてエピタキシャルウェーハの製造を行う。先ず、図４を参照して、エピタキシャルウェーハの製造に用いられる気相成長装置の構成を説明する。図４の気相成長装置１は、シリコン単結晶基板Ｗが１枚ずつ投入されて、投入された１枚のシリコン単結晶基板Ｗの主表面上にシリコン単結晶のエピタキシャル層を気相成長させる枚葉式の気相成長装置として構成されている。詳しくは、気相成長装置１は、処理対象となるシリコン単結晶基板Ｗが投入される反応炉２と、反応炉２内に配置されて投入されたシリコン単結晶基板Ｗを水平に支持するサセプタ３と、反応炉２を囲むように配置されて反応炉２内を加熱する加熱部６と、反応炉２内に配置されたシリコン単結晶基板Ｗの温度を計測する温度計測部７とを含んで構成される。サセプタ３は、基板Ｗをその裏面側から支持する。また、サセプタ３はその中心軸線回りに回転可能に設けられる。

反応炉２の一端側には、反応炉２内のシリコン単結晶基板Ｗの主表面上に各種ガスを供給するためのガス供給口４が形成されている。ガス供給口４から供給されるガスは、シリコン源、エッチングガス（塩化水素ガス等の塩素系ガス）、キャリアガス（例えば水素）、エピタキシャル層の導電型や導電率を調整するためのドーパントガスなどである。

また、反応炉２の、ガス供給口４と反対側には、シリコン単結晶基板Ｗの主表面上を通過したガスを排出するためのガス排出口５が形成されている。加熱部６は、例えば反応炉２の上下それぞれに設けられたハロゲンランプとすることができる。温度計測部７は、例えばシリコン単結晶基板Ｗの表面温度をシリコン単結晶基板Ｗに非接触で計測するパイロメータ（放射温度計）とすることができる。

次に、気相成長装置１を用いてシリコンエピタキシャルウェーハを製造する方法を説明する。先ず、エピタキシャル層を成長させる成長用基板となるシリコン単結晶基板Ｗを準備する（図５のＳ１）。例えば、石英るつぼに多結晶シリコンと抵抗率を調整するためのリンを入れて溶融させた溶融液の液面に種結晶シリコン棒を漬けて引き上げ、シリコン単結晶インゴットを作製する。次に、作製したシリコン単結晶インゴットを所定の厚さに切り出し、切り出したウェーハに粗研磨、エッチング、研磨等を施したシリコン単結晶基板を作製する。このシリコン単結晶基板は、シリコン単結晶インゴットの作製時にドーパントとして赤燐が例えば５×１０^１９ａｔоｍｓ／ｃｍ^３以上又は８×１０^１９ａｔоｍｓ／ｃｍ^３以上添加される。準備したシリコン単結晶基板Ｗの抵抗率は例えば１．２ｍΩ・ｃｍ以下である。なお、シリコン単結晶インゴットは、ＣＺ法に限らず、ＦＺ法など他の方法を採用してもよい。

準備した基板Ｗは、あらかじめ洗浄し、表面の清浄度を十分にした状態にしたのちに反応炉２内のサセプタ３に搬送され、図５のＳ２以下の一連の工程が行われる。具体的には先ず、ベーク工程として、反応炉２内に水素ガスを流し、かつ加熱部６により基板Ｗを所定温度に加熱することで基板Ｗに対して熱処理を施す（Ｓ２）。なお、加熱部６は、温度計側部７により基板Ｗの表面温度が所定温度となるように供給電力が制御される。このベーク工程により基板Ｗの表面の自然酸化膜が除去される。ベーク工程は、所定温度まで昇温する工程と、昇温後の温度に所定時間保持する工程とから構成される。ベーク工程の昇温後の温度は、図６に示すように、例えばその後の熱処理工程（エッチング工程、パージ工程、等温保持工程）と同一温度であって、７００℃以上１０５０℃未満の温度とすることができ、好ましくは７５０℃以上８５０以下の温度とすることができる。なお、図６の例では熱処理温度が７５０℃の例を示している。

次いで、基板Ｗに気相エッチングを施すエッチング工程を行う（Ｓ３）。エッチング工程では、基板Ｗを所定温度に加熱しつつ、基板Ｗの主表面上に塩化水素ガス（ＨＣｌガス）を供給することで、基板Ｗの主表面を気相エッチングする。なお、エッチング工程時の反応炉２には、塩化水素ガスの他に水素ガスも供給される。またエッチング量が、０．０２５μｍ以上、かつ、１．０００μｍ以下になるように塩化水素ガスの供給時間及び供給量が設定される。リン析出物等の積層欠陥核（シリコン単結晶基板に存在する積層欠陥の原因となるもの）は、基板Ｗの主表面から基板Ｗの深さ方向（厚さ方向）に０．０２５μｍ以上の領域に局在するため、エッチング量が０．０２５μｍ以上であることにより積層欠陥を効果的に抑制できる。一方、エッチング量が１．０００μｍを超えると、エピタキシャルウェーハの生産性が低下する。以上より、エッチング量は、０．０２５μｍ以上、かつ、１．０００μｍ以下の範囲に設定されるのが好ましい。なお、エッチング速度は、例えば、０．０４μｍ／ｍｉｎ以上、かつ、０．３７μｍ／ｍｉｎ以下となるように設定される。

また、エッチング工程は、図６に示すように、例えばベーク工程の温度を維持する。さらに、エッチング工程の温度は、その後の熱処理工程（パージ工程、等温保持工程）との間でも同一温度とすることができ、具体的には７００℃以上１０５０℃未満の温度とすることができ、好ましくは７５０℃以上８５０以下の温度とすることができる。

エッチング工程が終了すると、反応炉２内の塩化水素ガスを反応炉の外に排出するパージ工程を行う（Ｓ４）。パージ工程では、エッチング工程の温度を維持しつつ、反応炉２への塩化水素ガスの供給を停止し、水素ガスのみを供給する。

次に、気相エッチング後の基板Ｗの主表面やバルクに存在するリン析出物等の積層欠陥核を消滅又は縮小させるために、基板Ｗを、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下の温度）で３０秒〜４５０秒以上等温保持する等温保持工程を行う（Ｓ５）。この等温保持工程は、リン析出物を低減させる目的の熱処理工程である。図６の例では、等温保持工程の温度はパージ工程の温度と同じとなっている。また、等温保持工程では例えば反応炉２内に水素ガスを供給し、その水素ガスの流量はパージ工程の流量と同じとすることができる。なお、図６の例のようにパージ工程と等温保持工程とで熱処理温度が同じ場合には、パージ工程と等温保持工程とを１つの熱処理工程とみなして、その熱処理工程の条件を、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下の温度）で３０秒〜４５０秒以上等温保持する条件とする。等温保持工程の時間は、等温保持工程の温度が低温の場合は長くするのがよく、高温の場合は短くてもよいが少なくとも３０秒以上とする。

次に、基板Ｗの主表面にシリコン単結晶のエピタキシャル層を気相成長させる成長工程を行う（Ｓ６）。成長工程では、反応炉２内に原料ガスとなる例えばトリクロロシラン（ＴＣＳ）と、そのトリクロロシランを希釈するキャリアガスとなる水素ガスとを供給する。また反応炉２内（基板Ｗ）の温度を、例えば、１０４０℃以上〜１２００℃以下の温度に制御する。温度、ガス（原料ガス、キャリアガス）の流量及び成長時間等の条件は、エピタキシャル層の成長速度や膜厚が所定値となるように設定される。

また、成長工程では、積層欠陥の抑制とエピタキシャルウェーハの生産性の両立を図るために、図５、図６に示すように、成長速度を低速とした第１の成長工程（Ｓ７）と、成長速度を高速とした第２の成長工程（Ｓ８）とを実施するのが好ましい。第１の成長工程では、例えば時間経過に伴い成長速度がリニア（線形）に大きくなるように成長速度に関係する条件（温度、ガス流量）を制御する。図６の例では、第１の成長工程として、時間経過に伴い成長速度がリニア（線形）に大きくなるように、基板Ｗの温度を時間経過に伴いリニアに大きくする例を示している。図６では７５０℃から１１５０℃まで一定の昇温速度で変化させている。なお、原料ガスの流量は一定であってもよいし、温度と同様に時間経過に伴いリニアに大きくしてもよい。なお、第１の成長工程として、成長速度が時間経過に伴い変化しない一定値となるように成長速度に関係する条件（温度、ガス流量）を制御してもよい。この場合であっても、第１の成長工程の成長速度（一定値）を第２の成長工程の成長速度よりも小さくする。

他方、第２の成長工程では、第１の成長工程での成長速度よりも高速の成長速度（例えば３μｍ／ｍｉｎ以上）となるように成長速度に関係する条件（温度、ガス流量）を制御する。図６の第２の成長工程では、第１の成長工程の終了時点の条件（温度及びガス流量）を維持することで、一定の成長速度でエピタキシャル成長を実施している。

また、第１の成長工程で成長させるエピタキシャル層の膜厚を第１膜厚、第２の成長工程で成長させるエピタキシャル層の膜厚を第２膜厚としたとき、例えば第１膜厚は第２膜厚よりも小さい値とすることができる。さらに第１膜厚は、例えば第１膜厚と第２膜厚とを合わせた全体膜厚の５〜１０％とすることができる。これによれば、成長工程全体に占める低成長速度の割合を小さくでき、その結果、エピタキシャルウェーハの生産性の低下を抑制できる。また、第１膜厚を全体膜厚の少なくとも５％を確保することで、エピタキシャル層に出現する積層欠陥を抑制できる。なお、成長工程で成長させるエピタキシャル層の抵抗率は、基板Ｗと同様に低抵抗率であってもよいし、基板Ｗよりも高抵抗率であってもよい。

その後、反応炉２内の温度を一定の速度で降温した後、製造したエピタキシャルウェーハを反応炉２から取り出す。なお、図５のＳ２〜Ｓ５の工程が本発明の熱処理工程に相当する。Ｓ１の工程が本発明の準備工程に相当する。Ｓ２の工程が本発明のエッチング前熱処理工程に相当する。Ｓ３の工程が本発明のエッチング工程に相当する。Ｓ４、Ｓ５の工程が本発明のエッチング後熱処理工程に相当する。Ｓ６の工程が本発明の成長工程に相当する。

以上、本実施形態では、エピタキシャル成長前に、塩化水素ガスによる気相エッチングを行うので、シリコン単結晶基板の主表面に存在するリン析出物等の積層欠陥核を除去できる。さらに、エピタキシャル成長の直前（気相エッチング後、エピタキシャル成長前）に、７００℃以上かつ１０５０℃未満の温度（図６の例では７５０℃）で３０秒〜４５０秒以上等温保持する等温保持工程を実施するので、気相エッチング後のシリコン単結晶基板の主表面やバルクに存在するリン析出物を消滅又は縮小させることができ、ひいては後述の実施例で示すようにエピタキシャルウェーハの積層欠陥を効果的に低減できる。

また、図６に示すように、エピタキシャル成長前にはベーク工程、エッチング工程、パージ工程及び等温保持工程の一連の熱処理工程を行っているが、この一連の熱処理工程では７００℃以上かつ１０５０℃未満の温度で等温保持しているので、一連の熱処理工程中から冷却過程を排除できる。これにより、冷却過程に伴うリン析出物の発生を抑制でき、リン析出物を起点とした積層欠陥の発生を抑制できる。

また、等温保持工程の他に、ベーク工程、エッチング工程及びパージ工程も７００℃以上かつ１０５０℃未満の温度で等温保持することで、これらベーク工程、エッチング工程、パージ工程の実施中にリン析出物の消滅又は縮小させることができ、等温保持工程の終了時点（成長工程の開始時点）におけるリン析出物をより一層低減できる。

また、等温保持工程（図５、図６のＳ６）の温度を維持したまま第１の成長工程（図５、図６のＳ７）に移行し、つまりその移行の際には基板温度は降下させないので、温度降下（冷却過程）に伴うリン析出物の出現を抑制でき、リン析出物を起点とした積層欠陥の発生を抑制できる。

以下、実施例と比較例を挙げて本発明を具体的に説明するが、これらは本発明を限定するものではない。

（実施例１）
抵抗率１．２ｍΩ・ｃｍ以下となるようリンがドープされた直径２００ｍｍ、厚さ７３５μｍで主表面が鏡面研磨処理されたシリコン単結晶基板を６枚準備した。そのうち２枚の基板の抵抗率Ａ１、Ａ２は同等に設定され、別の２枚の基板の抵抗率Ｂ１、Ｂ２は同等に設定され、残りの２枚の基板の抵抗率Ｃ１、Ｃ２は同等に設定されている。これら抵抗率の大小関係は、Ｂ１、Ｂ２＜Ｃ１、Ｃ２＜Ａ１、Ａ２となっている。また、各基板のリン濃度は５×１０^１９ａｔоｍｓ／ｃｍ^３以上となっているが、抵抗率Ｂ１、Ｂ２の基板のリン濃度が最も高く、８×１０^１９ａｔоｍｓ／ｃｍ^３以上となっている。

準備した６枚の基板のそれぞれに図４と同様の気相成長装置を用いて図５に示すＳ２〜Ｓ８の工程を施して６枚のシリコンエピタキシャルウェーハを作製した。このとき、Ｓ２〜Ｓ８の工程を図６の温度プロファイルにしたがって実施した。Ｓ４のエッチング工程では、塩化水素ガスの流量を１．０ｓｌｍ、基板のエッチング量を０．０４５μｍに設定した。Ｓ４のパージ工程及びＳ５の等温保持工程の合計時間は１２０秒とした。Ｓ６の成長工程（Ｓ７の第１の成長工程及びＳ８の第２の成長工程）では、全体で４μｍの膜厚のシリコンエピタキシャル層を成長させ、そのうち５〜１０％の膜厚をＳ７の第１の成長工程で成長させた。そして、作製したシリコンエピタキシャルウェーハを欠陥測定装置（レーザーテック社製のＭＡＧＩＣＳ）で測定し、各シリコンエピタキシャルウェーハに発生した積層欠陥を測定した。

（実施例２）
Ｓ２〜Ｓ５の熱処理工程の温度を８５０℃にしたこと以外は実施例１と同じ条件でシリコンエピタキシャルウェーハを作製し、作製した各シリコンエピタキシャルウェーハに発生した積層欠陥を測定した。

（比較例）
Ｓ２〜Ｓ５の熱処理工程の温度を１１００℃にしたこと以外は実施例１と同じ条件でシリコンエピタキシャルウェーハを作製し、作製した各シリコンエピタキシャルウェーハに発生した積層欠陥を測定した。

（積層欠陥数の比較）
図７は、実施例１、２、比較例で測定した積層欠陥数を示している。比較例では、いずれの基板抵抗率のウェーハであっても積層欠陥数は４０００（個／ウェーハ）以上となっている。特に、抵抗率Ｂ１、Ｂ２（リン濃度が８×１０^１９ａｔоｍｓ／ｃｍ^３以上）のウェーハでは積層欠陥数は７０００（個／ウェーハ）程度であり、他の抵抗率の積層欠陥数よりも大きくなっている。

これに対して、実施例１、２では、いずれの基板抵抗率のウェーハであっても積層欠陥数は５００（個／ウェーハ）以下となっており大幅に積層欠陥数が低減している。これは、エピタキシャル成長前に７５０℃又は８５０℃で３０秒〜４５０秒以上等温保持する熱処理を実施したことで、図１〜図３で示したように基板に存在するリン析出物を効果的に低減できたことによる効果であると考えられる。また実施例１、２ともに、基板抵抗率Ｂ１、Ｂ２（リン濃度が８×１０^１９ａｔоｍｓ／ｃｍ^３以上）の積層欠陥数は、他の基板抵抗率Ａ１、Ａ２、Ｃ１、Ｃ２の積層欠陥数と同等レベルとなっており、比較例からの積層欠陥数の低減効果が顕著となっている。

このように、エピタキシャル成長前に、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下）で３０秒〜４５０秒以上等温保持する熱処理を行うことで、エピタキシャルウェーハの積層欠陥を低減できる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであったとしても本発明の技術的範囲に包含される。

例えば図５、図６では、エピタキシャル成長前に気相エッチングを実施した例を説明したが、気相エッチングは実施しないとしてもよい。この場合、ベーク工程を、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下）で３０秒〜４５０秒以上等温保持する条件で実施することで積層欠陥の低減効果を得ることができる。

また、図６では、Ｓ２〜Ｓ５の全ての工程が７００℃以上かつ１０５０℃未満の温度で実施する例を示したが、Ｓ２〜Ｓ５の工程のうちの一部に、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下）で３０秒〜４５０秒以上等温保持する過程を含んでいれば積層欠陥の低減効果を得ることができる。この場合、エピタキシャル成長の直前（気相エッチング後、成長工程前）の熱処理条件を、７００℃以上かつ１０５０℃未満の温度（好ましくは７５０℃以上８５０℃以下）で３０秒〜４５０秒以上等温保持する条件とするのが、積層欠陥の低減効果が顕著となるので好ましい。

また、Ｓ２〜Ｓ５の工程は互いに異なる温度で実施してもよい。この場合、Ｓ２〜Ｓ５の工程の各温度を７００℃以上かつ１０５０℃未満の温度の範囲内で冷却過程を含まないように温度変化させるのが、リン析出物及びそれに伴う積層欠陥の低減に効果的である。

また、エピタキシャル成長前の熱処理工程から成長工程への移行は温度を昇温させてもよい。具体的には、例えば成長工程を成長速度が一定の単一の工程から構成し、この成長工程の温度を、その前の熱処理工程の温度よりも高くする。この場合、熱処理工程の終了後、昇温過程を経た後に成長工程を実施する。これによっても、熱処理工程から成長工程への移行時に冷却過程が含まないことで、リン析出物及びそれに伴う積層欠陥の低減効果を得ることができる。

１ 気相成長装置
２ 反応炉
３ サセプタ
４ ガス供給口
５ ガス排出口
６ 加熱部
７ 温度計測部

Claims (12)

1. リンがドープされたシリコン単結晶基板を準備する準備工程と、
   前記シリコン単結晶基板に７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持する熱処理を行う熱処理工程と、
   前記熱処理後の前記シリコン単結晶基板の主表面にエピタキシャル層を成長させる成長工程と、
   を備えることを特徴とするエピタキシャルウェーハの製造方法。
2. 前記熱処理工程から前記成長工程に移行の際には前記シリコン単結晶基板の温度を等温保持又は昇温させることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
3. 前記シリコン単結晶基板を反応炉に投入後、前記シリコン単結晶基板の温度を降下させることなく前記成長工程に移行させることを特徴とする請求項１又は２に記載のエピタキシャルウェーハの製造方法。
4. 前記熱処理工程は、前記シリコン単結晶基板の主表面を加熱しつつ塩化水素ガスによる気相エッチングするエッチング工程と、気相エッチング後の前記シリコン単結晶基板に熱処理を行うエッチング後熱処理工程とを備え、
   前記エッチング後熱処理工程では、７００℃以上かつ１０５０℃未満の温度で３０秒以上等温保持することを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
5. 前記エッチング工程の温度は、７００℃以上かつ１０５０℃未満の温度であることを特徴とする請求項４に記載のエピタキシャルウェーハの製造方法。
6. 前記熱処理工程は、前記気相エッチング前の前記シリコン単結晶基板に熱処理を行うエッチング前熱処理工程を備え、
   前記エッチング前熱処理工程の温度は、７００℃以上かつ１０５０℃未満の温度であることを特徴とする請求項４又は５に記載のエピタキシャルウェーハの製造方法。
7. 前記熱処理工程は、前記シリコン単結晶基板の主表面を加熱しつつ塩化水素ガスによる気相エッチングするエッチング工程と、前記気相エッチング前の前記シリコン単結晶基板に熱処理を行うエッチング前熱処理工程と、前記気相エッチング後の前記シリコン単結晶基板に熱処理を行うエッチング後熱処理工程とを備え、
   前記エッチング前熱処理工程の温度と前記エッチング工程の温度と前記エッチング後熱処理工程の温度は、互いに同一温度であり、かつ７００℃以上かつ１０５０℃未満の温度であることを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
8. 前記準備工程では、リンが５×１０^１９ａｔоｍｓ／ｃｍ^３以上ドープされたシリコン単結晶基板を準備することを特徴とする請求項１〜７のいずれか１項に記載のエピタキシャルウェーハの製造方法。
9. 前記熱処理工程では、７５０℃以上、８５０℃以下の温度に等温保持することを特徴とする請求項１〜８のいずれか１項に記載のエピタキシャルウェーハの製造方法。
10. 前記成長工程は、第１の成長工程と、前記第１の成長工程に続いて前記第１の成長工程よりも成長速度を大きくした第２の成長工程とを備え、
    前記第１の成長工程では成長速度を徐々に大きくすることを特徴とする請求項１〜９のいずれか１項に記載のエピタキシャルウェーハの製造方法。
11. 前記第１の成長工程で成長させるエピタキシャル層の膜厚である第１膜厚は、前記第２の成長工程で成長させるエピタキシャル層の膜厚である第２膜厚よりも小さいことを特徴とする請求項１０に記載のエピタキシャルウェーハの製造方法。
12. 前記第１膜厚は、前記第１膜厚と前記第２膜厚とを合わせた全体膜厚の５〜１０％の膜厚であることを特徴とする請求項１１に記載のエピタキシャルウェーハの製造方法。