CN115135818A - 半导体硅晶片的制造方法 - Google Patents

半导体硅晶片的制造方法 Download PDF

Info

Publication number
CN115135818A
CN115135818A CN202180015717.1A CN202180015717A CN115135818A CN 115135818 A CN115135818 A CN 115135818A CN 202180015717 A CN202180015717 A CN 202180015717A CN 115135818 A CN115135818 A CN 115135818A
Authority
CN
China
Prior art keywords
substrate
oxide film
silicon wafer
heat treatment
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180015717.1A
Other languages
English (en)
Other versions
CN115135818B (zh
Inventor
仙田刚士
须藤治生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Publication of CN115135818A publication Critical patent/CN115135818A/zh
Application granted granted Critical
Publication of CN115135818B publication Critical patent/CN115135818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供硅晶片的制造方法，该制造方法可抑制P聚集缺陷(Si‑P缺陷)，且可抑制外延膜中的SF。该硅晶片的制造方法具备以下工序：在500℃以下的温度下，利用CVD法仅在基板的背面形成至少厚度为300nm的Si氧化膜的工序，上述基板是由通过直拉法培育的Si单晶铸锭制造的；热处理工序，在上述Si氧化膜的形成工序后，将上述基板在氧化性气氛下、于1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下；以及表面氧化膜去除工序，在上述热处理工序后，去除形成于上述基板的表面侧的热氧化膜，且包括：外延膜成膜工序，即在上述表面氧化膜去除工序后，将Si单晶外延膜予以成膜。

Description

半导体硅晶片的制造方法
技术领域
本发明涉及半导体硅晶片的制造方法，特别是涉及在掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下、且固溶氧浓度调整为0.9×1018atoms/cm3以下的基板上将Si单晶外延膜予以成膜的半导体硅晶片的制造方法。
背景技术
功率MOS (Metal Oxide Semiconductor：金属氧化物半导体)用外延晶片的基板电阻率在最先进的晶片中为1mΩcm以下。为了降低该基板电阻率，需要增加掺杂剂浓度。为此，n型掺杂剂种类由砷或锑向挥发性较低的磷(P)转移，其浓度成为约1×1020atoms/cc左右。
如此，若增加掺杂剂浓度以使外延膜生长，则如专利文献1～3所述，在外延膜中会产生层叠缺陷(stacking fault：堆垛层错，以下也称作SF)。特别是，在电阻率为1.1mΩcm以下的基板中容易产生SF。
在专利文献1、2中报道了：成为该SF原因的晶体缺陷推测是P和氧(O)的团簇缺陷，且报道了在热处理或外延生长中的抑制技术。
具体而言，若将掺杂有磷的硅晶片加热，则形成磷和氧的团簇(微小析出物)。之后，若为了去除存在于硅晶片表面的自然氧化膜而在氢气气氛下施行热处理(以下，称为“氢焙处理”)，则由于氢气的蚀刻作用、以及硅晶片的最表层与团簇的蚀刻速度的不同，团簇被选择性地蚀刻而成为微小蚀坑(micropit，微点蚀)。
据报道，若对形成有微小蚀坑的该硅晶片进行外延生长，则推测微小蚀坑会成为起源而在外延膜内成为SF而产生。
而且，在专利文献1中给出了外延硅晶片的制造方法，显示了可抑制外延膜的SF，该制造方法具有以下工序：背面氧化膜形成工序，在由通过CZ法制造的单晶铸锭切取的硅晶片的背面形成氧化膜；背面氧化膜去除工序，去除存在于上述硅晶片的外周部的上述氧化膜；氩退火工序，在氩气气氛下、于1200℃以上且1220℃以下的温度下，对上述背面氧化膜去除工序后的上述硅晶片进行热处理；氢焙工序，在氢气气氛下、于1050℃以上且1200℃以下的温度下，对上述氩退火工序后的上述硅晶片进行30秒以上且300秒以下的热处理；以及外延膜生长工序，使外延膜在上述氢焙工序后的上述硅晶片的表面生长。
另外，在专利文献2中，与专利文献1一样也给出了外延硅晶片的制造方法，显示了可抑制外延膜的SF。
现有技术文献
专利文献
专利文献1：日本专利第5845143号公报；
专利文献2：日本专利第6477210号公报。
发明内容
发明所要解决的课题
然而，通过本发明人的实验明确了：在专利文献1、2所示的对策中，难以充分地减少SF。
在实验中，针对掺杂有磷、电阻率为0.8mΩcm、且氧浓度为0.8×1018/cm3的通过直拉法培育的ϕ200mm的单晶硅晶片，在氩气气氛下、于1200℃下进行1小时的热处理。
然后，在氢气气氛下、于1180℃下进行60秒的氢焙处理后，使3μm厚的外延膜在晶片表面生长。
之后，对以KLA-Tencor公司制造的SP-1的DCN模式测定的90nm尺寸以上的LPD数进行评价时，观察到起因于SF的LPD密度为至少10个/cm2以上(每1片晶片为3140个以上)。
如此，即使通过氩气气氛下的热处理来充分降低表层的固溶氧浓度，也难以抑制SF。
为了解决上述课题，本发明人对外延膜中的SF的抑制进行了深入研究。
其结果，本发明人发现了：在Si晶体中的氧浓度为0.9×1018atoms/cm3以下的情况下，包含P的缺陷的种类是由Atomic%级的P和Si形成的Si-P聚集缺陷(Si-P缺陷)。
另外，判明了：P聚集缺陷(Si-P缺陷)在其内部具有内在的剩余Si面(SF) (参考文献4和5)，这成为外延膜之成膜前的基板表面上的晶体应变，在之后的外延膜的成膜中成为传播外延膜(外延层)的SF。
如下述参考文献4和5所示，该Si-P缺陷是指含有Si和数atomic%的P的板状缺陷。P不在原子位置而是存在于晶格间，另外还包含剩余Si (外部SF)。由缺陷周围的电阻率推测的P浓度为0.2atomic%左右，P聚集于局部，并且具有晶体应变。
参考文献4、5如下。
参考文献4：第29届国际半导体缺陷研讨会(29th International Conference onDefectsin Semiconductors), 红磷高掺杂的CZ-硅晶中的原生Si-P析出物的原子结构(Atomic structures of grown-in Si-P precipitates inred-phosphorus heavilydoped CZ-Sicrystals) (TuP-16)；
参考文献5：第78届 应用物理学会秋季学术演讲会 红磷高掺杂的CZ-Si晶体中的Si-P析出物的结构分析 (7p-PB6-6)。
本发明是基于上述见解而进行的发明，其目的在于提供硅晶片的制造方法，该制造方法可抑制P聚集缺陷(Si-P缺陷)，且可抑制外延膜中的SF。
用于解决课题的手段
为了达到上述目的而进行的本发明所涉及的硅晶片的制造方法是在基板的表面形成Si单晶外延膜的硅晶片的制造方法，上述基板是由通过直拉法培育的Si单晶铸锭制造的，且是掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下、固溶氧浓度调整为0.9×1018atoms/cm3以下的基板，该制造方法的特征在于，具备以下工序：在500℃以下的温度下，利用CVD(Chemical Vapor Deposition：化学气相沉积)法仅在基板的背面形成至少厚度为300nm的Si氧化膜的工序；热处理工序，在上述Si氧化膜的形成工序后，将上述基板在氧化性气氛下、于1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下；以及表面氧化膜去除工序，在上述热处理工序后，去除形成于上述基板的表面侧的热氧化膜，且包括：外延膜成膜工序，即在上述表面氧化膜去除工序后，将Si单晶外延膜予以成膜。
如此，由于本发明所涉及的硅晶片的制造方法是进行将基板在氧化性气氛下、于1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下的热处理，因此可消除P聚集缺陷(Si-P缺陷)，故可抑制外延膜中的SF。
将掺杂磷(P)、且电阻率调整为1.05mΩcm以下(P浓度为7×1019atoms/cm3以上)的Si单晶中的固溶氧浓度设为0.9×1018atoms/cm3以下，这是用于使P在晶体中聚集而形成的缺陷成为Si-P缺陷(不是P和O的团簇)的必要条件。
即，在不满足上述条件的情况下，会形成P和O的团簇，即使在氧化性气氛下、于1100℃以上且1250℃以下的范围的一定温度下保持30分钟以上且120分钟以下，也无法使其消除。
如此，由于将掺杂磷(P)、且电阻率调整为1.05mΩcm以下(P浓度为7×1019atoms/cm3以上)的Si单晶中的固溶氧浓度设为0.9×1018atoms/cm3以下，并使P在晶体中聚集而形成的缺陷成为Si-P缺陷，因此通过在氧化性气氛下、于1100℃以上且1250℃以下的范围的一定温度下保持30分钟以上且120分钟以下，可有效地消除Si-P缺陷。
这里，氧化性气氛是指O2气气氛。
另外，在上述热处理为低于1100℃或少于30分钟时，Si-P缺陷的消除不充分，若高于1250℃或长于120分钟，则担心向基板中引入滑移位错，因此不优选。
推测可消除该Si-P缺陷是基于以下的理由。
若在氧化性气氛下进行热处理，则基板表面被氧化，为了缓和在表面氧化膜(SiO2)和块体(Si)界面处产生的应力，在该界面处产生晶格间Si。
由此，Si基板内的晶格间Si成为过饱和状态(处于热平衡浓度以上的状态)。若晶格间Si变成过饱和状态，则通过晶格间Si机理扩散的P的扩散速度提高(例如，S. T.Dunham和N. Jeng, Appl. Phys. Lett., 59, 2016 (1991))。
通过利用该效果，由于P在表层通过向外扩散而容易降低浓度，因此Si-P缺陷的消除得以加速。
本发明所涉及的硅晶片的制造方法还具备以下工序：在热处理工序前，利用500℃以下的CVD法仅在晶片的背面侧形成至少厚度为300nm以上的氧化膜。
这是为了抑制在之后的Si外延生长时P从基板背面脱离所伴随的外延生长膜中的电阻异常(自动掺杂)。
然而，这样的CVD氧化膜即使在较低温度下也可较厚地形成，但通常SiO2的密度低，存在微孔，水分含量也多，膜质差。
对于具有这样的CVD氧化膜的Si基板，例如若在Ar气等非氧化性气氛下进行热处理，则Ar气侵入到微孔内，进行气体蚀刻，在CVD氧化膜与Si界面之间形成空隙，不仅损及膜的密合性，还因水分挥发而导致基板表面的雾度(模糊)恶化。
另一方面，若在氧化性气氛下进行热处理，则O2气侵入到微孔内，形成热氧化膜而填埋孔，具有使CVD氧化膜致密化的作用。而且，即使水分从CVD氧化膜挥发，也会在基板表面形成有热氧化膜，因此不必担心使基板表面的雾度恶化。
因此，在500℃以下的温度下，利用CVD法仅在基板的背面形成至少厚度为300nm的Si氧化膜，进行将该基板在氧化性气氛下、于1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下的热处理。
之后，去除形成于晶片(基板)表面侧的氧化膜后，将Si单晶外延膜予以成膜。
这里，希望在上述由Si单晶铸锭制造的基板中包含在培育Si单晶铸锭时P聚集而形成的Si-P缺陷，上述Si-P缺陷的最大边长小于100nm，并且其密度小于1×1012/cm3。
为了抑制由Si-P缺陷引起的SF，需要Si-P缺陷的最大边长小于100nm、并且其密度小于1×1012/cm3。
这是由于，存在于基板(Si晶片)中的Si-P缺陷要在外延膜生长后作为SF (检测为LPD：Light Point Defect (光点缺陷))而明显化，在Si-P缺陷的尺寸和密度中存在阈值。
即，在Si-P缺陷的最大边长为100nm以上、或者其密度为1×1012/cm3以上的情况下，作为SF而明显化，因此不优选。
另外，在上述氧化性气氛下的热处理工序后的基板中，希望从基板表面到深度300nm为止的区域的磷(P)的浓度为7×1019/cm3以下。
在上述氧化性气氛下的热处理工序后的基板中，通过将磷(P)的浓度控制在7×1019/cm3以下，可将从基板表面到深度300nm为止的Si-P缺陷的最大边长设为小于100nm、并且可将其密度设为小于1×1012/cm3。
因此，如果至少从基板表面到深度300nm为止的区域的磷(P)的浓度为7×1019/cm3以下，则即使在基板表面形成外延膜，也不会产生SF，因此优选。
另外，在上述氧化性气氛下的热处理工序中，希望形成于基板表面的热氧化膜的厚度为20nm以上且150nm以下。
该热氧化膜的厚度控制可通过调整O2气的分压来进行。
热处理后，为了形成外延膜，需要排除表面的热氧化膜，但仅去除表面氧化膜就需要多个工序，因此会消耗成本。
因此，通过将形成于基板表面的热氧化膜控制在20nm以上且150nm以下，例如使基板整体浸渍在稀HF溶液(HF为0.5%)中，虽然表面侧(正面侧)的热氧化膜完全剥离，但可使背面侧的CVD氧化膜残留300nm以上。
尚需说明的是，若上述热氧化膜小于20nm，则热氧化膜的面内均匀性差，在Si基板表面部分地发生活性氧化而被气体蚀刻，表面变得粗糙，因此不优选。
另外，若上述热氧化膜比150nm厚，则浸渍在稀HF溶液中时难以使背面的CVD氧化膜残留300nm以上，因此不优选。
另外，在上述正面氧化膜去除工序后、外延膜成膜工序前，希望将基板的表面去除50nm以上且150nm以下。
这是为了校正热处理后的晶片表面的粗糙度，而且是为了去除热处理时的附着颗粒的咬粘。另外，在外延膜成膜工序前，通过将基板的表面去除50nm以上且150nm以下，外延膜成膜工序的产率会提高。
发明效果
根据本发明，目的在于提供硅晶片的制造方法，该制造方法可抑制P聚集缺陷(Si-P缺陷)，且可抑制外延膜中的SF。
附图说明
[图1] 图1是显示本发明所涉及的硅晶片的制造方法的实施方式的流程图的图。
[图2] 图2是显示实验1的结果的图，是显示保持时间与LPD数(65nm)的关系的图。
[图3] 图3是显示实验2的结果的图，(a)是显示基板的背面状态的照片，图3(b)是图3(a)的部分放大的照片。
[图4] 图4是显示实验4的结果的图，是显示Si-P缺陷尺寸与Si-P缺陷密度的关系、以及外延后的SF产生阈值的图。
[图5] 图5是显示实验5的结果的图，是显示从表面向深度方向的磷的浓度的关系的图。
[图6] 图6是具备水冷体的提拉装置的概略构成图。
具体实施方式
根据图1、图2，对本发明所涉及的硅晶片的制造方法的实施方式进行说明。尚需说明的是，以下所示的实施方式显示一例，本发明并不受该实施方式的限制。
本发明所涉及的硅晶片的制造方法中使用的基板是由通过直拉法培育的Si单晶铸锭制造的基板，且是掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下(P浓度为7×1019atoms/cm3以上)、固溶氧浓度调整为0.9×1018atoms/cm3以下的基板。另外，该基板中包括Si-P缺陷(步骤S1)。
该基板例如可如下制作：在通过直拉法使Si单晶生长、制作Si单晶铸锭时，在提拉炉内设置水冷体以强制性地冷却晶体，并且将提拉速度设为0.5以上且1.0mm/分钟，再以2000以上且4000Gauss进行磁场施加，从而增大温度梯度，抑制组成性过冷却现象，同时抑制P聚集缺陷(Si-P缺陷)，由此制得该基板。
具体而言，例如可使用如图6所示的提拉装置1。在该提拉装置1中，在提拉炉2的上部与屏蔽板4之间设置有圆筒状的水冷体3，通过该水冷体3强制性地冷却提拉中的硅单晶5。
尚需说明的是，图中，符号6是石英玻璃坩埚，符号7是加热器，符号8是磁场施加部，符号9是提拉硅单晶5的线材。
另外，优选使切片角度相对于主表面取向为0.1˚以上且0.4˚以下的范围的方式将Si单晶铸锭进行切片，制作基板。上述基板的切片角度对外延膜之成膜时的SF的生长和消除造成影响。主表面取向是Si (100)，切片角度相对于上述主表面取向为0.1˚以上且0.4˚以下的范围。
即，通过使切片角度相对于上述主表面取向为0.1˚以上且0.4˚以下的范围，在SF的缺陷消除中形成Si台阶宽度，该宽度在外延膜的成膜中成为Si原子进行移动的路径。通过形成该Si台阶宽度，Si原子可以移动，可去除Si原子应变，可消除SF。
如上所述，所制作的基板的电阻率为1.05mΩcm以下、固溶氧浓度为0.9×1018atoms/cm3以下、包含P在晶体中聚集而形成的缺陷的实体为Si-P晶体缺陷的缺陷(步骤S1)。
电阻率为1.05mΩcm以下、固溶氧浓度为0.9×1018atoms/cm3以下的基板是社会上所要求的水准的基板。而且，根据上述的基板的制作方法，Si-P晶体缺陷虽被抑制但仍残留在晶体中。
尚需说明的是，上述电阻率、上述固溶氧浓度可通过调整掺杂剂浓度、提拉速度、磁场强度来获得。
如此操作而制作的基板的Si-P缺陷的实体希望最大边长小于100nm、并且其密度小于1×1012/cm3。
在Si-P缺陷的最大边长为100nm以上的情况下，在外延膜成膜工序后Si-P缺陷作为SF (LPD)而明显化。另外，在Si-P缺陷的密度为1×1012/cm3以上的情况下，在外延膜成膜工序后也作为SF而明显化。
因而，优选Si-P缺陷的最大边长小于100nm，而且希望Si-P缺陷的密度小于1×1012/cm3，优选进行如此调整后的晶体生长。
接下来，在基板的背面形成Si氧化膜(步骤S2)。
在功率MOSFET中，通常是在晶片背面形成Si氧化膜。该Si氧化膜例如通过低于500℃的低温CVD来形成。另外，该Si氧化膜仅在晶片的背面侧形成至少厚度为300nm以上。
该Si氧化膜用于抑制在之后的Si外延生长时P从基板背面脱离所伴随的外延生长膜中的电阻异常(自动掺杂)。
该CVD氧化膜通常SiO2的密度低，存在微孔，水分含量也多，膜质差。
然而，在之后的工序中，若在氧化性气氛下进行热处理，则O2气侵入到微孔内，形成热氧化膜而填埋孔，具有使CVD氧化膜致密化的作用。另外，即使水分从CVD氧化膜挥发，热氧化膜也会形成在晶片(基板)表面，因此不必担心使基板表面的雾度恶化，故优选。
接下来，对上述基板的正面施行镜面加工(步骤S3)。
该镜面抛光例如边使包含二氧化硅颗粒的浆料流动边将晶片表面按压于抛光布上，边使其旋转边进行抛光。另外，在步骤S3中进行镜面抛光的理由在于：在形成上述晶片背面Si氧化膜时，因使晶片的正面侧与保护带等接触而引入损伤。去除该损伤也包含在目的之中。尚需说明的是，通过该镜面抛光，Si-P缺陷不会减少。
然后，将基板在1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下(步骤S4)。
该热处理的炉内气氛为氧化性气氛，具体而言，是指O2气气氛。因此，通过该热处理，在基板表面形成厚度为20nm以上且150nm以下的热氧化膜。该热氧化膜的厚度控制可通过调整氧化性气氛的O2气的分压来进行。
另外，通过如此地在1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下，可有效地消除Si-P缺陷。其结果，外延膜的SF缺陷得以抑制。
尚需说明的是，在低于1100℃、且少于30分钟下，无法充分地消除Si-P缺陷，而在超过1250℃的温度、且超过120分钟的时间下，担心会在基板中引入滑移位错，因此不优选。
尚需说明的是，在上述热氧化膜的厚度小于20nm的情况下，热氧化膜的面内均匀性差，在Si基板表面部分地发生活性氧化而被气体蚀刻，因此不优选。
另一方面，在上述热氧化膜的厚度超过150nm的情况下，在后续工序的表面氧化膜的去除工序中，无法使背面侧的CVD氧化膜残留300nm以上，因此不优选。
接下来，在酸溶液或酸气氛下完全地去除其表面(正面侧)氧化膜(步骤S5)。
在上述的热处理中，通过将形成于基板表面的热氧化膜控制在20nm以上且150nm以下，例如使基板整体浸渍在稀HF溶液(HF为0.5%)中，表面侧的热氧化膜虽完全剥离，但可使背面侧的CVD氧化膜残留300nm以上。
由于即使是Si-P的缺陷消除都需要去除表面自然氧化膜，所以Si表面的清洁化当然也希望包括氧化膜去除工序。
尚需说明的是，除了使基板整体浸渍在稀HF溶液(HF为0.5%)中以外，也可在HCl(氯化氢)等酸气氛下去除其表面氧化膜。
另外，对外延膜成膜工序前的基板进行表面清洁化处理(步骤S6)。
在该表面清洁化处理工序中，利用H2 (氢)和HCl (氯化氢)的混合气体，通过50nm以上且150nm以下的蚀刻去除表面Si。
如此，通过进行基板的表面清洁化处理，可进一步降低外延膜成膜工序后的SF。此时，利用HCl (氯化氢)气体去除缺陷是有效的，优选使用H2 (氢)和HCl (氯化氢)的混合气体作为载气。
然而，步骤S4结束时的缺陷残留深度为大致100nm以下，若考虑到其产率等，则对表面Si进行50nm以上且150nm以下的蚀刻是适当的。
然后，将Si单晶外延膜以1.3μm以上且10.0μm以下的厚度成膜。以Si成膜温度为1100℃以上且1150℃以下、并且以其速度为3.5μm/分钟以上且6.0μm/分钟以下的成膜速度进行成膜(步骤S7)。
研究的结果判明了：存在适于降低SF的Si单晶外延膜的生长速度和温度的组合。
即，判明了：通过将Si成膜温度设为1100℃以上且1150℃以下、并且将其速度设为3.5μm/分钟以上且6.0μm/分钟以下，可抑制LPD。
具体而言，举出一例如下：对通过直拉法提拉的晶体取向(001)的ϕ200mm的单晶Si实施了切片、背面氧化膜成膜、镜面加工、氧化性气氛下的热处理、以及正面氧化膜去除、然后直至表面清洁化处理。
掺杂剂为红磷，提拉速度设为0.8mm/分钟，磁场强度设为3000Gauss。然后，得到了电阻率为0.80Ωcm、氧浓度为0.8×1018atoms/cc、切片角度为0.3˚的基板。
然后，在500℃的条件下利用CVD法形成背面氧化膜，通过使用了二氧化硅浆料和抛光布的机械抛光对基板的正面进行了镜面加工。之后，在O2气气氛下进行热处理，使基板浸渍在0.5%的稀HF溶液中，完全地去除了形成于正面侧的热氧化膜。然后，在H2+SiHCl3气氛下、于1150℃下以成膜速度4μm/分钟成膜了4μm的外延膜。
关于Si成膜，通过Si原子在表面的原子台阶上移动来进行Si成膜。在该过程中，通过该Si原子移动校正由Si-P缺陷引起的Si原子的排列错乱，从而可抑制SF。
因此，为了兼顾Si成膜和该校正，需要以下的条件：将Si成膜温度设为1100℃以上且1150℃以下，并且将其速度设为3.5μm/分钟以上且6.0μm/分钟以下。
实施例
以下，根据实施例和比较例，进一步具体地说明本发明，但本发明并不受这些实施例等的限制。
(实验1)
使用了掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下、固溶氧浓度调整为0.9×1018atoms/cm3以下的ϕ200mm的Si基板。
然后，在500℃的条件下利用CVD法形成300nm的背面氧化膜，通过使用了二氧化硅浆料和抛光布的机械抛光对基板的正面进行了镜面加工。
接下来，在O2气气氛下，将热处理温度设为1050℃、1100℃、1200℃、1250℃、1270℃，进行在该温度下保持15分钟、30分钟、120分钟、180分钟的热处理，使基板浸渍在0.5%的稀HF溶液中，完全地去除了形成于正面侧的热氧化膜。然后，在H2+SiHCl3气氛下，于1150℃下以成膜速度4μm/分钟成膜了4μm的外延膜。
外延成膜后，使用KLA-Tencor公司制造的SP1检查了存在于表面的尺寸65nm以上的LPD数。其结果见图2。
如图2所示，在温度1100℃～1270℃、保持时间30分钟～120分钟下，作为判断基准的LPD数成为200个以下。
需要说明的是，如图2所示，例如温度1270℃的线图与温度1250℃的线图重合，在温度1250℃以上几乎平稳而没有改变。
(实验2)
在将实验1中的氧化性气氛变更为Ar气氛的情况下，对热氧化膜进行了验证。
热处理条件设为在Ar气气氛下、于1200℃下保持120分钟。如图3(a)、(b)所示，在Ar气的情况下，Ar气侵入到背面CVD膜的微孔内，气体蚀刻了Si基板。
其结果，形成空隙，这在外延成膜时成为附着在正面侧的颗粒的原因或磷的自动掺杂的原因，因此不优选。
尚需说明的是，图3(a)是显示基板的背面状态的照片，图3(b)是图3(a)的部分放大图。
(实验3)
对在外延成膜时为了防止自动掺杂所需要的背面氧化膜的厚度进行了验证。
具体而言，使用了掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下、固溶氧浓度调整为0.9×1018atoms/cm3以下的ϕ200mm的基板。
接下来，在500℃的条件下，利用CVD法形成了膜厚为200nm、250nm、300nm、350nm、400nm的背面氧化膜。
之后，通过使用了二氧化硅浆料和抛光布的机械抛光对基板的正面进行了镜面加工。之后，在O2气气氛下进行热处理，将热处理温度设为1200℃，进行在该温度下保持120分钟的热处理，之后，使基板浸渍在0.5%的稀HF溶液中，完全地去除了形成于正面侧的热氧化膜。然后，在H2+SiHCl3气氛下，于1150℃下以成膜速度4μm/分钟成膜了4μm的外延膜。
然后，利用扩展电阻测定法(Spreading Resistance Analysis)验证了磷向外延层的自动掺杂。其结果见表1。
如该表1所示，可知：背面氧化膜的厚度为300nm以上，可防止磷向外延层的自动掺杂。
[表1]
背面残留氧化膜的厚度(nm) 磷向外延层的自动掺杂
200 有
250 有
300 无
350 无
400 无
(实验4)
接下来，使晶体中的磷的掺杂量在7×1019atoms/cm3～1.3×1020atoms/cm3的范围内改变，调整培育条件，制作了使Si-P缺陷的尺寸和密度的水准发生改变的晶体(固溶氧浓度为0.9×1018atoms/cm3以下)。
然后，通过截面TEM观察测定了Si-P缺陷的尺寸和密度。其结果见图4。使用KLA-Tencor公司制造的SP1检查存在于表面的尺寸65nm以上的LPD数，将LPD数为200个以下的情形设为OK，将多于200个的情形设为NG。
其结果，如图4所示，可知在Si-P缺陷尺寸小于100nm、并且密度小于1×1012/cm3的情况下为OK。
需要说明的是，成为OK的晶体具有以下的共同点：全部是磷浓度为7×1019atoms/cm3以下的晶体。即，如果磷浓度为7×1019atoms/cm3以下，则Si-P缺陷尺寸小于100nm、并且密度小于1×1012/cm3，可抑制SF的产生。
(实验5)
使用晶体中的磷的掺杂量为1.3×1020atoms/cm3 (基板电阻为0.6mΩ·cm)、固溶氧浓度为0.9×1018atoms/cm3以下的ϕ200mm的基板，在500℃的条件下，利用CVD法形成了膜厚为300nm的背面氧化膜。
之后，通过使用了二氧化硅浆料和抛光布的机械抛光对基板的正面进行了镜面加工。之后，在Ar或O2气气氛下进行热处理，热处理温度设为1200℃，进行在该温度下保持120分钟的热处理，之后，使基板浸渍在0.5%的稀HF溶液中，完全地去除了形成于正面侧的热氧化膜。
然后，在H2+SiHCl3气氛下、于1150℃下以成膜速度4μm/分钟成膜了4μm的外延膜。
然后，在外延成膜后，使用KLA-Tencor公司制造的SP1检查了存在于表面的尺寸65nm以上的LPD数，其结果，在Ar的情况下，LPD数超过200个，而在O2的情况下少于200个。
如此，作为在Ar和O2中外延成膜后的LPD数存在差异的理由，如以下说明的那样，依赖于从晶片表面向深度方向的磷的浓度曲线(concentration profile)。
图5是模拟了基于热处理工序的磷的浓度曲线的结果。模拟中，作为临界条件，将基板的磷浓度设为1.3×1020atoms/cm3、最表面的磷浓度设为1.0×1017atoms/cm3。判明了：在Ar的情况下，从表面起深度300nm处的磷的浓度超过7×1019atoms/cm3，但在O2的情况下，通过由晶格间Si的注入引起的磷的增殖扩散，从表面起深度300nm处的磷的浓度为7×1019atoms/cm3以下。
需要说明的是，在磷浓度为7×1019atoms/cm3以下的情况下，由于Si-P缺陷尺寸小于100nm、Si-P缺陷密度小于1×1012/cm3，因此外延后的LPD数为200个以下，可有效地抑制SF的产生。

Claims (4)

1.硅晶片的制造方法，其是在基板的表面形成Si单晶外延膜的硅晶片的制造方法，上述基板是由通过直拉法培育的Si单晶铸锭制造的，且是掺杂剂为磷(P)、电阻率调整为1.05mΩcm以下、固溶氧浓度调整为0.9×1018atoms/cm3以下的基板，该制造方法的特征在于，具备以下工序：
在500℃以下的温度下，利用CVD法仅在基板的背面形成至少厚度为300nm的Si氧化膜的工序；
热处理工序，在上述Si氧化膜的形成工序后，将上述基板在氧化性气氛下、于1100℃以上且1250℃以下的一定温度下保持30分钟以上且120分钟以下；以及
表面氧化膜去除工序，在上述热处理工序后，去除形成于上述基板的表面侧的热氧化膜，
且包括：外延膜成膜工序，即在上述表面氧化膜去除工序后，将Si单晶外延膜予以成膜。
2.权利要求1所述的硅晶片的制造方法，其特征在于：在上述由Si单晶铸锭制造的基板中包含在培育Si单晶铸锭时P聚集而形成的Si-P晶体缺陷，上述Si-P晶体缺陷的最大边长小于100nm、并且其密度小于1×1012/cm3。
3.权利要求1所述的硅晶片的制造方法，其特征在于：在上述氧化性气氛下的热处理工序后的基板中，从基板表面到深度300nm为止的区域的磷(P)的浓度为7×1019/cm3以下。
4.权利要求1所述的硅晶片的制造方法，其特征在于：在上述氧化性气氛下的热处理工序中，形成于基板表面的热氧化膜的厚度为20nm以上且150nm以下。
CN202180015717.1A 2020-02-19 2021-02-16 半导体硅晶片的制造方法 Active CN115135818B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-026334 2020-02-19
JP2020026334A JP7491705B2 (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法
PCT/JP2021/005676 WO2021166897A1 (ja) 2020-02-19 2021-02-16 半導体シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN115135818A true CN115135818A (zh) 2022-09-30
CN115135818B CN115135818B (zh) 2023-04-18

Family

ID=77391262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180015717.1A Active CN115135818B (zh) 2020-02-19 2021-02-16 半导体硅晶片的制造方法

Country Status (6)

Country Link
US (1) US20230073641A1 (zh)
JP (1) JP7491705B2 (zh)
CN (1) CN115135818B (zh)
DE (1) DE112021001213T5 (zh)
TW (1) TWI758098B (zh)
WO (1) WO2021166897A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286268A (ja) * 1999-03-31 2000-10-13 Sumitomo Metal Ind Ltd 半導体シリコンウェーハの製造方法
JP2001176867A (ja) * 1999-12-17 2001-06-29 Natl Inst Of Advanced Industrial Science & Technology Meti シリコン酸化膜の形成方法
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP2019186449A (ja) * 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100288192A1 (en) * 2007-12-21 2010-11-18 Sumco Corporation Method for manufacturing epitaxial silicon wafer
JP2010056316A (ja) 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6358472B2 (ja) 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6432879B2 (ja) 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2018186248A1 (ja) * 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286268A (ja) * 1999-03-31 2000-10-13 Sumitomo Metal Ind Ltd 半導体シリコンウェーハの製造方法
JP2001176867A (ja) * 1999-12-17 2001-06-29 Natl Inst Of Advanced Industrial Science & Technology Meti シリコン酸化膜の形成方法
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP2019186449A (ja) * 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TWI758098B (zh) 2022-03-11
US20230073641A1 (en) 2023-03-09
JP2021130579A (ja) 2021-09-09
DE112021001213T5 (de) 2023-03-02
CN115135818B (zh) 2023-04-18
TW202146717A (zh) 2021-12-16
JP7491705B2 (ja) 2024-05-28
WO2021166897A1 (ja) 2021-08-26

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
JP3381816B2 (ja) 半導体基板の製造方法
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
TWI741950B (zh) 矽晶圓的製造方法
TWI753774B (zh) 矽晶圓的製造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
US20230243062A1 (en) Silicon wafer and method for producing silicon wafer
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072515A (zh) 硅晶片和外延硅晶片
JP2005064256A (ja) エピタキシャルウエーハの製造方法
JP2007306028A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant