DE112021001213T5 - Herstellungsverfahren für Halbleiter-Siliziumwafer - Google Patents

Herstellungsverfahren für Halbleiter-Siliziumwafer Download PDF

Info

Publication number
DE112021001213T5
DE112021001213T5 DE112021001213.4T DE112021001213T DE112021001213T5 DE 112021001213 T5 DE112021001213 T5 DE 112021001213T5 DE 112021001213 T DE112021001213 T DE 112021001213T DE 112021001213 T5 DE112021001213 T5 DE 112021001213T5
Authority
DE
Germany
Prior art keywords
substrate
silicon
defects
silicon wafer
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021001213.4T
Other languages
English (en)
Inventor
Takeshi Senda
Haruo Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Publication of DE112021001213T5 publication Critical patent/DE112021001213T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiter-Siliziumwafers bereitgestellt, das in der Lage ist, P-Aggregationsdefekte (Si-P-Defekte) und SF in einer Epitaxieschicht zu verhindern. Das Verfahren weist auf: einen Schritt des Bildens einer Siliziumoxidschicht mit einer Dicke von mindestens 300 nm oder dicker nur auf der Rückseite des Siliziumwafer-Substrats durch das CVD-Verfahren bei einer Temperatur von höchstens 500°C nach dem Schritt des Bildens der Siliziumoxidschicht, einen Wärmebehandlungsschritt, wobei das Substrat in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von 1100°C oder höher und 1250°C oder niedriger für 30 Minuten oder länger und 120 Minuten oder kürzer nach der Wärmebehandlung gehalten wird, einen Schritt des Entfernens der Oberflächenoxidschicht, die auf der vorderen Oberfläche des Substrats gebildet wird, und einen Schritt des Abscheidens einer monokristallinen Silizium-Epitaxieschicht auf dem Substrat nach dem Schritt des Entfernens der Oberflächenoxidschicht.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiter-Siliziumwafern, insbesondere ein Verfahren zum Herstellen eines Halbleiter-Siliziumwafers, der aus einem Siliziumwafer-Substrat und einer monokristallinen Silizium-Epitaxieschicht zusammengesetzt ist, die darauf ausgebildet ist, wobei das Siliziumwafer-Substrat mit Phosphor P dotiert ist und eine Konzentration von Festlösungssauerstoff aufweist, die auf höchstens 0,9×1018 Atome/cm3 eingestellt ist, und einen spezifischen Widerstand aufweist, der auf höchstens 1,05 mΩ·cm eingestellt ist.
  • Technischer Hintergrund
  • Der spezifische Substratwiderstand des fortschrittlichsten epitaktischen Wafers für Leistungs-MOS-Vorrichtungen beträgt höchstens 1,00 mΩ·cm. Um den spezifischen Substratwiderstand weiter zu senken, ist eine Erhöhung der Dotierstoffkonzentration erforderlich. Die n-leitende Dotierstoffart wird daher von Arsen (As) oder Antimon (Sb) auf Phosphor (P) umgestellt, der eine relativ geringe Flüchtigkeit aufweist und dessen Konzentration etwa 1×1020 Atome/cm3 beträgt.
  • Wie in der Patentliteratur PTL 1 bis PTL 3 beschrieben, führt das Aufwachsen einer Epitaxieschicht mit erhöhter Dotierstoffkonzentration zur Entstehung von Stapelfehlern (im Folgenden auch als SF bezeichnet) in einer Epitaxieschicht. SF können insbesondere bei Substraten mit einem spezifischen Widerstand von höchstens 1,1 mΩ·cm auftreten.
  • In PTL 1 bis PTL 3 wird berichtet, dass als Grund vermutet wird, dass es sich bei den Kristalldefekten, die von den SF ausgehen, um Defekte aufgrund von Phosphor- (P) und Sauerstoffclustem (O) handelt. Ferner wird in den PTLs auch über die Technologien zur Verhinderung von Kristalldefekten bei der Wärmebehandlung und beim epitaktisch Wachstum berichtet.
  • Insbesondere werden Cluster aus Phosphor und Sauerstoff (Mikropräzipitate) gebildet, wenn der mit Phosphor dotierte Siliziumwafer erhitzt wird. Danach werden die Cluster durch Durchführen einer Wärmebehandlung in einer Wasserstoffgasatmosphäre (im Folgenden als Wasserstoff-Brennbearbeitung bezeichnet), die darauf abzielt, die natürliche Oxidschicht auf der Oberfläche des Siliziumwafers zu entfernen, selektiv geätzt, um zu feinen Gruben was auf den Unterschied in der Ätzgeschwindigkeit zwischen der äußersten Oberflächenschicht des Siliziumwafers und den Clustern zurückzuführen ist.
  • Die PTL 1 und 2 berichten, dass vermutet wird, wenn eine Epitaxieschicht auf einem Siliziumwafer gezüchtet wird, auf dem sich die winzigen Gruben ausgebildet sind, SF, das von winzigen Gruben herrührt, in der Epitaxieschicht entsteht.
  • Patentliteratur PTL 1 offenbart ein Verfahren zum Herstellen eines epitaktischen Siliziumwafers, aufweisend: einen Schritt des Bildens einer Oxidschicht auf der Rückseite eines Siliziumwafers, der aus einem durch das CZ-Verfahren hergestellten monokristallinen Ingot herausgeschnitten wurde, einen Schritt zum Entfernen der Oxidschicht, die auf dem Außenumfang des Siliziumwafers vorhanden ist, einen Schritt des Argon-Glühens, bei dem der Siliziumwafer bei einer Temperatur von mindestens 1200°C und höchstens 1220°C in einer Argon-Atmosphäre wärmebehandelt wird, einen Schritt des Wasserstoff-Brennprozesses, bei dem der Wafer nach dem Argon-Glühschritt für mindestens 30 Sekunden und höchstens 300 Sekunden bei einer Temperatur von mindestens 1050°C und höchstens 1200°C in einer Wasserstoffatmosphäre wärmebehandelt wird, und einen Schritt des Aufwachsens einer Epitaxieschicht auf der Oberfläche des Siliziumwafers nach dem Wasserstoff-Brennprozess. Im Dokument PTL 1 wird auch vorgetragen, dass SF in der Epitaxieschicht durch das obige Verfahren verhindert werden kann.
  • PTL 2 trägt außerdem, ähnlich zu PTL 1 ein Verfahren zum Herstellen eines epitaktischen Siliziumwafers vor, das das Auftreten von SF in der Epitaxieschicht verhindert.
  • Literaturliste
  • Patentliteratur
    • PTL 1: Japanisches Patent Nr. 5845143
    • PTL 2: Japanisches Patent Nr. 6477210
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Durch die Experimente der vorliegenden Erfinder wird klargestellt, dass die in PTL1 und 2 beschriebenen Gegenmaßnahmen nicht ausreichen, um SF zu reduzieren.
  • In ihren Experimenten werden mit Phosphor dotierte monokristalline Siliziumwafer mit einem Durchmesser von 200 mm, einem spezifischen Widerstand von 0,8 mΩ·cm und einer Sauerstoffkonzentration von 0,8×1018/cm3 nach dem Czochralski-Verfahren gezüchtet und eine Stunde lang in einer Argon-Atmosphäre bei 1200°C wärmebehandelt.
  • Anschließend wurde nach dem Wasserstoffbrennen bei 1180°C für 60 Sekunden in einer Wasserstoffatmosphäre eine Epitaxieschicht mit einer Dicke von 3 µm auf der Waferoberfläche aufgewachsen.
  • Dann wurde die Anzahl der LPDs von mindestens 90 nm Größe mit dem von der KLA-Tencor Corporation hergestellten SP-1 bewertet, der im DCN-Modus betrieben wurde, und es wurde beobachtet, dass die Dichte der von SF herrührenden LPDs mindestens 10 oder mehr /cm2 beträgt; das heißt nicht weniger als 3140 pro Wafer.
  • Wie oben gezeigt wurde, ist es schwierig, die Bildung zu verhindern, auch wenn die Konzentration des Sauerstoffs der festen Lösung in der Oberflächenschicht durch die Wärmebehandlung unter Argon-Gasatmosphäre ausreichend reduziert wird.
  • Um das obige Problem zu lösen, haben die Erfinder die Verhinderung von SF in einer Epitaxieschicht intensiv untersucht. Die Erfinder fanden heraus, dass wenn die Sauerstoffkonzentration im Siliziumkristall höchstens 0,9×1018 Atomen/cm3 beträgt. die Art der Defekte, die Phosphor enthalten, Si-P-Aggregationsdefekte (Si-P-Defekte) sind, die aus Phosphor in einer Größenordnung von Atom-% und Silizium gebildet werden.
  • Ferner wird festgestellt, dass P-Aggregationsdefekte (Si-P-Defekte) interne überschüssige Si-Ebenen (SF) darin aufweisen (siehe Nicht-Patent-Referenzdokumente 4 und 5), und dies führt zu Kristallspannungen auf der Substratoberfläche vor der Abscheidung der Epitaxieschicht, und die Spannungen verursachen SF, die sich in der Epitaxieschicht (Epi-Schicht) während der anschließenden Abscheidung der Epitaxieschicht ausbreiten.
  • Die Si-P-Defekte, wie sie in den Referenzen 4 und 5 gezeigt werden, sind plättchenförmige Defekte, die Silizium und einige Atomprozent Phosphor enthalten. Die Phosphoratome befinden sich nicht an der Atomstelle, sondern interstitiell, und überschüssige Siliziumatome (externe SF) sind ebenfalls enthalten.
  • Die Phosphorkonzentration, die aus dem spezifischen Widerstand um die Defekte geschätzt wird, beträgt etwa 0,2 Atom-%, der Phosphor aggregiert lokal, und die Epitaxieschicht enthält Kristallspannungen.
  • Die Nicht-Patentreferenzen von Referenz 4 und Referenz 5 lauten wie folgt:
    • Referenz 4: „Atomic structures of grown-in Si-P defects in red-phosphorus heavily doped CZ Si crystals“ (TuP-16), 29th International Conference on Defects in Semiconductors.
    • Referenz 5: „Atomic structures of grown-in Si-P defects in red-phosphorus heavily doped CZ-Si crystals“ [7p-PB6-6], The 78th JSAP Autumn Meeting.
  • Die vorliegende Erfindung basiert auf den oben genannten Erkenntnissen und bezweckt die Bereitstellung eines Verfahrens zum Herstellen von Siliziumwafern, das zum Verhindern von P-Aggregatdefekten (Si-P-Defekten) und zum Verhindern von SF in einer Epitaxieschicht in der Lage ist.
  • Lösung des Problems
  • Die Erfindung, die zur Lösung des obigen Problems gemacht wurde, ist ein Verfahren zum Herstellen eines Halbleiter-Siliziumwafers, der aus einem Siliziumwafer-Substrat und einer darauf abzuscheidenden Epitaxieschicht zusammengesetzt ist, das einen Schritt des Bildens einer Siliziumoxidschicht mit einer Dicke von mindestens 300 nm oder dicker nur auf der Rückseite des Siliziumwafer-Substrats durch das CVD-Verfahren bei einer Temperatur von höchstens 500°C, wobei das Siliziumwafer-Substrat aus einem monokristallinen Silizium-Ingot, der durch das Czochralski-Verfahren gezüchtet wird, hergestellt wird, mit Phosphor dotiert ist, einen spezifischen Widerstand aufweist, der auf höchstens 1,05 mΩ·cm eingestellt ist, eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atome/cm3 aufweist, und auf dessen vorderer Oberfläche eine monokristalline Silizium-Epitaxieschicht gebildet werden soll; einen Wärmebehandlungsschritt nach dem Schritt des Bildens einer Siliziumoxidschicht, bei dem das Substrat in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1100°C und höchstens 1250°C für mindestens 30 Minuten und höchstens 120 Minuten gehalten wird; einen Schritt des Entfernens der Oberflächenoxidschicht nach dem Wärmebehandlungsschritt, bei dem eine thermische Oxidschicht auf der vorderen Oberfläche des Substrats gebildet wird; und einen Schritt der Abscheidung einer monokristallinen epitaktischen Siliziumschicht auf dem Substrat nach dem Schritt des Entfernens der Oberflächenoxidschicht.
  • Das Verfahren zum Herstellen eines Halbleiter-Siliziumwafers gemäß der vorliegenden Erfindung kann SF in einer Epitaxieschicht verhindern, weil das Siliziumwafer-Substrat wärmebehandelt wird, um es in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1100°C und höchstens 1250°C für mindestens 30 Minuten und höchstens 120 Minuten zu halten, und dies kann P-aggregierte Defekte (Si-P-Defekte) auslöschen.
  • Monokristallines Silizium ist mit Phosphor dotiert und weist einen spezifischen Widerstand von höchstens 1,05 mΩ·cm auf, was einer Phosphorkonzentration von mindestens 7×1019 Atomen/cm3 entspricht. Die Konzentration von Festlösungssauerstoff auf höchstens 0,9×1018 Atome/cm3 in einem solchen Kristall einzustellen, ist eine notwendige Bedingung, um die P-aggregierten Defekte zu Si-P-Defekten und nicht zu Clustern aus Phosphor (P) und Sauerstoff (O) zu machen.
  • Das heißt, wenn die obige Bedingung nicht erfüllt ist, werden Cluster aus Phosphor und Sauerstoff gebildet, die nicht beseitigt werden können, auch wenn sie mindestens 30 Minuten und höchstens 120 Minuten in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1100°C und höchstens 1250°C gehalten werden.
  • Indem die Konzentration von Festlösungssauerstoff eines monokristallines Silizium, der mit Phosphor dotiert ist und dessen spezifischer Widerstand auf höchstens 1,05 mΩ·cm eingestellt ist (eine Phosphor-P-Konzentration von mindestens 7×1019 Atomen/cm3), auf höchstens 0,9×1018 Atome/cm3 eingestellt wird und bewirkt wird, dass durch Aggregation von Phosphor im Kristall gebildete Defekte zu Si-P-Defekten werden, werden Si-P-Defekte effektiv ausgelöscht, indem der Kristall mindestens 30 Minuten und höchstens 120 Minuten in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1100°C und höchstens 1250°C gehalten wird.
  • Die oxidierende Atmosphäre ist eine Sauerstoff- O2-atmosphäre.
  • Es wird nicht bevorzugt, da Si-P-Defekte nicht ausreichend ausgelöscht werden, wenn die Wärmebehandlung bei einer Temperatur von weniger als 1100°C oder bei einer Temperatur zwischen 1100°C und 1250°C für weniger als 30 Minuten erfolgt, und es kann ein Risiko bestehen, dass Gleitversetzungen in das Siliziumwafer-Substrat eingebracht werden, wenn die Wärmebehandlung bei einer Temperatur von mehr als 1250°C oder bei einer Temperatur zwischen 1100°C und 1250°C für mehr als 120 Minuten erfolgt.
  • Der Grund für die Auslöschung der Si-P-Defekte wird wie folgt vermutet: Wenn der Kristall in einer oxidierenden Atmosphäre wärmebehandelt und die Oberfläche des Siliziumwafer-Substrats oxidiert wird, erscheinen interstitielle Siliziumatome an der Grenzfläche zwischen der Oberflächenoxidschicht SiO2 und dem kristallinen Silizium oder dem Volumensilizium, um die an der Grenzfläche erzeugte Spannung abzubauen.
  • Dies führt zu einer Übersättigung der interstitiellen Siliziumatome im Siliziumsubstrat, d. h. zu einem Zustand, in dem die Dichte der Siliziumatome über der thermischen Gleichgewichtsdichte liegt. Wenn sich die interstitiellen Siliziumatome in einem übersättigten Zustand befinden, erhöht sich die Diffusionsgeschwindigkeit von Phosphor, der aufgrund des interstitiellen Mechanismus diffundiert. (Siehe S. T. Dunham und N. Jeng: Appl. Phys. Lett., 59, 2016 (1991).) Durch die Ausnutzung dieses Effekts wird die Auslöschung von Si-P-Defekten beschleunigt, da die Konzentration von Phosphor dazu neigt, aufgrund der Ausdiffusion an der Oberfläche abzunehmen.
  • Ferner weist das Verfahren zum Herstellen eines Halbleiter-Siliziumwafers gemäß der vorliegenden Erfindung ferner den Schritt des Bildens einer Oxidschicht mit einer Dicke von mindestens 300 nm durch das Verfahren der chemischen Gasphasenabscheidung (CVD) bei einer Temperatur von höchstens 500°C nur auf der Rückseite des Siliziumwafer-Substrats vor dem Wärmebehandlungsschritt auf.
  • Damit soll verhindert werden, dass in der abgeschiedenen Epitaxieschicht Widerstandsanomalien (Selbstdotierung) auftreten, die durch die Desorption von Phosphor von der Rückseite des Substrats während der anschließenden Abscheidung der Silizium-Epitaxieschicht verursacht werden.
  • Eine auf diese Weise abgeschiedene CVD-Oxidschicht besteht jedoch im Allgemeinen aus Siliziumdioxid mit geringer Dichte, weist Mikroporen auf, enthält Feuchtigkeit und hat eine unbefriedigende Schichtqualität, obwohl sie bei einer relativ niedrigen Temperatur dick abgeschieden wurde.
  • Wenn ein Siliziumwafer-Substrat mit einer solchen CVD-Oxidschicht in einer nicht oxidierenden Atmosphäre wie Argongas wärmebehandelt wird, dringt Argongas in die Mikroporen ein, die Oxidschicht wird geätzt und es bilden sich Lücken zwischen der Oxidschicht und der Siliziumoberfläche. Dies führt nicht nur zu einer Verschlechterung der Haftfähigkeit der Schicht, sondern auch zu einer Trübung der Substratoberfläche aufgrund der Sublimation von Feuchtigkeit.
  • Wird das Siliziumwafer-Substrat dagegen in einer oxidierenden Atmosphäre wärmebehandelt, dringt Sauerstoffgas in die Mikroporen ein und füllt sie durch die Bildung thermischer Oxidschichten und verdichtet die CVD-Oxidschicht. Außerdem besteht kein Risiko einer Verschlechterung der Trübung auf der Substratoberfläche aufgrund der Bildung einer Oxidschicht auf der Substratoberfläche, auch wenn Feuchtigkeit aus der CVD-Oxidschicht sublimiert.
  • Aus diesem Grund wird eine Siliziumoxidschicht mit einer Dicke von mindestens 300 nm durch das chemische Gasphasenabscheidungsverfahren (CVD) bei einer Temperatur von höchstens 500°C nur auf der Rückseite des Siliziumwafer-Substrats gebildet, und das Substrat wird in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1 100°C und höchstens 1250°C für mindestens 30 Minuten und höchstens 120 Minuten wärmebehandelt.
  • Nachdem die auf der Vorderseite des Siliziumwafer-Substrats gebildete Oxidschicht entfernt wurde, wird eine monokristalline Silizium-Epitaxieschicht abgeschieden.
  • Es ist wünschenswert, dass das aus dem monokristallinen Silizium-Ingot herausgeschnittene Silizium-Wafersubstrat Si-P-Defekte aufweist, die durch die Aggregation von Phosphor während des Wachstums des monokristallinen Silizium-Ingots entstanden sind, und dass die Si-P-Defekte eine maximale Seitenlänge von weniger als 100 nm und eine Dichte von weniger als 1×1012 /cm3 aufweisen.
  • Es ist notwendig, dass die Si-P-Defekte eine maximale Seitenlänge von weniger als 100 nm aufweisen und ihre Dichte weniger als 1×1012 /cm3 beträgt, um die von den Si-P-Defekten ausgehende SF zu hemmen.
  • Es gibt einen Schwellenwert für die Größe und Dichte von Si-P-Defekten, damit Si-P-Defekte im Siliziumwafer-Substrat nach dem Aufwachsen der Epitaxieschicht als SF erkannt werden (erkannt als LPD: Light Point Defect).
  • Es wird nicht bevorzugt, weil Si-P-Defekte im Siliziumwafer-Substrat als SF offenbaren, wenn Si-P-Defekte eine maximale Seitenlänge von mindestens 100 nm aufweisen oder ihre Dichte mindestens 1×1012 /cm3 beträgt.
  • Die Phosphordichte im Bereich von der Substratoberfläche bis zu einer Tiefe von 300 nm beträgt im Siliziumwafer-Substrat nach einer Wärmebehandlung in einer oxidierenden Atmosphäre vorzugsweise 7×1019 /cm3.
  • Durch Steuern der Phosphorkonzentration auf 7×1019 /cm3 im Siliziumwafer-Substrat nach der Wärmebehandlung in der oxidierenden Atmosphäre kann die maximale Seitenlänge der Si-P-Defekte im Bereich von der Substratoberfläche bis zu einer Tiefe von 300 nm auf weniger als 100 nm und ihre Dichte auf weniger als 1×1012 /cm3 eingestellt werden.
  • Daher wird es bevorzugt, dass SF nicht erzeugt wird, obwohl eine Epitaxieschicht auf der Substratoberfläche abgeschieden wird, wenn die Phosphordichte in dem Bereich von der Substratoberfläche bis zu einer Tiefe von 300 nm mindestens 7×1019 /cm3 oder weniger beträgt.
  • Die Dicke der thermischen Oxidschicht, die sich bei der Wärmebehandlung in der oxidierenden Atmosphäre auf der Oberfläche des Substrats bildet, beträgt vorzugsweise mindestens 20 nm und höchstens 150 nm.
  • Die Dicke der thermischen Oxidschicht kann durch Einstellung des Sauerstoffpartialdrucks gesteuert werden.
  • Obwohl nach der Wärmebehandlung ist die Entfernung der thermischen Oxidschicht auf der Oberfläche des Bildens der Epitaxieschicht erforderlich ist, benötigt die Entfernung nur der Oberflächenoxidschicht erfordert mehrere Verarbeitungsschritte und ist kostspielig.
  • Aus diesem Grund kann durch Steuern der Dicke der auf der Substratoberfläche gebildeten thermischen Oxidschicht auf mindestens 20 nm und höchstens 150 nm, wenn das gesamte Substrat in eine verdünnte Fluorwasserstofflösung mit beispielsweise 0,5% Fluorwasserstoff getaucht wird, eine Dicke von mindestens 300 nm der CVD-Oxidschicht auf der Rückseite des Substrats belassen werden, auch wenn das thermische Oxid auf der Vorderseitenoberfläche vollständig abgelöst wird.
  • Wenn die Dicke der thermischen Oxidschicht weniger als 20 nm beträgt, ist die Gleichmäßigkeit der thermischen Oxidschicht in der Ebene schlecht und es kommt in einigen Bereichen zu einer aktiven Oxidation auf der Oberfläche des Si-Substrats, was zu einer Gasätzung führt, die die Oberfläche aufraut, was unerwünscht ist.
  • Ferner ist die thermische Oxidschicht mit einer Dicke von mehr als 150 nm nicht wünschenswert, weil es schwierig ist, die CVD-Oxidschicht mit einer Dicke von mindestens 300 nm auf der Rückseite des Substrats zu belassen, wenn sie in eine verdünnte Fluorwasserstofflösung getaucht wird.
  • Nach dem Schritt des Entfernens der Oberflächenoxidschicht des Substrats wird die Oberfläche der Vorderseite des Substrats vor dem Schritt der Abscheidung einer Epitaxieschicht vorzugsweise um mindestens 50 nm bis höchstens 150 nm entfernt. Mit diesem Schritt soll die Oberflächenrauheit des Wafers nach der Wärmebehandlung korrigiert und die während der Wärmebehandlung verbrannten anhaftenden Teilchen entfernt werden. Die Ausbeute des epitaktischen Wachstumsschritts verbessert sich durch das Entfernen der Oberfläche der Vorderseite des Substrats in einem Bereich von mindestens 50 nm bis höchstens 150 nm vor dem Abscheidungsschritt einer Epitaxieschicht.
  • Vorteilhafte Auswirkungen der Erfindung
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen von Halbleiter-Siliziumwafern bereitzustellen, das in der Lage ist, die Entstehung von P-Aggregationsdefekten (Si-P-Defekten) zu verhindern und SF in Epitaxieschichten zu verhindern.
  • Figurenliste
    • 1 ist ein Flussdiagramm einer Ausführungsform eines Herstellungsverfahrens gemäß der vorliegenden Erfindung;
    • 2 zeigt die Ergebnisse des Experiments 1, die eine Beziehung zwischen der Haltedauer und der Anzahl der LPDs (65nm) darstellen;
    • 3(a) und 3B zeigen die Ergebnisse des Experiments 2, und 3(a) ist eine Fotografie der Rückseite eines Siliziumwafer-Substrats und 3(b) ist eine teilweise vergrößerte Fotografie der Fotografie in 3(a);
    • 4 zeigt die Ergebnisse des Experiments 4, die eine Beziehung zwischen der Größe der Si-P-Defekte und der Dichte der Si-P-Defekte darstellen;
    • 5 zeigt die Ergebnisse des Experiments 5, die die Beziehung zwischen der Phosphordichte und der Tiefe von der Oberfläche darstellen; und
    • 6 ist ein schematisches Strukturdiagramm einer Hochziehvorrichtung mit einem Wasserkühler.
  • Beschreibung der Ausführungsformen
  • Ausführungsformen eines Verfahrens zur Herstellung von Halbleiter-Siliziumwafern gemäß der vorliegenden Erfindung werden basierend auf den 1 und 2 beschrieben. Die unten gezeigte Ausführungsform ist ein Beispiel, und die vorliegende Erfindung ist nicht darauf beschränkt.
  • Das Siliziumwafer-Substrat, das in einem Herstellungsverfahren für Halbleiter-Siliziumwafer gemäß der vorliegenden Erfindung verwendet wird, ist ein Substrat, das aus einem nach dem Czochralski-Verfahren gezüchteten monokristallinen Silizium-Ingots geschnitten wird. Das Substrat ist mit Phosphor dotiert, so eingestellt, dass es einen spezifischen Widerstand von höchstens 1,05 mΩ·cm aufweist, was einer Phosphorkonzentration von 7×1019 Atomen/cm3 entspricht, und so eingestellt, dass es eine Konzentration von Festlösungssauerstoff von 0,9×1018/cm3 aufweist, und es enthält Si-P-Defekte. (Schritt S1)
  • Das Substrat wird durch Züchten eines Silizium-Einkristalls nach dem Czochralski-Verfahren hergestellt, wobei beim Herstellen des monokristallinen Silizium-Ingots der Temperaturgradient groß gemacht wird, um ein konstitutionelles Unterkühlungsphänomen zu verhindern und die Erzeugung von P-Aggregationsdefekten (Si-P-Defekten) zu verhindern, indem der Kristall mit einem Wasserkühler, der im Inneren des Hochziehofens installiert ist, zwangsweise abgekühlt wird, mit einer Hochziehgeschwindigkeit von mindestens 0,5 mm/min und höchstens 1,0 mm/min hochgezogen wird und ein Magnetfeld von mindestens 2000 G und höchstens 4000 G angelegt wird.
  • Insbesondere kann beispielsweise eine in 6 gezeigte Hochziehvorrichtung 1 verwendet werden; in der Hochziehvorrichtung 1 ist ein zylindrischer Wasserkühler 3 zwischen dem oberen Teil des Hochziehofens 2 und einer Abschirmplatte 4 installiert, und der Wasserkühler 3 kühlt den Silizium-Einkristall 5, der zwangsweise hochgezogen wird. In den Zeichnungen bezeichnet die Bezugsziffer 6 einen Quarzglastiegel, die Bezugsziffer 7 bezeichnet eine Heizung, die Bezugsziffer 8 bezeichnet eine Magnetfeld-Anlegeeinheit, und die Bezugsziffer 9 bezeichnet einen Draht zum Hochziehen eines Silizium-Einkristalls.
  • Ferner wird das Substrat vorzugsweise durch Schneiden eines monokristallinen Silizium-Ingots hergestellt, so dass der Schnittwinkel gegenüber der Ausrichtung der Primärebene in einem Bereich von 0,1 Grad bis 0,4 Grad liegt. Der Schnittwinkel beeinflusst das Wachstum und die Auslöschung von SF bei der Abscheidung einer Epitaxieschicht. Die Orientierung der Hauptebene ist Si (100), und der Schnittwinkel gegenüber der Orientierung der Hauptebene liegt in einem Bereich von 0,1 Grad bis 0,4 Grad.
  • Durch Einstellen des Schnittwinkels in einem Bereich von 0,1 Grad bis 0,4 Grad gegen die Orientierung der Hauptebene wird eine Silizium-Stufenterrasse gebildet, die einen Pfad für die Bewegung der Siliziumatome während der epitaktischen Schichtbildung darstellt. Durch die Bildung der Stufenterrassen können sich die Siliziumatome bewegen, Spannungen der Siliziumatome werden beseitigt und SF-Defekte werden ausgelöscht. Durch die Bildung der Silizium-Stufenterrasse können sich die Siliziumatome entlang der Terrasse bewegen. Die Bewegung ermöglicht die Beseitigung der Spannungen der Siliziumatome und die Beseitigung der SF.
  • Wie oben beschrieben, weisen die hergestellten Siliziumwafer-Substrate einen spezifischen Widerstand von höchstens 1,05 mΩ·cm und eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 auf und enthalten Si-P-Defekte, die im Wesentlichen durch Aggregation von Phosphor im Kristall gebildet werden (Schritt S1). Die auf dem technischen Gebiet geforderten Siliziumwafer-Substrate weisen einen spezifischen Widerstand von höchstens 1,05 mQ cm und eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 auf. Obwohl Si-P-Kristalldefekte durch das oben beschriebene Verfahren für Silizium-Wafersubstrate verhindert werden, verbleiben immer noch Si-P-Kristalldefekte.
  • Die obigen Werte für den spezifischen Widerstand und die Konzentration von Festlösungssauerstoff können durch Anpassung der Dotierstoffkonzentration, der Anzugsgeschwindigkeit und der Magnetfeldstärke erreicht werden.
  • Die Si-P-Defekte der so hergestellten Siliziumwafer-Substrate weisen wünschenswerterweise eine Seitenlänge von weniger als 100 nm und eine Defektkonzentration von weniger als 1×1012 /cm3 auf.
  • Wenn die maximale Seitenlänge der Si-P-Defekte mindestens 100 nm beträgt, zeigen sich die Si-P-Defekte nach der Bildung der Epitaxieschicht als SF (LPD). Auch wenn die Dichte der Si-P-Defekte mindestens 1×1012 /cm3 beträgt, werden die Si-P-Defekte nach dem Schritt der Abscheidung einer Epitaxieschicht als SF (LPD) sichtbar.
  • Daher ist es wünschenswert, dass die maximale Seitenlänge der Si-P-Defekte weniger als 100 nm beträgt, die Dichte der Si-P-Defekte weniger als 1×1012 /cm3 beträgt und das so eingestellte Kristallwachstum wünschenswerterweise durchgeführt wird.
  • Als Nächstes wird eine Siliziumoxidschicht auf der Rückseite des Siliziumwafer-Substrats gebildet (Schritt S2). Bei Leistungs-MOSFET-Vorrichtungen wird eine Siliziumoxidschicht im Allgemeinen auf der Rückseite des Wafers gebildet, und die Siliziumoxidschicht wird beispielsweise durch Niedertemperatur-CVD bei einer Temperatur von weniger als 500°C gebildet. Die Siliziumoxidschicht wird mit einer Dicke von mindestens 300 nm nur auf der Rückseite des Wafers gebildet. Diese Siliziumoxidschicht dient zur Unterdrückung von Widerstandsanomalien (Selbstdotierung) in einer epitaktisch gewachsenen Schicht aufgrund der Phosphordesorption von der Rückseite des Wafersubstrats, wenn die epitaktische Siliziumschicht danach abgeschieden werden soll.
  • Bei der CVD-Oxidschicht handelt es sich jedoch im Allgemeinen um Siliziumdioxid mit geringer Dichte, das Mikroporen aufweist, viel Feuchtigkeit enthält und eine schlechte Schichtqualität hat.
  • Wenn jedoch das Siliziumwafer-Substrat in den nachfolgenden Schritten in einer oxidierenden Atmosphäre wärmebehandelt wird, dringt Sauerstoffgas in die Mikroporen ein und füllt sie durch die Bildung von thermischen Oxidschichten aus und verdichtet die CVD-Oxidschicht. Außerdem besteht keine Gefahr einer Verschlechterung der Trübung auf der Substratoberfläche aufgrund der Bildung einer Oxidschicht auf der Substratoberfläche, auch wenn Feuchtigkeit aus der CVD-Oxidschicht verdampft.
  • Anschließend wird die Vorderfläche des Wafersubstrats hochglanzpoliert (Schritt S3).
  • Das Hochglanzpolieren wird durchgeführt, indem die Oberfläche des Wafersubstrats auf ein Poliertuch gedrückt und gedreht wird, wobei eine Aufschlämmung mit Siliziumdioxidteilchen fließt. Der Grund, warum das Hochglanzpolieren in Schritt S3 durchgeführt wird, ist auch die Beseitigung von Schäden, die an der Oberfläche des Wafers durch den Kontakt mit dem Schutzband entstehen, wenn die Siliziumoxidschicht auf der Rückseite des Wafers abgeschieden wird. Durch das Hochglanzpolieren werden die Si-P-Fehler nicht verringert.
  • Dann wird das Wafersubstrat mindestens 30 Minuten und höchstens 120 Minuten bei einer Temperatur von mindestens 1100°C und höchstens 1250°C gehalten (Schritt S4).
  • Die Atmosphäre im Ofen für die Wärmebehandlung ist eine oxidierende Atmosphäre, insbesondere das Sauerstoffgas O2. Folglich wird auf der Oberfläche des Wafersubstrats durch die Wärmebehandlung eine thermische Oxidschicht mit einer Dicke von mindestens 20 nm und höchstens 150 nm gebildet. Die Dicke der thermischen Oxidschicht wird durch Einstellen des Partialdrucks des oxidierenden Gases Sauerstoff O2 gesteuert.
  • Die Si-P-Defekte werden effektiv ausgelöscht, indem das Substrat mindestens 30 Minuten und höchstens 120 Minuten auf einer Temperatur von mindestens 1100°C und höchstens 1250°C gehalten wird. Dadurch werden SF-Defekte in der Epitaxieschicht verhindert. Es ist nicht wünschenswert, das Substrat bei weniger als 1100°C oder für weniger als 30 Minuten zu halten, da Si-P-Defekte nicht ausreichend ausgelöscht werden können, und das Substrat bei mehr als 1250°C oder für länger als 120 Minuten zu halten, da die Gefahr besteht, dass Schlupfversetzungen in das Substrat eingebracht werden.
  • Wenn die Dicke der thermischen Oxidschicht weniger als 20 nm beträgt, ist dies nicht wünschenswert, da die Gleichmäßigkeit der thermischen Oxidschicht in der Ebene schlecht ist und aufgrund der aktiven Oxidation in einigen Teilen des Siliziumwafer-Substrats Gasätzungen auftreten.
  • Wenn die Dicke der thermischen Oxidschicht dagegen mehr als 150 nm beträgt, ist dies nicht wünschenswert, da die CVD-Oxidschicht auf der Rückseite des Substrats beim Entfernen der Oxidschicht auf der Vorderseite nicht 300 nm oder mehr zurücklassen kann.
  • Anschließend wird die Oxidschicht auf der Vorderseite des Substrats mit einer sauren Lösung oder in saurer Atmosphäre vollständig entfernt (Schritt S5).
  • Durch Steuern der Dicke der thermischen Oxidschicht auf der Oberfläche des Wafersubstrats durch die oben beschriebene Wärmebehandlung auf eine Dicke von mindestens 20 nm und höchstens 150 nm, beispielsweise durch Eintauchen des gesamten Substrats in eine verdünnte Fluorwasserstofflösung mit einer HF-Konzentration von 0,5%, wird die thermische Oxidschicht auf der Vorderseite des Substrats vollständig entfernt, aber die CVD-Oxidschicht auf der Rückseite des Substrats verbleibt bei mindestens 300 nm.
  • Das Verfahren des Entfernens der Oxidschicht ist wünschenswerterweise umfasst, da die Entfernung der natürlichen Oxidschicht an der Oberfläche nicht nur für die Reinigung der Siliziumoberfläche, sondern auch für die Auslöschung von Si-P-Defekten erforderlich ist.
  • Zusätzlich zum Eintauchen des gesamten Substrats in eine verdünnte Fluorwasserstofflösung mit einer HF-Konzentration von 0,5% kann die natürliche Oxidschicht an der Oberfläche durch eine saure Atmosphäre wie Chlorwasserstoff HCl entfernt werden.
  • Außerdem wird das Substrat vor dem Epitaxieschicht-Abscheidungsprozess einer Oberflächenreinigung unterzogen (Schritt S6).
  • Im Oberflächenreinigungs-Behandlungsschritt wird Silizium auf der Oberfläche mit einem Gasgemisch aus Wasserstoff H2 und Chlorwasserstoff HCl um mindestens 50 nm bis höchstens 150 nm geätzt.
  • SF nach der Epitaxieschichtabscheidung kann durch eine Oberflächenreinigungsbehandlung weiter reduziert werden. Die Beseitigung von Defekten durch Chlorwasserstoffgas HCl ist effektiv, und es wird vorzugsweise ein Gasgemisch aus Wasserstoff H2 und Chlorwasserstoff HCl als Träger verwendet.
  • Die Tiefe der verbleibenden Defekte beträgt am Ende von Schritt 4 etwa höchstens 100 nm. Daher ist eine Ätztiefe der Siliziumoberfläche von mindestens 50 nm und höchstens 150 nm angemessen, wenn die Produktivität berücksichtigt wird.
  • Anschließend wird eine Epitaxieschicht aus monokristallinem Silizium mit einer Dicke von mindestens 1,3 µm und höchstens 10,0 µm abgeschieden. Die Siliziumabscheidungs-Temperatur beträgt mindestens 1100°C und höchstens 1150°C, und die Abscheidungsrate beträgt mindestens 3,5 µm/min und höchstens 6,0 µm/min. (Schritt S7)
  • Es Ergebnis von Untersuchungen ist festgestellt worden, dass es eine geeignete Kombination von Wachstumsrate und Temperatur für die epitaktische Abscheidung monokristalliner Siliziumschichten zur Verringerung von SF gibt. Es wurde festgestellt, dass LPDs verhindert werden können, indem die Temperatur für die Siliziumabscheidung auf mindestens 1100°C und höchstens 1150°C und die Abscheidungsrate auf mindestens 3,5 µm/min und höchstens 6,0 µm/min eingestellt wird.
  • Als Beispiel wurde insbesondere ein Siliziumwafer-Substrat hergestellt, indem ein monokristalliner Silizium-Ingot mit einem Durchmesser von 200 mm und der Kristallorientierung (001) nach dem Czochralski-Verfahren in Wafern geschnitten wurde. Auf der Rückseite des Siliziumwafer-Substrats wurde eine Oxidschicht gebildet. Das Wafersubstrat wurde hochglanzpoliert und in einer oxidierenden Atmosphäre wärmebehandelt. Die Entfernung der Oxidschicht auf der Vorderseite und die Oberflächenreinigungsbehandlung wurden angewendet.
  • Der mit rotem Phosphor dotierte Einkristall wurde mit einer Ziehgeschwindigkeit von 0,8 mm/min bei einem Magnetfeld von 3000 G hochgezogen. Das Wafersubstrat weist einen spezifischen Widerstand von 0,80 Ω·cm und eine Sauerstoffkonzentration von 0,8×1018 Atomen/cm3 auf, und der Schnittwinkel beträgt 0,3 Grad.
  • Außerdem wurde auf der Rückseite des Substrats durch CVD bei 500°C eine Oxidschicht abgeschieden. Die Vorderseite des Substrats wurde durch mechanisches Polieren unter Verwendung einer Siliziumdioxid-Aufschlämmung und einem Poliertuch hochglanzpoliert. Dann wurde das Substrat in einer Sauerstoff-O2-Gasatmosphäre wärmebehandelt und in eine verdünnte HF-Lösung mit einer Konzentration von 0,5% getaucht, um die auf der Vorderseite gebildete thermische Oxidschicht gründlich zu entfernen. Ferner wurde in einer Mischgasatmosphäre aus Wasserstoff H2 und Siliziumwasserstoffchlorid SiHCl3 bei einer Abscheidungsrate von 4 µm/min und 1150°C eine Epitaxieschicht mit einer Dicke von 4 µm abgeschieden.
  • Die Abscheidung der Siliziumschicht erfolgt durch die Bewegung von Siliziumatomen auf atomaren Stufen auf der Oberfläche. Bei diesem Prozess kann SF verhindert werden, indem die Unordnung in der Anordnung der Siliziumatome, die von Si-P-Defekten herrührt, durch die Bewegung der Siliziumatome korrigiert wird. Um sowohl die Siliziumabscheidung als auch die Korrektur zu erreichen, muss die Abscheidungstemperatur mindestens 1100°C und 1150°C und die Abscheidungsrate mindestens 3,5 µm/min und höchstens 6,0 µm/min betragen.
  • Beschreibung der Ausführungsformen
  • Die vorliegende Erfindung wird anhand von Beispielen und Vergleichsbeispielen weiter detailliert beschrieben. Die Erfindung ist nicht auf diese Ausführungsformen beschränkt.
  • Experiment 1
  • Es wurden Siliziumwafer-Substrate mit einem Durchmesser von 200 mm verwendet, die mit Phosphor (P) dotiert sind und einen spezifischen Widerstand von höchstens 1,05 mQ. cm sowie eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 aufweisen.
  • Auf der Rückseite der Substrate wurde durch CVD bei 500°C eine 300 nm dicke Oxidschicht abgeschieden. Die Vorderseite der Substrate wurde durch mechanisches Polieren mit Siliziumdioxid-Aufschlämmung und einem Poliertuch hochglanzpoliert.
  • Anschließend wurden die Substrate in einer Sauerstoff-O2-Gasatmosphäre bei Temperaturen von 1050°C, 1100°C, 1200°C, 1250°C und 1270°C für 15 Minuten, 30 Minuten, 120 Minuten und 180 Minuten bei jeder Temperatur wärmebehandelt und in eine verdünnte HF-Lösung mit einer Konzentration von 0,5% getaucht, um die auf der Vorderseite gebildete thermische Oxidschicht gründlich zu entfernen. Anschließend wurde eine Epitaxieschicht mit einer Dicke von 4 µm in einer gemischten Gasatmosphäre aus Wasserstoff H2 und Siliziumwasserstoffchlorid SiHCl3 mit einer Abscheiderate von 4 µm/min bei 1150°C abgeschieden.
  • Nach der Abscheidung der Epitaxieschicht wurde die Anzahl der auf der Oberfläche vorhandenen LPDs mit einer Größe von mindestens 65 nm mit dem von der KLA-Tencor Corporation hergestellten SP1 gemessen. 2 zeigt die Ergebnisse.
  • Wie in 2 gezeigt, ist die Anzahl der LPDs, bei einer Verarbeitungstemperatur von 1100°C bis 1270°C und einer Haltedauer von 30 bis 120 Minuten, gleich oder kleiner als 200, was das Kriterium für die Beurteilung ist.
  • Wie in 2 gezeigt, überschneiden sich beispielsweise die Kurvenlinien bei einer Temperatur von 1270°C und bei einer Temperatur von 1250°C, und oberhalb der Temperatur von 1250°C blieben die Kurvenlinien fast flach und unverändert.
  • Experiment 2
  • Die Verifizierung der thermischen Oxidschichten wurde für den Fall durchgeführt, dass die oxidierende Atmosphäre in Experiment 1 in eine Ar-Atmosphäre geändert wurde.
  • Die Wärmebehandlung erfolgt in einer Argon-Ar-Atmosphäre bei 1200°C für 120 Minuten. Wie in 3(a) und 3(b) gezeigt, dringt Argongas in die Mikroporen der CVD-Schicht auf der Rückseite ein und ätzt das Siliziumsubstrat.
  • Infolgedessen bilden sich Hohlräume, was nicht wünschenswert ist, da Hohlräume eine Ursache für das Anhaften von Partikeln an der Vorderseite und die Selbstdotierung von Phosphor während der Abscheidung der Epitaxieschicht sein können.
  • 3(a) und 3(b) zeigen die Ergebnisse des Experiments 2, und 3(a) ist ein Foto der Rückseite eines Siliziumwafer-Substrats und 3(b) ist ein teilweise vergrößertes Foto des Fotos in 3(a).
  • Experiment 3
  • Die Dicke der rückseitigen Oxidschicht, die notwendig ist, um eine Selbstdotierung während der Epitaxieschichtabscheidung zu verhindern, wurde überprüft .
  • Insbesondere wurden Siliziumwafer-Substrate mit einem Durchmesser von 200 mm verwendet, die mit Phosphor (P) dotiert sind und einen spezifischen Widerstand von höchstens 1,05 mΩ·cm sowie eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 aufweisen.
  • Anschließend wurden durch das CVD-Verfahren bei 500°C rückseitige Oxidschichten mit einer Dicke von 200 nm, 250 nm, 300 nm, 350 nm und 400 nm gebildet.
  • Dann wurde die Vorderseite der Substrate mechanisch mit einer Siliziumdioxid-Aufschlämmung und einem Poliertuch hochglanzpoliert. Danach wurde eine Wärmebehandlung in einer Sauerstoff-O2-Atmosphäre bei einer Temperatur von 1200°C für 120 Minuten durchgeführt. Anschließend wurde die auf der Vorderseite gebildete thermische Oxidschicht durch Eintauchen in verdünnte Fluorwasserstofflösung (HF) mit einer Konzentration von 0,5% vollständig entfernt. Dann wurde eine Epitaxieschicht mit einer Dicke von 4 µm bei einer Abscheiderate von 4 µm/min bei 1150°C in einer Atmosphäre aus Wasserstoff H2 und Trichlorsilan SiHCl3 abgeschieden.
  • Dann wurde die Selbstdotierung von Phosphor in die Epitaxieschicht durch die Messung der Ausbreitungswiderstandsanalyse untersucht. Tabelle 1 zeigt die Ergebnisse.
  • Wie in Tabelle 1 gezeigt, kann eine Dicke der rückseitigen Oxidschicht von mindestens 300 nm die Selbstdotierung von Phosphor in die Epitaxieschicht verhindern. Tabelle 1
    Restliche Rückseitenoxiddicke (nm) Selbstdotierung von Phosphor in die Epitaxieschicht
    200 Ja
    250 Ja
    300 Nein
    350 Nein
    400 Nein
  • Experiment 4
  • Siliziumkristalle, deren Konzentration von Festlösungssauerstoff höchstens 0,9×1018 Atome/cm3 beträgt, mit unterschiedlichen Größen von Si-P-Defekten und Dichtegraden wurden hergestellt, indem die Menge an dotiertem Phosphor in den Kristallen von 7×1019 Atome/cm3 bis 1,3×1020 Atome/cm3 variiert und die Wachstumsbedingungen kontrolliert wurden.
  • Die Größe und die Dichte der Si-P-Defekte wurden durch Querschnittsbetrachtung mit einem Transmissionselektronenmikroskop (TEM) gemessen. 4 zeigt die Ergebnisse. Die Anzahl der LPDs auf der Oberfläche mit einer Größe von mindestens 65 nm wurde mit dem von KLA-Tencor hergestellten SP-1 geprüft. Wenn die Anzahl der LPDs gleich oder kleiner als 200 ist, wird das Ergebnis der Inspektion als „gut“ eingestuft, bei mehr als 200 als „nicht gut“.
  • Wie in 4 dargestellt, wird der Fall, in dem die Größe der Si-P-Defekte weniger als 100 nm und die Konzentration weniger als 1×1012 /cm3 beträgt, mit „gut“ bewertet. Alle mit „Gut“ bewerteten Kristalle haben eine Phosphorkonzentration von höchstens 7×1019 Atomen/cm3 gemeinsam. Das bedeutet, dass bei einer Phosphorkonzentration von höchstens 7×1019 Atomen/cm3 die Größe der Si-P-Defekte weniger als 100 nm und ihre Dichte weniger als 1×1012 /cm3 beträgt und die Entstehung von Si-P-Defekten verhindert wird.
  • Experiment 5
  • Es wurden Siliziumwafer-Substrate mit einem Durchmesser von 200 mm verwendet, die mit Phosphor (P) von 1,3×1020 Atomen/cm3 dotiert sind und einen spezifischen Widerstand von 0,6 mΩ·cm und eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 aufweisen, und eine rückseitige Oxidschicht wurde durch die CVD-Methode mit einer Dicke von 300 nm bei 500°C gebildet.
  • Dann wurde die Vorderseite der Substrate mechanisch mit Siliziumdioxid-Aufschlämmung und einem Poliertuch hochglanzpoliert. Danach erfolgte eine Wärmebehandlung in einer Argon Ar- oder Sauerstoff O2-Atmosphäre bei 1200°C für 120 Minuten. Anschließend wurde der auf der Vorderseite gebildete thermische Oxidschicht durch Eintauchen in verdünnte Fluorwasserstofflösung (HF) mit einer Konzentration von 0,5% vollständig entfernt.
  • Dann wurde eine Epitaxieschicht mit einer Dicke von 4 µm bei einer Abscheiderate von 4 µm/min bei 1150°C in einer Atmosphäre aus Wasserstoff H2 und Trichlorsilan SiHCl3 abgeschieden.
  • Als Ergebnis der Untersuchung der Anzahl der LPDs auf der Oberfläche mit einer Größe von mindestens 65 nm unter Verwendung des von KLA-Tencor hergestellten SP-1 nach der Abscheidung einer Epitaxieschicht übersteigt die Anzahl von LPDs 200 für den Fall der Wärmebehandlung mit Argon Ar 200, ist jedoch für Sauerstoff O2 kleiner als 200.
  • Was den Grund für den Unterschied in der Anzahl von LPDs nach der Epitaxieschichtabscheidung zwischen dem Sauerstofffall und dem Argonfall betrifft, hängt dieser von dem Profil der Phosphorkonzentration in der Tiefenrichtung von der Oberfläche ab, wie unten beschrieben.
  • 5 ist ein Ergebnis der Simulation des Konzentrationsprofils infolge des Wärmebehandlungsprozesses. Die Randbedingung bei der Simulation ist, dass die Phosphorkonzentration am Substrat 1,3×1020 Atome/cm3 und die an der obersten Oberfläche 1,0×1017 Atome/cm3 beträgt. Es wird festgestellt, dass im Fall von Argon die Phosphorkonzentration in 300 nm Entfernung von der Oberfläche 7×1019 Atome/cm3 übersteigt, während im Fall von O2 die Phosphorkonzentration in einer Tiefe von 300 nm von der Oberfläche höchstens 7×1019 Atome/cm3 beträgt, was auf die verstärkte Diffusion von Phosphor durch die Injektion von interstitiellem Silizium zurückzuführen ist.
  • Wenn die Phosphorkonzentration höchstens 7×1019 Atome/cm3 beträgt, weil die Größe der Si-P-Defekte weniger als 100 nm und ihre Dichte weniger als 1×1012 /cm3 beträgt, ist die Anzahl der LPDs höchstens 200, und somit wird die Entstehung von Si-P-Defekten wirksam verhindert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 6477210 [0008]

Claims (4)

  1. Verfahren zum Herstellen eines Halbleiter-Siliziumwafers, der zusammengesetzt ist aus einem Siliziumwafer-Substrat und einer monokristallinen epitaktischen Siliziumschicht darauf, aufweisend: einen Schritt des Bildens einer Siliziumoxidschicht mit einer Dicke von mindestens 300 nm oder dicker nur auf der Rückseite des Siliziumwafer-Substrats durch das CVD-Verfahren bei einer Temperatur von höchstens 500°C, wobei das Siliziumwafer-Substrat aus einem monokristallinen Silizium-Ingot, der durch das Czochralski-Verfahren gezüchtet wird, hergestellt wird, mit Phosphor dotiert ist, einen spezifischen Widerstand aufweist, der auf höchstens 1,05 mΩ·cm eingestellt ist, eine Konzentration von Festlösungssauerstoff von höchstens 0,9×1018 Atomen/cm3 aufweist und auf dessen vorderer Oberfläche eine monokristalline epitaktische Siliziumschicht gebildet werden soll; einen Wärmebehandlungsschritt nach dem Schritt des Bildens einer Siliziumoxidschicht, bei dem das Substrat in einer oxidierenden Atmosphäre bei einer konstanten Temperatur von mindestens 1100°C und höchstens 1250°C für mindestens 30 Minuten und höchstens 120 Minuten gehalten wird; einen Schritt des Entfernens der Oberflächenoxidschicht nach dem Schritt der Wärmebehandlung, bei dem eine thermische Oxidschicht auf der vorderen Oberfläche des Substrats gebildet wird; und einen Schritt der Abscheidung einer monokristallinen epitaktischen Siliziumschicht auf dem Substrat nach dem Schritt des Entferns der Oberflächenoxidschicht.
  2. Verfahren zum Herstellen eines Halbleiter-Siliziumwafers nach Anspruch 1, wobei das aus dem monokristallinen Silizium-Ingot hergestellte Substrat Si-P-Kristalldefekte enthält, die durch Aggregation von Phosphor während des Wachstums des monokristallinen Silizium-Ingots gebildet werden, eine maximale Seitenlänge der Si-P weniger als 100 nm beträgt und eine Konzentration der Si-P-Defekte 1×1012 /cm3 beträgt.
  3. Verfahren zum Herstellen eines Halbleiter-Siliziumwafers nach Anspruch 1, wobei, im Substrat nach der Wärmebehandlung in einer oxidierenden Atmosphäre, eine Konzentration von Phosphor (P) in einem Bereich von der Oberfläche des Substrats bis zu einer Tiefe von höchstens 300 nm 7×1019 /cm3 beträgt.
  4. Verfahren zum Herstellen eines Halbleiter-Siliziumwafers nach Anspruch 1, wobei die Dicke der thermischen Oxidschicht auf der Substratoberfläche mindestens 20 nm und höchstens 150 nm im Wärmebehandlungsschritt in einer oxidierenden Atmosphäre beträgt.
DE112021001213.4T 2020-02-19 2021-02-16 Herstellungsverfahren für Halbleiter-Siliziumwafer Pending DE112021001213T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-026334 2020-02-19
JP2020026334A JP7491705B2 (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法
PCT/JP2021/005676 WO2021166897A1 (ja) 2020-02-19 2021-02-16 半導体シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
DE112021001213T5 true DE112021001213T5 (de) 2023-03-02

Family

ID=77391262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021001213.4T Pending DE112021001213T5 (de) 2020-02-19 2021-02-16 Herstellungsverfahren für Halbleiter-Siliziumwafer

Country Status (6)

Country Link
US (1) US20230073641A1 (de)
JP (1) JP7491705B2 (de)
CN (1) CN115135818B (de)
DE (1) DE112021001213T5 (de)
TW (1) TWI758098B (de)
WO (1) WO2021166897A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470231B2 (ja) * 1999-03-31 2010-06-02 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
JP3493371B2 (ja) * 1999-12-17 2004-02-03 独立行政法人産業技術総合研究所 シリコン酸化膜の形成方法
US20100288192A1 (en) * 2007-12-21 2010-11-18 Sumco Corporation Method for manufacturing epitaxial silicon wafer
JP2010056316A (ja) 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
JP6358472B2 (ja) 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6432879B2 (ja) 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2018186248A1 (ja) * 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6835006B2 (ja) 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP6945805B2 (ja) 2018-04-13 2021-10-06 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
TWI758098B (zh) 2022-03-11
CN115135818A (zh) 2022-09-30
US20230073641A1 (en) 2023-03-09
JP2021130579A (ja) 2021-09-09
CN115135818B (zh) 2023-04-18
TW202146717A (zh) 2021-12-16
JP7491705B2 (ja) 2024-05-28
WO2021166897A1 (ja) 2021-08-26

Similar Documents

Publication Publication Date Title
DE2628087C2 (de)
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112012005509B4 (de) Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung
DE112016001962T5 (de) Verfahren zur Herstellung von Siliziumepitaxialwafern
DE102014205466B4 (de) Einkristall-4H-SiC-Substrat und Verfahren zu seiner Herstellung
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE102008022747B4 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE3439018A1 (de) Verfahren zur herstellung von halbleiterelementen
DE102015224983A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE112016002091B4 (de) Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
JPS6031232A (ja) 半導体基体の製造方法
DE112015005529T5 (de) Verfahren zur Herstellung eines Substrats für eine Solarzelle und Substrat für eine Solarzelle
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
DE112021001213T5 (de) Herstellungsverfahren für Halbleiter-Siliziumwafer
DE112016003412T5 (de) Siliziumepitaxialwafer
DE112021001083T5 (de) Herstellungsverfahren für Halbleitersiliziumwafer
DE112010003311T5 (de) Verfahren zur Herstellung von Silizium-Epitaxiewafern
DE112021001085T5 (de) Herstellungsverfahren für Halbleiter-Siliziumwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed