TWI758098B - 矽晶圓的製造方法 - Google Patents

矽晶圓的製造方法 Download PDF

Info

Publication number
TWI758098B
TWI758098B TW110105595A TW110105595A TWI758098B TW I758098 B TWI758098 B TW I758098B TW 110105595 A TW110105595 A TW 110105595A TW 110105595 A TW110105595 A TW 110105595A TW I758098 B TWI758098 B TW I758098B
Authority
TW
Taiwan
Prior art keywords
substrate
less
silicon
oxide film
phosphorus
Prior art date
Application number
TW110105595A
Other languages
English (en)
Other versions
TW202146717A (zh
Inventor
仙田剛士
須藤治生
Original Assignee
日商環球晶圓日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商環球晶圓日本股份有限公司 filed Critical 日商環球晶圓日本股份有限公司
Publication of TW202146717A publication Critical patent/TW202146717A/zh
Application granted granted Critical
Publication of TWI758098B publication Critical patent/TWI758098B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

本發明之課題為提供一種矽晶圓的製造方法，係能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的堆疊缺陷。該矽晶圓的製造方法係具備以下工序：僅在從藉由柴可拉斯基法育成的單晶矽鑄錠所製造的基板之背面藉由CVD法以500℃以下溫度形成至少厚度300nm的矽氧化膜；熱處理工序，係在形成前述矽氧化膜的工序之後，在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下；以及表面熱氧化膜去除工序，係在前述熱處理工序之後，將已形成於前述基板之表面側的表面熱氧化膜予以去除；且包含：磊晶膜成膜工序，係在前述表面熱氧化膜去除工序之後，將單晶矽磊晶膜予以成膜。

Description

矽晶圓的製造方法
本發明係關於一種矽晶圓的製造方法，特別關於一種在以下的基板上將單晶矽磊晶膜(silicon single crystal epitaxial film)予以成膜之矽晶圓的製造方法：摻雜物(dopant)為磷(P)，電阻率被調整在1.05mΩcm以下，固溶體(solid solution)氧濃度被調整在0.9×1018atoms/cm3以下的基板。
功率MOS(metal oxide semiconductor；金屬氧化物半導體)用磊晶晶圓的基板電阻率在最先進的晶圓中為1mΩcm以下。為了使該基板電阻率降低，必須使摻雜物濃度增加。因此，n型摻雜物種係從砷、銻往揮發性相對低的磷(P)移轉，濃度成為約1×1020atoms/cc左右。
如此，若增加摻雜物濃度來使磊晶膜成長，則如專利文獻1至專利文獻3所記載般，積層缺陷(堆疊缺陷(stacking fault)，以下也稱SF)會於磊晶膜產生。特別是，在電阻率1.1mΩcm以下的基板中，SF容易產生。
在專利文獻1、2中報告：成為該SF原因的結晶缺陷係被推測為磷與氧(O)之團簇(cluster)缺陷，又報告有在熱處理、磊晶成長下的抑制技術。
具體來說，若將摻雜有磷的矽晶圓加熱，則形成有磷與氧的團簇(微小析出物)。之後，若以將存在於矽晶圓表面的自然氧化膜予以去除為目的在氫氣體氛圍(hydrogen gas atmosphere)下施予熱處理(以下稱「氫焙(hydrogen bake) 處理」)，則因為氫氣體所致的蝕刻作用、矽晶圓之最表層與團簇之間的蝕刻速度之差異，團簇會選擇性地被蝕刻且成為微小坑(micro pit)。
根據報告，若對形成有該微小坑的矽晶圓進行磊晶成長，則推測微小坑會成為起源而在磊晶膜內成為SF地產生。
然後，於專利文獻1係表示有具有以下工序之磊晶矽晶圓的製造方法，表示了能夠抑制磊晶膜之SF的情形：背面氧化膜形成工序，係在從藉由CZ(Czochralski；柴可拉斯基)法製造的單晶鑄錠(single crystal ingot)所切出的矽晶圓之背面形成氧化膜；背面氧化膜去除工序，係將存在於前述矽晶圓之外周部的前述氧化膜去除；氬退火(argon annealing)工序，係針對前述背面氧化膜去除工序後的前述矽晶圓，在氬氣體氛圍下以1200℃以上至1220℃以下的溫度進行熱處理；氫焙工序，係針對前述氬退火工序後的前述矽晶圓，在氫氣體氛圍下以1050℃以上至1200℃以下的溫度進行30秒以上至300秒以下的熱處理；以及磊晶膜成長工序，係在前述氫焙工序後的前述矽晶圓之表面使磊晶膜成長。
又，在專利文獻2中也與專利文獻1同樣地表示有磊晶矽晶圓的製造方法，表示了能夠抑制磊晶膜之SF的情形。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特許第5845143號公報。
[專利文獻2]日本特許第6477210號公報。
然而，透過本發明人們的實驗，已明確了在專利文獻1、2所示的對策中，充分的SF減低是困難的。
在實驗中，針對摻雜有磷且電阻率為0.8mΩcm且氧濃度為0.8×1018/cm3的以柴可拉斯基法育成的φ200mm單晶矽晶圓，在氬氣體氛圍下以1200℃進行了1小時的熱處理。
接下來，在氫氣體氛圍下，以1180℃進行了60秒的氫焙處理後，在晶圓表面使3μm厚的磊晶膜成長。
之後，對以科磊(KLA-Tencor)公司製SP-1的DCN(Dark field Composite Normal；暗場複合正常)模式下所測定的尺寸90nm以上之LPD(Light Point Defect；亮點缺陷)數進行了評價，觀察到因SF而起的LPD密度為至少10個/cm2以上(每1片晶圓3140個以上)。
就算如此地以氬氣體氛圍下的熱處理將表層的固溶體氧濃度充分減低，SF的抑制也是困難的。
為了解決上述課題，本發明人們專心致志研究了磊晶膜中的SF之抑制。
結果，本發明人們找到了以下情形：在結晶矽中的氧濃度為0.9×1018atoms/cm3以下之情形下，含磷的缺陷之種類是由原子%等級(atomic% order)的磷以及矽所形成的Si-P聚集缺陷(Si-P缺陷)。
又，磷聚集缺陷(Si-P缺陷)係在內部具有內在的剩餘矽面(SF)(參考文獻4以及參考文獻5)，判明了其係成為在磊晶膜之成膜前的基板表面上的結晶應變(crystal strain)，在之後的磊晶膜之成膜中成為於磊晶膜(磊晶層)傳播之SF 的情形。
如下述參考文獻4以及參考文獻5所示，該Si-P缺陷係指含有矽與數atomic%的磷之板狀缺陷。磷係存在於晶格間而不是原子位置，也包含有剩餘矽(外部SF)。根據缺陷周圍之電阻率所推定的磷濃度為0.2atomic%左右，磷係局部地聚集且具有結晶應變。
參考文獻4、5係如下所述。
[參考文獻4]第29屆國際半導體缺陷研討會(29th International Conference on Defects in Semiconductors)，赤磷高摻雜之柴可拉斯基矽晶中的原生Si-P析出物之原子結構(Atomic structures of grown-in Si-P precipitates in red-phosphorus heavily doped CZ-Si crystals) (TuP-16)。
[參考文獻5]第78屆 應用物理學會秋季學術演講會 赤磷高摻雜之柴可拉斯基矽晶中的Si-P析出物之構造解析(7p-PB6-6)。
本發明係基於上述知識見解所完成，目的為提供一種矽晶圓的製造方法，係能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的SF。
為了達成上述目的所完成的本發明之矽晶圓的製造方法係在基板的表面形成單晶矽磊晶膜，前述基板係從藉由柴可拉斯基法育成的單晶矽鑄錠所製造，摻雜物為磷(P)，電阻率被調整在1.05mΩcm以下，固溶體氧濃度被調整在0.9×1018atoms/cm3以下；前述矽晶圓的製造方法係具備以下工序：僅在前述基板之背面藉由CVD(Chemical Vapor Deposition；化學氣相沉積)法以500℃以下溫度形成至少厚度300nm以上的矽氧化膜；熱處理工序，係在形成前述矽氧化膜的工序之後，在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將前 述基板保持30分鐘以上至120分鐘以下；以及表面熱氧化膜去除工序，係在前述熱處理工序之後，將已形成於前述基板之表面側的表面熱氧化膜予以去除；且包含：磊晶膜成膜工序，係在前述表面熱氧化膜去除工序之後，將單晶矽磊晶膜予以成膜。
如此，由於本發明之矽晶圓的製造方法係進行在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將基板保持30分鐘以上至120分鐘以下的熱處理，故能夠使磷聚集缺陷(Si-P缺陷)消滅，因此能夠抑制磊晶膜中的SF。
將摻雜磷(P)且電阻率被調整在1.05mΩcm以下(磷濃度7×1019atoms/cm3以上)之單晶矽中的固溶體氧濃度設為0.9×1018atoms/cm3以下，是將磷在結晶中聚集而成的缺陷設為Si-P缺陷(不是磷與氧的團簇)的必要條件。
亦即，在不滿足上述條件之情形下，形成有磷與氧的團簇，就算在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將基板保持30分鐘以上至120分鐘以下，也無法使Si-P缺陷消滅。
如此，將摻雜磷(P)且電阻率被調整在1.05mΩcm以下(磷濃度7×1019atoms/cm3以上)之單晶矽中的固溶體氧濃度設為0.9×1018atoms/cm3以下，已將磷在結晶中聚集而成的缺陷設為Si-P缺陷，故藉由在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度進行保持30分鐘以上至120分鐘以下，能夠有效地使Si-P缺陷消滅。
在此，氧化性氛圍係指氧氣體氛圍。
又，關於前述熱處理，在不滿1100℃或不滿30分鐘下Si-P缺陷的消滅會不充分，若比1250℃還高或比120分鐘還長則有於基板導入有滑移差排(slip dislocation)之疑慮，故不佳。
推測之所以能夠消滅該Si-P缺陷是基於以下的理由。
若在氧化性氛圍下進行熱處理，則基板表面會氧化，為了緩和在表面熱氧化膜(SiO2)與體(矽)界面產生的應力，填隙矽(interstitial silicon)會在該界面產生。
藉此，矽基板內係成為填隙矽會過飽和的狀態(存在熱平衡濃度以上的狀態)。若填隙矽成為過飽和的狀態，則於填隙矽機構擴散的磷係提升擴散速度(例如，S.T.Dunham and N.Jeng,Appl.Phys.Lett.(Applied Physics Letters；應用物理學快報)，59,2016(1991))。
藉由利用該功效，於表層處磷係外方擴散而變得容易濃度降低，故Si-P缺陷之消滅得以加速。
進一步地，本發明之矽晶圓的製造方法係具備以下工序：在熱處理工序前，僅在晶圓的背面側以500℃以下的CVD法形成至少厚度300nm以上的氧化膜。
這是為了抑制在後面的磊晶矽成長之時伴隨著磷從基板背面脫離之磊晶成長膜中的電阻異常(自動摻雜(auto-dope))。
但是，此種CVD氧化膜雖在相對低溫下也能形成得厚，不過一般來說SiO2的密度低，有微孔(micropore)存在，水分含有量也多，膜質差。
針對具有此種CVD氧化膜的矽基板，例如若在氬氣體等非氧化性氛圍下進行熱處理，則不只是氬氣體會侵入微孔、被氣體蝕刻、在CVD氧化膜與矽界面之間形成空隙、損及膜的密貼性，還會水分揮發，使基板表面的霾(haze)(陰霾)惡化。
另一方面，若在氧化性氛圍下進行熱處理，則氧氣體會侵入微孔，形成表面熱氧化膜而將孔(pore)填埋，有著使CVD氧化膜緻密化的功能。進一步地，就算水分從CVD氧化膜揮發，由於表面熱氧化膜也形成於基板表面，故沒有使基 板表面的霾惡化的疑慮。
因此，進行有以下的熱處理：僅在基板之背面藉由CVD法以500℃以下溫度形成至少厚度300nm的矽氧化膜，且在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將該基板保持30分鐘以上至120分鐘以下。
之後，將已形成於晶圓(基板)之表面側的氧化膜去除後，將單晶矽磊晶膜予以成膜。
在此，較期望為從前述單晶矽鑄錠所製造的前述基板係包含有磷在前述單晶矽鑄錠育成時聚集而形成的Si-P缺陷，前述Si-P缺陷的最大邊長為不滿100nm且密度為不滿1×1012/cm3。
為了抑制因Si-P缺陷而起的SF，必須是Si-P缺陷的最大邊長為不滿100nm且密度為不滿1×1012/cm3。
這是因為，存在於基板(矽晶圓)中的Si-P缺陷要在磊晶膜成長後作為SF(作為LPD檢出)而明顯化，於Si-P缺陷的尺寸與密度存在臨限值。
亦即，在Si-P缺陷的最大邊長為100nm以上或密度為1×1012/cm3以上之情形下，會作為SF而明顯化，故不佳。
又，較期望為在前述氧化性氛圍下的熱處理工序後的基板中，從基板表面至深度300nm為止的區域之磷(P)的濃度為7×1019/cm3以下。
在前述氧化性氛圍下的熱處理工序後的基板中，藉由將磷(P)的濃度控制在7×1019/cm3以下，能夠將從基板表面至深度300nm為止的Si-P缺陷之最大邊長設為不滿100nm且將Si-P缺陷之密度設為不滿1×1012/cm3。
因此，若至少從基板表面至深度300nm為止的區域的磷(P)之濃度為7×1019/cm3以下，則就算在基板表面使磊晶膜形成，SF也不會產生，故較佳。
又，較期望為在前述氧化性氛圍下的熱處理工序中，形成於基板 表面之表面熱氧化膜的厚度為20nm以上至150nm以下。
該表面熱氧化膜的厚度控制係能夠藉由氧氣體之分壓的調整來進行。
為了在熱處理後使磊晶膜形成必須排除表面的表面熱氧化膜，但要只去除表面熱氧化膜就必須要複數個工序，會耗費成本。
因此，將形成於基板表面的表面熱氧化膜控制在20nm以上至150nm以下，例如使基板整體浸漬於稀氟化氫溶液(HF0.5%)，藉此表面側(正面(front surface)側)的表面熱氧化膜雖完全剝離，但能夠使背面側的CVD氧化膜殘留300nm以上。
另外，若前述表面熱氧化膜不滿20nm，則表面熱氧化膜的面內均勻性差，於矽基板表面部分地引發活性氧化(active oxidation)且被氣體蝕刻且表面變粗糙，故不佳。
又，若前述表面熱氧化膜比150nm還厚，則浸漬於稀氟化氫溶液時難以使背面的CVD氧化膜殘留300nm以上，故不佳。
又，較期望為在前述正面氧化膜去除工序之後磊晶膜成膜工序之前，將基板的表面去除50nm以上至150nm以下。
這是為了修正熱處理後的晶圓表面之粗糙度，也是為了去除熱處理時的附著粒子之燒著(burning)。又，藉由在磊晶膜成膜工序前將基板的表面去除50nm以上至150nm以下，磊晶膜成膜工序的良率會提升。
根據本發明，目的為提供一種矽晶圓的製造方法，係能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的SF。
1:提拉裝置
2:提拉爐
3:水冷體
4:遮蔽板
5:矽單晶
6:石英玻璃坩堝
7:加熱器
8:磁場施加部
9:纜索
[圖1]是表示本發明之矽晶圓的製造方法之實施形態的流程圖之圖。
[圖2]是表示實驗1之結果的圖，是表示保持時間與LPD數(65nm)之關係的圖。
[圖3]是表示實驗2之結果的圖，圖3中的(a)是表示基板之背面狀態的照片，圖3中的(b)是圖3中的(a)之一部分放大照片。
[圖4]是表示實驗4之結果的圖，是表示Si-P缺陷尺寸與Si-P缺陷密度的關係以及磊晶後的SF產生臨限值之圖。
[圖5]是表示實驗5之結果的圖，是表示從表面起算的深度方向的磷之濃度的關係之圖。
[圖6]是具備水冷體之提拉裝置的概略構成圖。
基於圖1、圖2來說明本發明之矽晶圓的製造方法之實施形態。另外，以下所示的實施形態係表示一例，本發明並非由該實施形態所限制。
用於本發明之矽晶圓的製造方法之基板是從藉由柴可拉斯基法育成的單晶矽鑄錠所製造的基板，是摻雜物為磷(P)，電阻率被調整在1.05mΩcm以下(磷濃度7×1019atoms/cm3以上)，固溶體氧濃度被調整在0.9×1018atoms/cm3以下的基板。又，於該基板係包含有Si-P缺陷(步驟S1)。
例如，在藉由柴可拉斯基法使單晶矽成長且製作單晶矽鑄錠時，在提拉爐內設置水冷體來將結晶強制地冷卻，且將提拉速度設為0.5mm/min以上 至1.0mm/min，進一步地以2000高斯(Gauss)以上至4000高斯以下進行磁場施加，藉此放大溫度梯度，抑制組成上的過冷卻現象並且抑制磷聚集缺陷(Si-P缺陷)，藉此能夠製作該基板。
具體來說，例如能夠使用如圖6所示般的提拉裝置1。對該提拉裝置1來說，在提拉爐2的上部與遮蔽板4之間設置有圓筒狀的水冷體3，藉由該水冷體3將提拉中的矽單晶5強制地冷卻。
另外，圖中符號6是石英玻璃坩堝，符號7是加熱器，符號8是磁場施加部，符號9是將矽單晶5提拉的纜索(wire)。
又，較佳為以切片(slice)角度成為相對於主表面方位0.1°以上至0.4°以下的範圍之方式將單晶矽鑄錠切片且製作基板。前述基板之切片角度係對磊晶膜之成膜時的SF之成長與消滅造成影響。主表面方位為矽(100)，切片角度為相對於前述主表面方位0.1°以上至0.4°以下之範圍。
亦即，藉由切片角度係設為相對於前述主表面方位0.1°以上至0.4°以下之範圍，在SF的缺陷消滅中形成有：矽階寬(Si step width)，係成為矽原子在磊晶膜之成膜中移動的路徑(path)。藉由形成該矽階寬，矽原子能夠移動，矽原子應變得以去除，能夠使SF消滅。
如上述般，所製作的基板係電阻率為1.05mΩcm以下，固溶體氧濃度為0.9×1018atoms/cm3以下，且包含磷在結晶中聚集而形成的缺陷之實體為Si-P缺陷的缺陷(步驟S1)。
電阻率為1.05mΩcm以下且固溶體氧濃度為0.9×1018atoms/cm3以下的基板是社會上所追求之水準的基板。而且，就算藉由上述基板的製作方法，Si-P缺陷雖被抑制，但也殘留於結晶中。
另外，前述電阻率、前述固溶體氧濃度係能夠藉由調整摻雜物濃 度、提拉速度、磁場強度而得到。
被如此地製作的基板之Si-P缺陷之實體較期望為最大邊長為不滿100nm，且Si-P缺陷的密度為不滿1×1012/cm3。
在Si-P缺陷的最大邊長為100nm以上之情形下，在磊晶膜成膜工序之後Si-P缺陷會作為SF(LPD)而明顯化。又，在Si-P缺陷的密度為1×1012/cm3以上之情形下，Si-P缺陷也在磊晶膜成膜工序之後作為SF而明顯化。
因此，較佳為Si-P缺陷之最大邊長為不滿100nm，又較期望為Si-P缺陷之密度為不滿1×1012/cm3，較佳為進行如此地調整的結晶成長。
接下來，在基板的背面形成矽氧化膜(步驟S2)。
在功率MOSFET(metal oxide semiconductor field effect transistor；金屬氧化物半導體場效電晶體)中，一般來說於晶圓背面形成矽氧化膜。該矽氧化膜係藉由例如不滿500℃之低溫CVD所形成。又，該矽氧化膜係僅在晶圓的背面側形成至少厚度300nm以上。
該矽氧化膜是為了在後面的磊晶矽成長之時抑制伴隨著磷從基板背面脫離之磊晶成長膜中的電阻異常(自動摻雜)。
關於該CVD氧化膜，一般來說SiO2的密度低，有微孔存在，水分含有量也多，膜質差。
但是，在後面的工序中，若在氧化性氛圍下進行熱處理，則氧氣體會侵入微孔，形成表面熱氧化膜而將孔填埋，有著使CVD氧化膜緻密化的功能。又，就算水分從CVD氧化膜揮發，由於表面熱氧化膜也形成於晶圓(基板)表面，因此沒有使基板表面的霾惡化的疑慮，故較佳。
接下來，在前述基板的正面施予鏡面加工(步驟S3)。
該鏡面研磨係一邊使例如包含氧化矽(silica)粒子之漿料(slurry)流動一邊將晶圓表面推抵於研磨布，一邊旋轉一邊進行研磨。又，在步驟S3進行鏡面研磨的理由為，在上述晶圓背面形成矽氧化膜時，由於使晶圓的正面側與保護帶(protection tape)等接觸故導入有損傷。去除該損傷也包含在目的裡。另外，在該鏡面研磨中，Si-P缺陷係不減少。
接下來，以1100℃以上至1250℃以下的固定溫度將基板保持30分鐘以上至120分鐘以下(步驟S4)。
該熱處理的爐內氛圍是氧化性氛圍，具體來說是稱作氧氣體氛圍。因此，藉由該熱處理，表面熱氧化膜係於基板表面形成為厚度20nm以上至150nm以下。該表面熱氧化膜的厚度控制係能夠藉由調整氧化性氛圍之氧氣體的分壓來進行。
又，藉由如此地以1100℃以上至1250℃以下的固定溫度進行保持30分鐘以上至120分鐘以下，能夠有效地使Si-P缺陷消滅。結果，磊晶膜的SF缺陷得以抑制。
另外，在不滿1100℃且不滿30分鐘下無法充分地使Si-P缺陷消滅，在超過1250℃的溫度且超過120分鐘的時間下有著於基板導入有滑移差排的疑慮，故不佳。
另外，在前述表面熱氧化膜之厚度不滿20nm之情形下，表面熱氧化膜的面內均勻性差，於矽基板表面部分地引發活性氧化且被氣體蝕刻，故不佳。
另一方面，又在前述表面熱氧化膜係厚度超過150nm之情形下，在後工序之表面熱氧化膜的去除工序中，無法使背面側的CVD氧化膜殘留300nm以上， 故不佳。
接下來，以酸溶液或酸氛圍將其表面(正面側)氧化膜完全地去除(步驟S5)。
在前述的熱處理中，將形成於基板表面的表面熱氧化膜控制在20nm以上至150nm以下，例如使基板整體浸漬於稀氟化氫溶液(HF0.5%)，藉此表面側的表面熱氧化膜雖完全剝離，但能夠使背面側的CVD氧化膜殘留300nm以上。
矽基板表面的清淨化自不待言，由於在Si-P的缺陷消滅中也必須將表面自然氧化膜去除，故較期望為包含氧化膜去除工序。
另外，除了使基板整體浸漬於稀氟化氫溶液(HF0.5%)以外，也可以用HCl(氯化氫)等酸氛圍將其表面熱氧化膜去除。
又，針對磊晶膜成膜工序前的基板進行表面清淨化處理(步驟S6)。
在該表面清淨化處理工序中，以H2(氫)以及HCl(氯化氫)的混合氣體將表面矽用50nm以上至150nm以下的蝕刻予以去除。
如此，藉由進行基板的表面清淨化處理，能夠更減低磊晶膜成膜工序後的SF。此時，用HCl(氯化氫)氣體的缺陷去除是有效的，作為載體氣體(carrier gas)來說，較佳為使用H2(氫)與HCl(氯化氫)的混合氣體。
只是，在步驟S4結束時的缺陷殘留深度為大致100nm以下，若考慮其生產性等，則將表面矽弄成50nm以上至150nm以下的蝕刻為適當。
接下來，將單晶矽磊晶膜以1.3μm以上至10.0μm以下的厚度成膜。將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5μm/分鐘以上至6.0μm/分鐘以下之成膜速度來成膜(步驟S7)。
研究的結果，判明了存在著對SF減低適當的單晶矽磊晶膜之成長 速度以及溫度之組合。
亦即，判明了藉由將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5μm/分鐘以上至6.0μm/分鐘以下，能夠抑制LPD。
具體地舉出一例，針對藉由柴可拉斯基法進行了提拉的結晶方位(001)之φ200mm單晶矽實施了切片、背面氧化膜成膜、鏡面加工、氧化性氛圍下的熱處理以及正面氧化膜去除，然後連表面清淨化處理也實施了。
摻雜物為赤磷，提拉速度為0.8mm/min，將磁場強度設為3000高斯。然後，得到了電阻率為0.80Ωcm，氧濃度為0.8×1018atoms/cc，切片角度為0.3°的基板。
然後，將背面氧化膜成膜以CVD法在500℃之條件下形成，以使用氧化矽漿料與研磨布的機械式研磨對基板的正面做了鏡面加工。之後，在氧氣體氛圍下進行熱處理，使基板浸漬於稀氟化氫(0.5%)溶液，將已形成於正面側的表面熱氧化膜完全地去除。然後，在H2+SiHCl3氛圍下，以1150℃且成膜速度4μm/min成膜了磊晶膜4μm。
關於矽成膜，矽原子在表面的原子階(atomic step)上移動，藉此進行矽成膜。在該過程中，以該矽原子移動將因Si-P缺陷而起的矽原子之排列的紊亂予以修正，藉此能夠抑制SF。
因此，為了兼顧矽成膜與該修正，將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5μm/分鐘以上至6.0μm/分鐘以下之條件是必要的。
[實施例]
以下，基於實施例以及比較例來進一步地具體地說明本發明，不過本發明並非由這些實施例等所限制。
(實驗1)
使用了摻雜物為磷(P)，電阻率被調整在1.05mΩcm以下且固溶體氧濃度被 調整在0.9×1018atoms/cm3以下的φ200mm矽基板。
然後，將背面氧化膜成膜以CVD法在500℃之條件下形成300nm，以使用氧化矽漿料與研磨布的機械式研磨對基板的正面做了鏡面加工。
接下來，在氧氣體氛圍下將熱處理溫度設為1050℃、1100℃、1200℃、1250℃、1270℃，且以該溫度進行保持15分鐘、30分鐘、120分鐘、180分鐘的熱處理，使基板浸漬於稀氟化氫(0.5%)溶液，將已形成於正面側的表面熱氧化膜完全地去除。然後，在H2+SiHCl3氛圍下，以1150℃且成膜速度4μm/min成膜了磊晶膜4μm。
在磊晶成膜後，用科磊公司製SP1檢查了存在於表面之尺寸為65nm以上的LPD數。將其結果示於圖2。
如圖2所示，在溫度1100℃至1270℃，保持時間30分鐘至120分鐘下，作為判斷基準之LPD數成為200個以下。
另外，如圖2所示，例如溫度1270℃的線圖與溫度1250℃的線圖係重合，溫度1250℃以上係幾乎平移而沒有變化。
(實驗2)
進行了在將實驗1中的氧化性氛圍改變為氬氛圍之情形下之表面熱氧化膜的驗證。
熱處理條件是在氬氣體氛圍下以1200℃保持120分鐘。如圖3中的(a)、(b)所示，在為氬氣體之情形下，氬氣體會侵入背面CVD膜的微孔，氣體蝕刻了矽基板。
結果，形成有空隙，這會在磊晶成膜時成為往正面側的附著粒子的原因、磷之自動摻雜的原因，故不佳。
另外，圖3中的(a)是表示基板之背面狀態的照片，圖3中的(b)是圖3中的(a)之一部分放大圖。
(實驗3)
進行了為了在磊晶成膜時防止自動摻雜所必需的背面氧化膜之厚度的驗證。
具體來說，使用了摻雜物為磷(P)，電阻率被調整在1.05mΩcm以下且固溶體氧濃度被調整在0.9×1018atoms/cm3以下的φ200mm基板。
接下來，將背面氧化膜成膜在以CVD法500℃之條件下，形成了膜厚200nm、250nm、300nm、350nm、400nm。
之後，以使用氧化矽漿料與研磨布的機械式研磨對基板的正面做了鏡面加工。之後，在氧氣體氛圍下進行熱處理，將熱處理溫度設為1200℃，進行以該溫度保持120分鐘之熱處理，之後，使基板浸漬於稀氟化氫(0.5%)溶液，將已形成於正面側的表面熱氧化膜完全地去除。然後，在H2+SiHCl3氛圍下，以1150℃且成膜速度4μm/min成膜了磊晶膜4μm。
然後，使用擴散電阻測定法(Spreading Resistance Analysis)驗證了磷往磊晶層的自動摻雜。將其結果示於表1。
如該表1所示，可知背面氧化膜厚為300nm以上能夠防止磷往磊晶層的自動摻雜。
Figure 110105595-A0305-02-0017-1
Figure 110105595-A0305-02-0018-2
(實驗4)
接下來，以7×1019atoms/cm3至1.3×1020atoms/cm3的範圍使結晶中的磷之摻雜量變化，調整育成條件，製作了使Si-P缺陷的尺寸與密度之水準變化了的結晶(固溶體氧濃度為0.9×1018atoms/cm3以下)。
然後，用剖面穿透式電子顯微鏡(Transmission Electron Microscope)觀察測定了Si-P缺陷的尺寸與密度。將其結果示於圖4。用科磊公司製SP1檢查了存在於表面之尺寸為65nm以上的LPD數，LPD數為200個以下的當作OK，在比200個還多的情形下當作NG。
結果，如圖4所示，可知在Si-P缺陷尺寸為不滿100nm且密度為不滿1×1012/cm3之情形下會成為OK。
另外，有著成為OK的結晶全部是磷濃度7×1019atoms/cm3以下的結晶之共通點。亦即，可知若磷濃度為7×1019atoms/cm3以下，則Si-P缺陷尺寸為不滿100nm且密度為不滿1×1012/cm3，能夠抑制SF的產生。
(實驗5)
使用將結晶中的磷之摻雜量設為1.3×1020atoms/cm3(基板電阻率0.6mΩcm)，固溶體氧濃度設為0.9×1018atoms/cm3以下的φ200mm基板，將背面氧化膜成膜在以CVD法500℃之條件下形成了膜厚300nm。
之後，以使用氧化矽漿料與研磨布的機械式研磨對基板的正面做了鏡面加工。之後，在氬或氧氣體氛圍下進行熱處理，將熱處理溫度設為1200℃，進行 以該溫度保持120分鐘之熱處理，之後，使基板浸漬於稀氟化氫(0.5%)溶液，將已形成於正面側的表面熱氧化膜完全地去除。
然後，在H2+SiHCl3氛圍下，以1150℃且成膜速度4μm/min成膜了磊晶膜4μm。
然後，磊晶成膜後，用科磊公司製SP1檢查了存在於表面之尺寸為65nm以上的LPD數之結果，在為氬之情形下LPD數超過200個，在為氧之情形下不滿200個。
如此，以作為用氬與氧來磊晶成膜後的LPD數有差異的理由來說，如以下說明般，取決於從晶圓表面起算的深度方向的磷之濃度剖線(concentration profile)。
圖5是模擬了由熱處理工序所致的磷之濃度剖線的結果。模擬係將基板的磷濃度設為1.3×1020atoms/cm3，將最表面的磷濃度設為1.0×1017atoms/cm3作為邊界條件。判明了：在為氬之情形下，從表面起算的深度300nm下的磷之濃度超過7×1019atoms/cm3，在為氧之情形下，藉著由填隙矽之注入所致的磷之增值擴散，從表面起算的深度300nm下的磷之濃度成為7×1019atoms/cm3以下。
另外，在磷濃度為7×1019atoms/cm3以下之情形下，由於Si-P缺陷尺寸成為不滿100nm且Si-P缺陷密度成為不滿1×1012/cm3，因此磊晶後的LPD數係成為200個以下，能夠有效地抑制SF產生。

Claims (4)

  1. 一種矽晶圓的製造方法，係在基板的表面形成單晶矽磊晶膜，前述基板係從藉由柴可拉斯基法育成的單晶矽鑄錠所製造，摻雜物為磷，電阻率被調整在1.05mΩcm以下，固溶體氧濃度被調整在0.9×1018atoms/cm3以下；前述矽晶圓的製造方法係具備以下工序：僅在前述基板之背面藉由化學氣相沉積法以500℃以下溫度形成至少厚度300nm以上的矽氧化膜；熱處理工序，係在形成前述矽氧化膜的工序之後，在氧化性氛圍下以1100℃以上至1250℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下；以及表面熱氧化膜去除工序，係在前述熱處理工序之後，將已形成於前述基板之表面側的表面熱氧化膜予以去除；其中前述矽晶圓的製造方法係包含：磊晶膜成膜工序，係在前述表面熱氧化膜去除工序之後，將單晶矽磊晶膜予以成膜。
  2. 如請求項1所記載之矽晶圓的製造方法，其中於從前述單晶矽鑄錠所製造的前述基板係包含有磷在前述單晶矽鑄錠育成時聚集而形成的矽-磷缺陷，前述矽-磷缺陷的最大邊長為不滿100nm且密度為不滿1×1012/cm3。
  3. 如請求項1所記載之矽晶圓的製造方法，其中在前述氧化性氛圍下的前述熱處理工序後的前述基板中，從前述基板的表面至深度300nm為止的區域之磷的濃度為7×1019/cm3以下。
  4. 如請求項1所記載之矽晶圓的製造方法，其中在前述氧化性氛圍下的前述熱處理工序中，形成於前述基板的表面之前述表面熱氧化膜的厚度為20nm以上至150nm以下。
TW110105595A 2020-02-19 2021-02-19 矽晶圓的製造方法 TWI758098B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-026334 2020-02-19
JP2020026334A JP2021130579A (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW202146717A TW202146717A (zh) 2021-12-16
TWI758098B true TWI758098B (zh) 2022-03-11

Family

ID=77391262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105595A TWI758098B (zh) 2020-02-19 2021-02-19 矽晶圓的製造方法

Country Status (6)

Country Link
US (1) US20230073641A1 (zh)
JP (1) JP2021130579A (zh)
CN (1) CN115135818B (zh)
DE (1) DE112021001213T5 (zh)
TW (1) TWI758098B (zh)
WO (1) WO2021166897A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081720A1 (ja) * 2007-12-21 2009-07-02 Sumco Corporation エピタキシャルシリコンウェーハの製造方法
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法
JP2019186449A (ja) * 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN110603350A (zh) * 2017-04-06 2019-12-20 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470231B2 (ja) * 1999-03-31 2010-06-02 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
JP3493371B2 (ja) * 1999-12-17 2004-02-03 独立行政法人産業技術総合研究所 シリコン酸化膜の形成方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5890587B2 (ja) * 2013-04-24 2016-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP6358472B2 (ja) * 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6835006B2 (ja) * 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081720A1 (ja) * 2007-12-21 2009-07-02 Sumco Corporation エピタキシャルシリコンウェーハの製造方法
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法
CN110603350A (zh) * 2017-04-06 2019-12-20 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP2019186449A (ja) * 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN115135818B (zh) 2023-04-18
DE112021001213T5 (de) 2023-03-02
TW202146717A (zh) 2021-12-16
US20230073641A1 (en) 2023-03-09
JP2021130579A (ja) 2021-09-09
WO2021166897A1 (ja) 2021-08-26
CN115135818A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
JP2001144275A (ja) 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP5621791B2 (ja) シリコン単結晶ウェーハの製造方法及び電子デバイス
JP4682508B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
TWI758098B (zh) 矽晶圓的製造方法
WO2011007678A1 (ja) エピタキシャルシリコンウェーハとその製造方法
TWI741950B (zh) 矽晶圓的製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
TWI753774B (zh) 矽晶圓的製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
KR101960979B1 (ko) 평평한 도펀트 깊이 프로파일을 갖는 반도체 웨이퍼를 어닐링하기 위한 프로세스
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
TWI768712B (zh) 單晶矽的製造方法
US20230243062A1 (en) Silicon wafer and method for producing silicon wafer
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2007306028A (ja) 半導体装置の製造方法