JP7491705B2 - 半導体シリコンウェーハの製造方法 - Google Patents

半導体シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP7491705B2
JP7491705B2 JP2020026334A JP2020026334A JP7491705B2 JP 7491705 B2 JP7491705 B2 JP 7491705B2 JP 2020026334 A JP2020026334 A JP 2020026334A JP 2020026334 A JP2020026334 A JP 2020026334A JP 7491705 B2 JP7491705 B2 JP 7491705B2
Authority
JP
Japan
Prior art keywords
substrate
less
oxide film
defects
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026334A
Other languages
English (en)
Other versions
JP2021130579A (ja
Inventor
剛士 仙田
治生 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2020026334A priority Critical patent/JP7491705B2/ja
Priority to US17/760,224 priority patent/US20230073641A1/en
Priority to PCT/JP2021/005676 priority patent/WO2021166897A1/ja
Priority to DE112021001213.4T priority patent/DE112021001213T5/de
Priority to CN202180015717.1A priority patent/CN115135818B/zh
Priority to TW110105595A priority patent/TWI758098B/zh
Publication of JP2021130579A publication Critical patent/JP2021130579A/ja
Application granted granted Critical
Publication of JP7491705B2 publication Critical patent/JP7491705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体シリコンウェーハの製造方法に関し、特に、ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整された基板上に、Ｓｉ単結晶エピタキシャル膜を成膜する半導体シリコンウェーハの製造方法に関する。
パワーＭＯＳ用エピウェーハの基板抵抗率は、最も進んだウェーハでは１ｍΩｃｍ以下である。この基板抵抗率を低下させるためには、ドーパント濃度を増加させる必要がある。そのため、ｎタイプドーパント種は砒素やアンチモンから比較的揮発性の低い燐（Ｐ）へと移行しており、その濃度は約１×１０２０ａｔｏｍｓ／ｃｃ程度となっている。
このように、ドーパント濃度を増加してエピタキシャル膜を成長させると、特許文献１～３に記載されているように、積層欠陥（スタッキングフォルト、以下、ＳＦともいう）がエピタキシャル膜に発生する。特に、抵抗率１．１ｍΩｃｍ以下の基板において、ＳＦが発生しやすかった。
このＳＦ原因となる結晶欠陥は、特許文献１、２において、Ｐと酸素（Ｏ）のクラスター欠陥と推察されると報告されており、また熱処理やエピ成長での抑制技術が報告されている。
具体的には、リンがドープされたシリコンウェーハを加熱すると、リンと酸素のクラスター（微小析出物）が形成される。この後、シリコンウェーハ表面に存在する自然酸化膜除去を目的に、水素ガス雰囲気下で熱処理（以下、「水素ベーク処理」という）が施されると、水素ガスによるエッチング作用と、シリコンウェーハの最表層とクラスターとのエッチング速度の違いとから、クラスターが選択的にエッチングされ微小ピットとなる。
この微小ピットが形成されたシリコンウェーハに対してエピタキシャル成長を行うと、微小ピットが起源となってエピタキシャル膜内にＳＦとなって発生すると推察されることが報告されている。
そして、特許文献１には、ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において１２００℃以上１２２０℃以下の温度で熱処理を行うアルゴンアニール工程と、前記アルゴンアニール工程後の前記シリコンウェーハに対し、水素ガス雰囲気下において１０５０℃以上１２００℃以下の温度で３０秒以上３００秒以下の熱処理を行う水素ベーク工程と、前記水素ベーク工程後の前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル膜成長工程とを有するエピタキシャルシリコンウェーハの製造方法が示され、エピタキシャル膜のＳＦを抑制できることが示されている。
また、特許文献２においても、特許文献１と同様に、エピタキシャルシリコンウェーハの製造方法が示され、エピタキシャル膜のＳＦを抑制できることが示されている。
特許第５８４５１４３号公報 特許第６４７７２１０号公報
ところで、特許文献１、２に示された対策では、充分なＳＦ低減が困難であることが、本発明者らの実験を通じて明確となった。
実験では、リンがドープされ、抵抗率が０．８ｍΩｃｍで、酸素濃度が０．８×１０１８／ｃｍ３のチョクラルスキー法で育成したφ２００ｍｍ単結晶シリコンウェーハにおいて、アルゴンガス雰囲気下、１２００℃で１時間の熱処理を行った。
続いて、水素ガス雰囲気下、１１８０℃で６０秒の水素ベーク処理を行った後、ウェーハ表面に３μｍ厚のエピタキシャル膜を成長させた。
その後、KLA-Tencor社製SP-1のDCNモードで測定される９０ｎｍサイズ以上のＬＰＤ数を評価したところ、ＳＦに起因するＬＰＤ密度は少なくとも１０ケ／ｃｍ２以上（ウェーハ１枚あたり３１４０ケ以上）観察された。
このようにアルゴンガス雰囲気下の熱処理で表層の固溶酸素濃度を充分低減しても、ＳＦの抑制が困難であった。
本発明者らは、上記課題を解決するために、エピタキシャル膜におけるＳＦの抑制を鋭意、研究した。
その結果、本発明者らは、Ｓｉ結晶中の酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下の場合には、Ｐを含む欠陥の種類がＡｔｏｍｉｃ％オーダーのＰおよびＳｉから形成される、Ｓｉ－Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）であることを見出した。
また、Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）は、その内部に内在的な余剰Ｓｉ面（ＳＦ）を有し（参考文献４および５）、これがエピタキシャル膜の成膜前の基板表面での結晶歪みとなり、その後のエピタキシャル膜の成膜で、エピタキシャル膜（エピ層）を伝播するＳＦになることが判明した。
このＳｉ－Ｐ欠陥とは、下記参考文献４および５に示す通り、Ｓｉと数ａｔｏｍｉｃ％のＰを含有する板状欠陥である。Ｐは原子位置ではなく格子間に存在し、また余剰Ｓｉ（外部ＳＦ）も含まれる。欠陥周囲の抵抗率から推定されるＰ濃度は０．２ａｔｏｍｉｃ％程度であり、局所的にＰが凝集し、かつ結晶歪みを有する。
参考文献４、５は下記の通りである。
参考文献４：29th International Conference on Defectsin Semiconductors, Atomic structures of grown-in Si-P precipitates inred-phosphorus heavily doped CZ-Si crystals (TuP-16)
参考文献５：第７８回 応用物理学会秋季学術講演会 赤燐高ドープＣＺ－Ｓｉ結晶における Ｓｉ－Ｐ析出物の構造解析 (7p-PB6-6)
本発明は、上記知見に基づいてなされたものであり、Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）を抑制し、エピタキシャル膜におけるＳＦを抑制することができる、シリコンウェーハの製造方法を提供することを目的とする。
上記目的を達成するためになされた、本発明にかかるシリコンウェーハの製造方法は、チョクラルスキー法により育成されたＳｉ単結晶インゴットから製造された基板が、ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整された基板であって、前記基板の表面にＳｉ単結晶エピタキシャル膜を形成する、シリコンウェーハの製造方法において、基板の裏面のみに、少なくとも厚さ３００ｎｍ以上のＳｉ酸化膜を、５００℃以下温度でＣＶＤ法により形成する工程と、前記Ｓｉ酸化膜の形成工程の後、前記基板を、酸化性雰囲気下で、１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持する熱処理工程と、前記熱処理工程の後、前記基板の表面側に形成された熱酸化膜を除去する表面酸化膜除去工程と、を備え、前記表面酸化膜除去工程の後、Ｓｉ単結晶エピタキシャル膜を成膜するエピタキシャル膜成膜工程と、を含み、前記酸化性雰囲気下の熱処理工程において、基板表面に形成される熱酸化膜の厚さが、２０ｎｍ以上１５０ｎｍ以下であり、前記酸化性雰囲気下の熱処理工程後の基板において、基板表面から深さ３００ｎｍまでの領域のリン（Ｐ）の濃度が７×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下である、ことを特徴としている。
このように、本発明にかかるシリコンウェーハの製造方法は、基板を、酸化性雰囲気下で、１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持する熱処理が行われるため、Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）を消滅させることができるため、エピタキシャル膜におけるＳＦを抑制することができる。
リン（Ｐ）をドープし、抵抗率が１．０５ｍΩｃｍ以下（Ｐ濃度７×１０１９ａｔｏｍｓ／ｃｍ３以上）で調整されたＳｉ単結晶中の固溶酸素濃度を０．９×１０１８ａｔｏｍｓ／ｃｍ３以下とすることは、結晶中でＰが凝集して出来る欠陥をＳｉ－Ｐ欠陥（ＰとＯのクラスターではなく）とするための必要条件である。
即ち、上記条件を満たさない場合には、ＰとＯのクラスターが形成され、酸化性雰囲気下で、１１００℃以上１２５０℃以下の範囲の一定温度で、３０分以上１２０分以下保持しても消滅させることはできない。
このように、リン（Ｐ）をドープし、抵抗率が１．０５ｍΩｃｍ以下（Ｐ濃度７×１０１９ａｔｏｍｓ／ｃｍ３以上）で調整されたＳｉ単結晶中の固溶酸素濃度を０．９×１０１８ａｔｏｍｓ／ｃｍ３以下とし、結晶中でＰが凝集して出来る欠陥をＳｉ－Ｐ欠陥としたため、酸化性雰囲気下で、１１００℃以上１２５０℃以下の範囲の一定温度で、３０分以上１２０分以下保持することによって、Ｓｉ－Ｐ欠陥を効果的に消滅させることができる。
ここで、酸化性雰囲気とは、Ｏ２ガス雰囲気をいう。
また、前記熱処理が、１１００℃未満もしくは３０分未満では、Ｓｉ－Ｐ欠陥の消滅が不十分であり、１２５０℃より高いもしくは１２０分より長いと、基板にスリップ転位が導入される虞があるため好ましくない。
このＳｉ－Ｐ欠陥を消滅できるのは、以下の理由によるものと推察される。
酸化性雰囲気で熱処理を行うと、基板表面が酸化され、表面酸化膜（ＳｉＯ２）と、バルク（Ｓｉ）界面にて発生する応力を緩和するために、その界面にて格子間Ｓｉが発生する。
これにより、Ｓｉ基板内は格子間Ｓｉが過飽和な状態（熱平衡濃度以上に存在する状態）となる。格子間Ｓｉが過飽和な状態になると、格子間Ｓｉ機構で拡散するＰは拡散速度が上がる（例えば、S. T. Dunham and N. Jeng,Appl. Phys. Lett., 59, 2016 (1991)）。
この効果を利用することによって、表層でＰが外方拡散にて濃度低下し易くなるため、Ｓｉ－Ｐ欠陥の消滅が加速される。
更に、本発明にかかるシリコンウェーハの製造方法は、熱処理工程前に、ウェーハの裏面側のみに、少なくとも厚さ３００ｎｍ以上の酸化膜を５００℃以下の温度でＣＶＤ法により形成する工程を備えている。
これは、後のＳｉエピタキシャル成長の際、基板裏面からのＰの脱離に伴うエピタキシャル成長膜中における抵抗異常（オートドープ）を抑制するためである。
しかしながら、このようなＣＶＤ酸化膜は、比較的低温でも厚く形成できるが、一般的にＳｉＯ２の密度が低く、マイクロポアが存在し、水分含有量も多く、膜質が悪い。
このようなＣＶＤ酸化膜を有するＳｉ基板に対して、例えば、Ａｒガスなどの非酸化性雰囲気下で熱処理を行うと、マイクロポアにＡｒガスが侵入し、ガスエッチングされ、ＣＶＤ酸化膜とＳｉ界面との間に空隙を形成し、膜の密着性が損なわれるだけでなく、水分が揮発して、基板表面のヘイズ（曇り）を悪化させる。
一方、酸化性雰囲気下で熱処理を行うと、マイクロポアにＯ２ガスが侵入し、熱酸化膜を形成してポアを埋め、ＣＶＤ酸化膜を緻密化させる働きがある。更には、ＣＶＤ酸化膜から水分が揮発しても基板表面に熱酸化膜が形成されているため、基板表面のヘイズを悪化させる虞がない。
そのため、基板の裏面のみに、少なくとも厚さ３００ｎｍのＳｉ酸化膜を、５００℃以下温度でＣＶＤ法により形成し、この基板を、酸化性雰囲気下で、１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持する熱処理が行われる。
その後、ウェーハ（基板）の表面側に形成された酸化膜を除去した後、Ｓｉ単結晶エピタキシャル膜を成膜する。
ここで、前記Ｓｉ単結晶インゴットから製造された基板に、Ｓｉ単結晶インゴット育成時にＰが凝集して形成されるＳｉ－Ｐ欠陥が含まれ、前記Ｓｉ－Ｐ欠陥の最大辺長さが１００ｎｍ未満、かつその密度が１×１０１２／ｃｍ３未満であることが望ましい。
Ｓｉ－Ｐ欠陥に起因するＳＦを抑制するためには、Ｓｉ－Ｐ欠陥の最大辺長さが１００ｎｍ未満、かつその密度が１×１０１２ ケ／ｃｍ ３ 未満であることが必要である。
これは、基板（Ｓｉウェーハ）中に存在するＳｉ－Ｐ欠陥が、エピタキシャル膜成長後に、ＳＦ（ＬＰＤ：Light Point Defectとして検出）として顕在化するには、Ｓｉ－Ｐ欠陥のサイズと密度に閾値が存在する。
即ち、Ｓｉ－Ｐ欠陥の最大辺長さが１００ｎｍ以上、あるいはその密度が１×１０１２ ケ／ｃｍ ３ 以上である場合には、ＳＦとして顕在化するため、好ましくない。
また、前記酸化性雰囲気下の熱処理工程後の基板において、基板表面から深さ３００ｎｍまでの領域のリン（Ｐ）の濃度は７×１０１９ ａｔｏｍｓ／ｃｍ３以下である。
前記酸化性雰囲気下の熱処理工程後の基板において、リン（Ｐ）の濃度を７×１０１９ ａｔｏｍｓ／ｃｍ ３ 以下に制御することによって、基板表面から深さ３００ｎｍまでのＳｉ－Ｐ欠陥の最大辺長さを１００ｎｍ未満、かつその密度を１×１０１２ ケ／ｃｍ ３ 未満とすることができる。
したがって、少なくとも基板表面から深さ３００ｎｍまでの領域のリン（Ｐ）の濃度が７×１０１９ ａｔｏｍｓ／ｃｍ ３ 以下であれば、基板表面にエピタキシャル膜を形成させても、ＳＦが発生しないため、好ましい。
また、前記酸化性雰囲気下の熱処理工程において、基板表面に形成される熱酸化膜の厚さは、２０ｎｍ以上１５０ｎｍ以下である。
この熱酸化膜の厚さ制御は、Ｏ２ガスの分圧の調整によって行うことができる。
熱処理後は、エピタキシャル膜を形成させるために、表面の熱酸化膜を排除する必要があるが、表面酸化膜のみを除去することは複数の工程が必要でコストがかかる。
このため、基板表面に形成される熱酸化膜を２０ｎｍ以上１５０ｎｍ以下に制御することで、例えば、希ＨＦ溶液（ＨＦ０．５％）に基板全体を浸漬させて、表面側（おもて面側）の熱酸化膜は完全剥離するが、裏面側のＣＶＤ酸化膜は３００ｎｍ以上残留させることができる。
尚、前記熱酸化膜が２０ｎｍ未満だと、熱酸化膜の面内均一性が悪く、部分的にはＳｉ基板表面でアクティブ酸化が起こりガスエッチングされ表面が粗れるため好ましくない。
また、前記熱酸化膜が１５０ｎｍよりも厚いと希ＨＦ溶液に浸漬させた際、裏面のＣＶＤ酸化膜を３００ｎｍ以上残留させることが難しくなるため好ましくない。
また、前記おもて面酸化膜除去工程の後、エピタキシャル膜成膜工程前に、基板の表面を５０ｎｍ以上１５０ｎｍ以下除去することが望ましい。
これは、熱処理後のウェーハ表面の粗さを修正するためであり、また熱処理時の付着パーティクルの焼き付きを除去するためである。また、エピタキシャル膜成膜工程前に、基板の表面を５０ｎｍ以上１５０ｎｍ以下除去することで、エピタキシャル膜成膜工程の歩留が向上する。
本発明によれば、Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）を抑制し、エピタキシャル膜におけるＳＦを抑制することができる。
図１は、本発明にかかるシリコンウェーハの製造方法の実施形態のフローチャートを示す図である。 図２は、実験１の結果を示す図であって、保持時間とＬＰＤ数（６５ｎｍ）の関係を示す図である。 図３は、実験２の結果を示す図であって、（ａ）は基板の裏面状態を示す写真であり、図３（ｂ）は図３（ａ）の一部拡大写真である。 図４は、実験４の結果を示す図であって、Ｓｉ－Ｐ欠陥サイズと、Ｓｉ－Ｐ欠陥密度の関係、およびエピ後のＳＦ発生閾値を示す図である。 図５は、実験５の結果を示す図であって、表面から深さ方向のリンの濃度の関係を示す図である。 図６は、水冷体を備える引上げ装置の概略構成図である。
本発明にかかるシリコンウェーハの製造方法の実施形態について、図１、図２に基づいて説明する。尚、以下に示す実施形態は一例を示すものであって、本発明はこの実施形態に制限されるものではない。
本発明にかかるシリコンウェーハの製造方法に用いられる基板は、チョクラルスキー法により育成されたＳｉ単結晶インゴットから製造された基板であって、ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下（Ｐ濃度７×１０１９ａｔｏｍｓ／ｃｍ３以上）で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整された基板である。また、この基板には、Ｓｉ－Ｐ欠陥が含まれる（ステップＳ１）。
この基板は、例えば、チョクラルスキー法によりＳｉ単結晶を成長させ、Ｓｉ単結晶インゴットを製作する際、引き上げ炉内に水冷体を設置して結晶を強制的に冷却し、かつ引上速度を０．５以上１．０ｍｍ／ｍｉｎとし、さらに磁場印加を２０００以上４０００Ｇａｕｓｓ以下で行うことで、温度勾配を大きくし、組成的過冷却現象を抑制すると共に、Ｐ凝集欠陥（Ｓｉ－Ｐ欠陥）を抑制することによって、製作することができる。
具体的には、例えば、図６に示すような引上げ装置１を用いることができる。この引上げ装置１にあっては、引上げ炉２の上部と遮蔽板４との間に円筒状の水冷体３が設置され、この水冷体３によって引上げ中のシリコン単結晶５を強制的に冷却する。
尚、図中、符号６は石英ガラスルツボ、符号７はヒータ、符号８は磁場印加部、符号９はシリコン単結晶５を引上げるワイヤーである。
また、Ｓｉ単結晶インゴットを、スライス角度が主表面方位に対して０．１°以上０．４°以下の範囲となるようにスライスし、基板を製作するのが好ましい。前記基板のスライス角度は、エピタキシャル膜の成膜時のＳＦの成長と消滅に影響を与える。主表面方位はＳｉ（１００）であり、スライス角度は前記主表面方位に対して０．１°以上０．４°以下の範囲である。
即ち、スライス角度は前記主表面方位に対して０．１°以上０．４°以下の範囲とすることにより、ＳＦの欠陥消滅にはエピタキシャル膜の成膜中にＳｉ原子が移動をおこなうパスとなるＳｉステップ幅が形成される。このＳｉステップ幅が形成されることにより、Ｓｉ原子が移動することができ、Ｓｉ原子歪みが除去され、ＳＦを消滅させることができる。
上記したように、製作された基板は、抵抗率が１．０５ｍΩｃｍ以下、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下、結晶中にＰが凝集して形成される欠陥の実体がＳｉ－Ｐ結晶欠陥である欠陥を含んでいる（ステップＳ１）。
抵抗率が１．０５ｍΩｃｍ以下、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下の基板は、社会的に求められている水準の基板である。しかも、上記した基板の製作方法によっても，Ｓｉ－Ｐ結晶欠陥は抑制されるものの、結晶中に残存する。
尚、前記抵抗率、前記固溶酸素濃度は、ドーパント濃度、引上速度、磁場強度を調整することによって得ることができる。
このようにして製作された基板のＳｉ－Ｐ欠陥の実体は、最大辺長さが１００ｎｍ未満、かつその密度が１×１０１２ ケ／ｃｍ ３ 未満であることが望ましい。
Ｓｉ－Ｐ欠陥の最大辺長さが１００ｎｍ以上の場合に、Ｓｉ－Ｐ欠陥がエピタキシャル膜成膜工程の後、ＳＦ（ＬＰＤ）として顕在化する。またＳｉ－Ｐ欠陥の密度が１×１０１２ ケ／ｃｍ ３ 以上の場合においてもエピタキシャル膜成膜工程の後、ＳＦとして顕在化する。
よって、Ｓｉ－Ｐ欠陥の最大辺長さが１００ｎｍ未満であることが好ましく、またＳｉ－Ｐ欠陥の密度が１×１０１２ ケ／ｃｍ ３ 未満であることが望ましく、このように調整された結晶成長をおこなうことが好ましい。
次に、基板の裏面にＳｉ酸化膜を形成する（ステップＳ２）。
パワーＭＯＳＦＥＴでは、一般的にウェーハ裏面にＳｉ酸化膜が形成される。このＳｉ酸化膜は、例えば５００℃未満の低温ＣＶＤにより形成される。また、このＳｉ酸化膜は、ウェーハの裏面側のみに、少なくとも厚さ３００ｎｍ以上形成される。
このＳｉ酸化膜は、後のＳｉエピタキシャル成長の際、基板裏面からのＰの脱離に伴うエピタキシャル成長膜中における抵抗異常（オートドープ）を抑制するためである。
このＣＶＤ酸化膜は、一般的にＳｉＯ２の密度が低く、マイクロポアが存在し、水分含有量も多く、膜質が悪い。
しかしながら、後の工程において、酸化性雰囲気下で熱処理を行うと、マイクロポアにＯ２ガスが侵入し、熱酸化膜を形成してポアを埋め、ＣＶＤ酸化膜を緻密化させる働きがある。また、ＣＶＤ酸化膜から水分が揮発してもウェーハ（基板）表面に熱酸化膜が形成されているため、基板表面のヘイズを悪化させる虞がないため好ましい。
続いて、前記基板のおもて面に、鏡面加工が施される（ステップＳ３）。
この鏡面研磨は、例えば、シリカ粒子を含むスラリーを流しながらウェーハ表面を研磨布に押し当て、回転させながら研磨を行う。また、ステップＳ３で鏡面研磨を行う理由は、上記ウェーハ裏面にＳｉ酸化膜を形成する際、ウェーハのおもて面側を保護テープなどに接触させるためダメージが導入されている。このダメージを除去することも目的として含まれている。尚、この鏡面研磨では、Ｓｉ－Ｐ欠陥は減少しない。
続いて、基板を１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持する（ステップＳ４）。
この熱処理の炉内雰囲気は、酸化性雰囲気であり、具体的には、Ｏ２ガス雰囲気をいう。そのため、この熱処理によって、基板表面には、熱酸化膜が厚さ２０ｎｍ以上１５０ｎｍ以下に形成される。この熱酸化膜の厚さ制御は、酸化性雰囲気のＯ２ガスの分圧の調整によって行うことができる。
また、このように１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持することにより、Ｓｉ－Ｐ欠陥を効果的に消滅させることができる。その結果、エピタキシャル膜のＳＦ欠陥が抑制される。
尚、１１００℃未満、また３０分未満では、Ｓｉ－Ｐ欠陥を十分に消滅させることができず、１２５０℃を越える温度、また１２０分を超える時間では、基板にスリップ転位が導入される虞があるため好ましくない。
尚、前記熱酸化膜の厚さ２０ｎｍ未満の場合には、熱酸化膜の面内均一性が悪く、部分的にはＳｉ基板表面でアクティブ酸化が起こりガスエッチングされるため好ましくない。
一方、また、前記熱酸化膜が厚さ１５０ｎｍを超える場合には、後工程の表面酸化膜の除去工程において、裏面側のＣＶＤ酸化膜を３００ｎｍ以上残留させることができないため、好ましくない。
次に、酸溶液もしくは酸雰囲気でその表面（おもて面側）酸化膜を完全に除去する（ステップＳ５）。
前記した熱処理で、基板表面に形成される熱酸化膜を２０ｎｍ以上１５０ｎｍ以下に制御することで、例えば、希ＨＦ溶液（ＨＦ０．５％）に基板全体を浸漬させて、表面側の熱酸化膜は完全剥離するが、裏面側のＣＶＤ酸化膜は３００ｎｍ以上残留させることができる。
Ｓｉ表面の清浄化はもちろん、Ｓｉ－Ｐの欠陥消滅にも表面自然酸化膜を除去する必要があるため、酸化膜除去工程を含むことが望ましい。
尚、希ＨＦ溶液（ＨＦ０．５％）に基板全体を浸漬させる以外に、ＨＣｌ（塩化水素）等の酸雰囲気でその表面酸化膜を除去しても良い。
また、エピタキシャル膜成膜工程前の基板に対して、表面清浄化処理を行う（ステップＳ６）。
この表面清浄化処理工程では、Ｈ２（水素）およびＨＣｌ（塩化水素）の混合ガスで、表面Ｓｉを５０ｎｍ以上１５０ｎｍ以下エッチングで除去する。
このように、基板の表面清浄化処理を行うことにより、エピタキシャル膜成膜工程後のＳＦをより低減することができる。このとき、ＨＣｌ（塩化水素）ガスでの欠陥除去が有効であり、キャリアガスとしてＨ２（水素）とＨＣｌ（塩化水素）の混合ガスを使用するのが好ましい。
ただし、ステップＳ４終了時における欠陥残存深さは概ね１００ｎｍ以下であり、その生産性などを考慮すると、表面Ｓｉを５０ｎｍ以上１５０ｎｍ以下のエッチングが適切である。
続いて、Ｓｉ単結晶エピタキシャル膜を１．３μｍ以上１０．０μｍ以下の厚さで成膜する。Ｓｉ成膜温度を１１００℃以上１１５０℃以下、かつその速度を３．５μｍ／分以上６．０μｍ／分以下の成膜速度で成膜する（ステップＳ７）。
研究の結果、ＳＦ低減に適切な、Ｓｉ単結晶エピタキシャル膜の成長速度および温度の組み合わせがあることが判明した。
すなわち、Ｓｉ成膜温度を１１００℃以上１１５０℃以下、かつその速度を３．５μｍ／分以上、６．０μｍ／分以下とすることによって、ＬＰＤを抑制することができることが判明した。
具体的に一例を挙げれば、チョクラルスキー法により引き上げた結晶方位（００１）のφ２００ｍｍ単結晶Ｓｉを、スライス、裏面酸化膜成膜、鏡面加工、酸化性雰囲気下の熱処理、および、おもて面酸化膜除去、そして表面清浄化処理まで実施した。
ドーパントは赤燐、引上げ速度は、０．８ｍｍ／ｍｉｎ、磁場強度を３０００Ｇａｕｓｓとした。そして、抵抗率は０．８０Ωｃｍ、酸素濃度は０．８×１０１８ａｔｏｍｓ／ｃｃ、スライス角度は０．３°とした基板を得た。
そして、裏面酸化膜成膜をＣＶＤ法にて５００℃の条件下で形成し、基板のおもて面をシリカスラリーと研磨布を用いた機械的な研磨で鏡面加工した。その後、Ｏ２ガス雰囲気下で、熱処理を行い、希ＨＦ（０．５％）溶液に、基板を浸漬させて、おもて面側に形成した熱酸化膜を完全に除去した。そして、Ｈ２＋ＳｉＨＣｌ３雰囲気下、１１５０℃、成膜速度４μｍ／ｍｉｎにて、エピ膜４μｍを成膜した。
Ｓｉ成膜は、表面の原子ステップ上をＳｉ原子が移動することにより、Ｓｉ成膜なされる。この過程で、Ｓｉ－Ｐ欠陥起因のＳｉ原子の配列の乱れを、このＳｉ原子移動で修正することにより、ＳＦを抑制することができる。
したがって、Ｓｉ成膜とこの修正とを両立するためには、Ｓｉ成膜温度を１１００℃以上１１５０℃以下、かつその速度を３．５μｍ／分以上、６．０μｍ／分以下の条件が必要である。
以下、本発明を実施例及び比較例に基づいてさらに具体的に説明するが、本発明はこれら実施例等により制限されるものではない。
（実験１）
ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整されたφ２００ｍｍＳｉ基板を用いた。
そして、裏面酸化膜成膜をＣＶＤ法にて５００℃の条件下で３００ｎｍ形成し、基板のおもて面をシリカスラリーと研磨布を用いた機械的な研磨で鏡面加工した。
次に、Ｏ２ガス雰囲気下で、熱処理温度を１０５０℃、１１００℃、１２００℃、１２５０℃、１２７０℃とし、その温度で１５分、３０分、１２０分、１８０分保持する熱処理を行い、希ＨＦ（０．５％）溶液に、基板を浸漬させて、おもて面側に形成した熱酸化膜を完全に除去した。そして、Ｈ２＋ＳｉＨＣｌ３雰囲気下、１１５０℃、成膜速度４μｍ／ｍｉｎにて、エピ膜４μｍを成膜した。
エピ成膜後、表面に存在するサイズ６５ｎｍ以上のＬＰＤ数をKLA-Tencor社製SP1で検査した。その結果を図２に示す。
図２に示すように、温度１１００℃～１２７０℃、保持時間３０分～１２０分で、判断基準であるＬＰＤ数２００ケ以下となった。
なお、図２に示すように、例えば、温度１２７０℃の線図と温度１２５０℃の線図は重なり合い、温度１２５０℃以上は、ほとんど横ばいで変化がなかった。
（実験２）
実験１における酸化性雰囲気をＡｒ雰囲気に変えた場合の熱酸化膜の検証を行った。
熱処理条件は、Ａｒガス雰囲気下、１２００℃で１２０分保持とした。図３（ａ）（ｂ）に示す通り、Ａｒガスの場合、裏面ＣＶＤ膜のマイクロポアにＡｒガスが侵入しＳｉ基板をガスエッチングした。
その結果、空隙が形成され、これがエピ成膜時において、おもて面側への付着パーティクルの原因やリンのオートドープの原因となるため好ましくない。
尚、図３（ａ）は基板の裏面状態を示す写真であり、図３（ｂ）は図３（ａ）の一部拡大図である。
（実験３）
エピ成膜時においてオートドープを防止するために必要となる裏面酸化膜の厚さの検証を行った。
具体的には、ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整されたφ２００ｍｍ基板を用いた。
次に、裏面酸化膜成膜をＣＶＤ法にて５００℃の条件下で、膜厚を２００ｎｍ、２５０ｎｍ、３００ｎｍ、３５０ｎｍ、４００ｎｍ形成した。
その後、基板のおもて面をシリカスラリーと研磨布を用いた機械的な研磨で鏡面加工した。その後、Ｏ２ガス雰囲気下で、熱処理を行い、熱処理温度を１２００℃とし、その温度で１２０分保持する熱処理を行い、その後、希ＨＦ（０．５％）溶液に、基板を浸漬させて、おもて面側に形成した熱酸化膜を完全に除去した。そして、Ｈ２＋ＳｉＨＣｌ３雰囲気下、１１５０℃、成膜速度４μｍ／ｍｉｎにて、エピ膜４μｍを成膜した。
そして、エピ層へのリンのオートドープを拡がり抵抗測定法（Spreading Resistance Analysis）を用いて検証した。その結果を表１に示す。
この表１に示す通り、裏面酸化膜厚が３００ｎｍ以上でエピ層へのリンのオートドープが防止できることが分かった。
Figure 0007491705000001
（実験４）
次に、結晶中のリンのドープ量を７×１０１９ａｔｏｍｓ／ｃｍ３～１．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲で変化させ、育成条件を調整して、Ｓｉ－Ｐ欠陥のサイズと密度の水準を変化させた結晶（固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下）を作製した。
そして、Ｓｉ－Ｐ欠陥のサイズと密度を、断面ＴＥＭ観察にて測定した。その結果を図４に示す。表面に存在するサイズ６５ｎｍ以上のＬＰＤ数をKLA-Tencor社製SP1で検査し、ＬＰＤ数が２００ケ以下をＯＫ、２００ケより多い場合をＮＧとした。
その結果、図４に示す通り、Ｓｉ－Ｐ欠陥サイズが１００ｎｍ未満、かつ密度が１×１０１２ ケ／ｃｍ ３ 未満の場合、ＯＫとなることが分かった。
なお、ＯＫとなった結晶は全て、リン濃度が７×１０１９ａｔｏｍｓ／ｃｍ３以下の結晶である共通点があった。すなわち、リン濃度が７×１０１９ａｔｏｍｓ／ｃｍ３以下であれば、Ｓｉ－Ｐ欠陥サイズが１００ｎｍ未満、かつ密度が１×１０１２ ケ／ｃｍ ３ 未満となり、ＳＦの発生が抑制できることが分かった。
（実験５）
結晶中のリンのドープ量を１．３×１０２０ａｔｏｍｓ／ｃｍ３（基板抵抗率０．６ｍΩ・ｃｍ）、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下としたφ２００ｍｍ基板を用いて、裏面酸化膜成膜をＣＶＤ法にて５００℃の条件下で、膜厚を３００ｎｍ形成した。
その後、基板のおもて面をシリカスラリーと研磨布を用いた機械的な研磨で鏡面加工した。その後、ＡｒまたはＯ２ガス雰囲気下で、熱処理を行い、熱処理温度を１２００℃とし、その温度で１２０分保持する熱処理を行い、その後、希ＨＦ（０．５％）溶液に、基板を浸漬させて、おもて面側に形成した熱酸化膜を完全に除去した。
そして、Ｈ２＋ＳｉＨＣｌ３雰囲気下、１１５０℃、成膜速度４μｍ／ｍｉｎにて、エピ膜４μｍを成膜した。
そして、エピ成膜後、表面に存在するサイズ６５ｎｍ以上のＬＰＤ数をKLA-Tencor社製SP1で検査した結果、Ａｒの場合は、ＬＰＤ数が２００ケを超えたが、Ｏ２の場合は、２００ケ未満となった。
このように、ＡｒとＯ２でエピ成膜後のＬＰＤ数に差が出る理由としては、以下に説明するように、ウェーハ表面から深さ方向のリンの濃度プロファイルに依存している。
図５は、熱処理工程によるリンの濃度プロファイルをシミュレーションした結果である。シミュレーションは、境界条件として、基板のリン濃度を１．３×１０２０ａｔｏｍｓ／ｃｍ３とし、最表面のリン濃度を１．０×１０１７ａｔｏｍｓ／ｃｍ３とした。Ａｒの場合、表面から深さ３００ｎｍにおけるリンの濃度が７×１０１９ａｔｏｍｓ／ｃｍ３を超えているが、Ｏ２の場合、格子間Ｓｉの注入によるリンの増殖拡散によって、表面から深さ３００ｎｍにおけるリンの濃度が７×１０１９ａｔｏｍｓ／ｃｍ３以下となることが判明した。
なお、リン濃度が７×１０１９ａｔｏｍｓ／ｃｍ３以下の場合、Ｓｉ－Ｐ欠陥サイズが１００ｎｍ未満、Ｓｉ－Ｐ欠陥密度が１×１０１２ ケ／ｃｍ ３ 未満となるため、エピ後のＬＰＤ数は２００ケ以下となり、ＳＦ発生を効果的に抑制できる。

Claims (2)

  1. チョクラルスキー法により育成されたＳｉ単結晶インゴットから製造された基板が、ドーパントがリン（Ｐ）であり、抵抗率が１．０５ｍΩｃｍ以下で調整され、固溶酸素濃度が０．９×１０１８ａｔｏｍｓ／ｃｍ３以下で調整された基板であって、前記基板の表面にＳｉ単結晶エピタキシャル膜を形成する、シリコンウェーハの製造方法において、
    基板の裏面のみに、少なくとも厚さ３００ｎｍ以上のＳｉ酸化膜を、５００℃以下温度でＣＶＤ法により形成する工程と、
    前記Ｓｉ酸化膜の形成工程の後、前記基板を、酸化性雰囲気下で、１１００℃以上１２５０℃以下の一定温度で３０分以上１２０分以下保持する熱処理工程と、
    前記熱処理工程の後、前記基板の表面側に形成された熱酸化膜を除去する表面酸化膜除去工程と、
    を備え、
    前記表面酸化膜除去工程の後、Ｓｉ単結晶エピタキシャル膜を成膜するエピタキシャル膜成膜工程と、
    を含み、
    前記酸化性雰囲気下の熱処理工程において、基板表面に形成される熱酸化膜の厚さが、２０ｎｍ以上１５０ｎｍ以下であり、
    前記酸化性雰囲気下の熱処理工程後の基板において、基板表面から深さ３００ｎｍまでの領域のリン（Ｐ）の濃度が７×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下である、
    ことを特徴とするシリコンウェーハの製造方法。
  2. 前記Ｓｉ単結晶インゴットから製造された基板に、Ｓｉ単結晶インゴット育成時にＰが凝集して形成されるＳｉ－Ｐ欠陥が含まれ、前記Ｓｉ－Ｐ欠陥の最大辺長さが、１００ｎｍ未満、かつその密度が１×１０１２ ケ／ｃｍ３未満であることを特徴とする請求項１に記載されたシリコンウェーハの製造方法。
JP2020026334A 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法 Active JP7491705B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020026334A JP7491705B2 (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法
US17/760,224 US20230073641A1 (en) 2020-02-19 2021-02-16 Manufacturing method for semiconductor silicon wafer
PCT/JP2021/005676 WO2021166897A1 (ja) 2020-02-19 2021-02-16 半導体シリコンウェーハの製造方法
DE112021001213.4T DE112021001213T5 (de) 2020-02-19 2021-02-16 Herstellungsverfahren für Halbleiter-Siliziumwafer
CN202180015717.1A CN115135818B (zh) 2020-02-19 2021-02-16 半导体硅晶片的制造方法
TW110105595A TWI758098B (zh) 2020-02-19 2021-02-19 矽晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020026334A JP7491705B2 (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2021130579A JP2021130579A (ja) 2021-09-09
JP7491705B2 true JP7491705B2 (ja) 2024-05-28

Family

ID=77391262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026334A Active JP7491705B2 (ja) 2020-02-19 2020-02-19 半導体シリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US20230073641A1 (ja)
JP (1) JP7491705B2 (ja)
CN (1) CN115135818B (ja)
DE (1) DE112021001213T5 (ja)
TW (1) TWI758098B (ja)
WO (1) WO2021166897A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056316A (ja) 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
WO2014175120A1 (ja) 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016213232A (ja) 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2017005049A (ja) 2015-06-08 2017-01-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017088460A (ja) 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2019142733A (ja) 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP2019186449A (ja) 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470231B2 (ja) * 1999-03-31 2010-06-02 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
JP3493371B2 (ja) * 1999-12-17 2004-02-03 独立行政法人産業技術総合研究所 シリコン酸化膜の形成方法
JPWO2009081720A1 (ja) * 2007-12-21 2011-05-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US20130025531A1 (en) * 2011-07-25 2013-01-31 Capano Michael A Methods for modifying crystallographic symmetry on the surface of a silicon wafer
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US10867791B2 (en) * 2017-04-06 2020-12-15 Sumco Corporation Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
CN108169485B (zh) * 2017-11-20 2019-04-23 无锡市人民医院 一种基于mos管的双栅极调控超高灵敏度生物传感器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056316A (ja) 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
WO2014175120A1 (ja) 2013-04-24 2014-10-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016213232A (ja) 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2017005049A (ja) 2015-06-08 2017-01-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017088460A (ja) 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2019142733A (ja) 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP2019186449A (ja) 2018-04-13 2019-10-24 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2021130579A (ja) 2021-09-09
DE112021001213T5 (de) 2023-03-02
TW202146717A (zh) 2021-12-16
WO2021166897A1 (ja) 2021-08-26
CN115135818B (zh) 2023-04-18
US20230073641A1 (en) 2023-03-09
TWI758098B (zh) 2022-03-11
CN115135818A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
WO2013105179A1 (ja) シリコン単結晶ウェーハの製造方法及び電子デバイス
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP3381816B2 (ja) 半導体基板の製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP7491705B2 (ja) 半導体シリコンウェーハの製造方法
JP7188299B2 (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
JP7519784B2 (ja) シリコンウェーハの製造方法
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2005064256A (ja) エピタキシャルウエーハの製造方法
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240516

R150 Certificate of patent or registration of utility model

Ref document number: 7491705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150