JP2000286268A - 半導体シリコンウェーハの製造方法 - Google Patents

半導体シリコンウェーハの製造方法

Info

Publication number
JP2000286268A
JP2000286268A JP9282099A JP9282099A JP2000286268A JP 2000286268 A JP2000286268 A JP 2000286268A JP 9282099 A JP9282099 A JP 9282099A JP 9282099 A JP9282099 A JP 9282099A JP 2000286268 A JP2000286268 A JP 2000286268A
Authority
JP
Japan
Prior art keywords
oxide film
wafer
polishing
silicon wafer
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9282099A
Other languages
English (en)
Other versions
JP4470231B2 (ja
Inventor
Toshio Narutomi
俊雄 成富
Toru Suenaga
亨 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP09282099A priority Critical patent/JP4470231B2/ja
Publication of JP2000286268A publication Critical patent/JP2000286268A/ja
Application granted granted Critical
Publication of JP4470231B2 publication Critical patent/JP4470231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 鏡面研磨やエピタキシャルシリコン成膜を行
うデバイス形成面とその裏面との区別や保護のために設
けていた化学的気相成長法による酸化膜において、酸化
膜の成膜厚みを比較的薄くし、エピタキシャルシリコン
表面のヘイズを良好に維持可能なウェーハの製造方法の
提供。 【解決手段】 酸化膜の成膜後に、例えば酸素雰囲気、
窒素雰囲気あるいは酸素と窒素の混合雰囲気で熱処理を
施すことにより、当該酸化膜が硬化しかつ保有水分が大
幅に減少し、両面同時研磨時の研磨レイトが遅くなり、
結果的に酸化膜の膜厚を薄くでき、またエピタキシャル
成長時のエピタキシャルシリコンのヘイズを劣化させな
い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、両面同時研磨に
よるウェーハの高品質の平坦度を達成する半導体シリコ
ンウェーハの製造方法において、表裏面の区別を明確に
できる方法に係り、ウェーハの片面へ酸化膜を形成後、
熱処理を施してこれを改質し、その研磨レイト低下させ
て、両面同時研磨後も所要厚みの酸化膜が残留して表裏
面の区別を可能にし、またエピタキシャルシリコンを成
膜する際にヘイズを高品位に保つことを可能にした半導
体シリコンウェーハの製造方法に関する。
【0002】
【従来の技術】一般に、シリコンなどの半導体ウェーハ
の製造方法には、1)単結晶引上装置によって引き上げら
れた単結晶インゴットをスライスして薄円板状のウェー
ハを得るスライス工程と、2)ウェーハの欠けや割れを防
ぐための面取り工程と、3)面取りされたウェーハを平坦
化するためのラッピング工程と、4)前記加工によりウェ
ーハに発生した加工歪み層を除去するエッチング工程
と、5)面取り部を仕上研磨する面取り部研磨工程と、6)
前記ウェーハを片面あるいは両面研磨する研磨工程と、
7)前記ウェーハの仕上げ研磨を施した後、8)最終洗浄を
経て最終製品とする、あるいは9)エピタキシャル成長を
経て最終製品としていた。
【0003】低抵抗シリコンウェーハにエピタキシャルシリ
コンを成長させる場合には、シリコン基板よりのオート
ドープ(ドーパント濃度を変化させる)を低減させるため
に、エピタキシャル成長するウェーハの非成長面に化学
蒸着(CVD)などの化学的気相成長法により成長させた酸
化膜付けを施した後、エピタキシャル成長を施してい
た。
【0004】また近年は、半導体デバイス工程における酸化
膜あるいは金属膜の平坦化技術として、CMP技術(Chemic
al Mechanical Polishing)が導入され、その膜厚精度が
向上するに従い、シリコンウェーハの表面平坦性の向上
要求も厳しくなっている。そこで、高品質の表面平坦性
を有するシリコンウェーハを得るためには、表裏両面を
基準に研磨可能な加工原理を有する両面同時研磨を施す
と、上記の平坦性を達成できることが知られている。
【0005】しかしながら、従来は、デバイス形成面(おも
て面)のみ鏡面研磨してあり、反対側の非鏡面研磨面(裏
面)との区別が可能であったが、両面同時研磨を施すと
前記の表裏面共に鏡面化され、表裏の区別が付け難くな
り、例えば種々のプロセス装置においてウェーハ裏面か
らの反射光にて設定されるセンサー感度や、ウェーハ裏
面の反射熱にて炉内の温度制御をする際の温度制御レベ
ルなどの設定が、従来の裏面との差が生じて、所定の制
御などが実施できなかったり、真空あるいは静電チャッ
クからのウェーハの離脱時間等が異なってくるなどの問
題がある。
【0006】そこで、上記の裏面に化学蒸着法にて所要厚み
の酸化膜を成長させてから、両面同時研磨を施すことに
より、裏面に酸化膜を残して表裏面の区別を可能にしな
がら高平坦化を達成する方法が提案(特開平9‐199465)
されている。
【0007】
【発明が解決しようとする課題】上記提案方法におい
て、スライス、ラッピング、エッチング工程を経た両面
がエッチング面のシリコンウェーハの片面に化学蒸着法
により酸化膜を、例えば8000〜10000Å厚みと比較的厚
膜に成膜している。
【0008】ここで、両面同時研磨後に裏面側に前記エッチ
ング面を残すためには、両面同時研磨後の酸化膜の残留
厚みが例えば100〜1000Å程度必要になるが、両面同時
研磨におけるこの酸化膜の研磨レイトが比較的速いた
め、高精度の研磨を実現するために研磨代を大きくする
と酸化膜が消失し裏面側も研磨されてしまうことにな
り、前記のごとく酸化膜を厚く成膜しなければならな
い。
【0009】また、低抵抗シリコン基板(比抵抗1Ωcm以下)
の「表」にエピタキシャルシリコンを成膜する場合、基
板からのドーパントのオートドープを低減させるため、
エピタキシャル成長しない裏面に化学蒸着法により酸化
膜を保護膜として、例えば3000〜8000Å厚みに成膜して
いる。
【0010】しかし、この化学的気相成長法による酸化膜は
膜質がポーラスであり、その酸化膜中に水分が吸着され
ており、この状態でエピタキシャル成長を行うと、この
水分がエピタキシャルシリコン成長表面に微小な酸化膜
を形成し、表面のヘイズを悪化させという問題があっ
た。このエピタキシャルシリコン表面のヘイズは当該酸
化膜の厚さが増すに従って悪化する。
【0011】この発明は、半導体シリコンウェーハの製造方
法において、鏡面研磨やエピタキシャルシリコン成膜を
行うデバイス形成面とその裏面との区別や保護のために
設けていた化学的気相成長法による酸化膜に関する上述
の問題点を解消することを目的とし、酸化膜の成膜厚み
を比較的薄くするあるいは研磨代を大きくとることが可
能であり、またエピタキシャルシリコン表面のヘイズを
良好に維持可能な半導体シリコンウェーハの製造方法の
提供を目的としている。
【0012】
【課題を解決するための手段】発明者らは、半導体シリ
コンウェーハの両面同時研磨における裏面の酸化膜の研
磨レイトを遅くでき、また膜中に水分を含まない性状を
有する化学的気相成長法による酸化膜を目的に種々検討
した結果、当該酸化膜の改質に着目して、酸化膜の成膜
後に、例えば酸素雰囲気、窒素雰囲気あるいは酸素と窒
素の混合雰囲気で熱処理を施すことにより、当該酸化膜
が硬化しかつ保有水分が大幅に減少すること、従って、
両面同時研磨時の研磨レイトが遅くなり、結果的に酸化
膜の膜厚を薄くでき、またエピタキシャル成長時のエピ
タキシャルシリコンのヘイズを劣化させないことを知見
し、この発明を完成した。
【0013】すなわち、この発明は、半導体シリコンウェー
ハの片面に化学的気相成長法により酸化膜を形成した
後、熱処理を施して前記酸化膜を改質することを特徴と
し、例えば、前記熱処理後に当該ウェーハに両面同時研
磨を施して酸化膜の非搭載主面を鏡面研磨して仕上げた
り、また、鏡面研磨面にエピタキシャルシリコンを成膜
することにより、高度な平坦度と良好な表面性状を有す
るシリコンエピタキシャルウェーハを得る製造方法であ
る。
【0014】
【発明の実施の形態】この発明は、公知の種々工程から
なる半導体シリコンウェーハの製造方法において、化学
的気相成長法により形成した酸化膜を熱処理して改質、
硬化させることにより、研磨時の研磨速度を遅くでき、
またエピタキシャル成長時など高温処理の際に酸化膜よ
り放出する水分を低減する機能を付加するもので、この
機能を種々工程で有効に活用できれば、公知のいずれの
工程間にも適用可能である。
【0015】エピタキシャルウェーハを得る工程では、例え
ば、スライス、面取り、ラッピング、エッチングの各工
程後に、この発明による片面酸化膜形成工程、熱処理工
程を施し、必要に応じて両面同時研磨工程で高平坦度を
確保したり、また「おもて面」を片面ポリッシング工程
で仕上げ、洗浄工程を経てエピタキシャル成長を行う工
程などが採用できる。
【0016】また、ウェーハのエッジ部には、公知の面取り
研磨、ラッピング、ポリッシング、エッチング、ノジュ
ール処理などの工程が必要に応じて施されるが、上述の
ごとくこの発明の酸化膜形成と熱処理工程とを、要求さ
れるウェーハの仕様などに応じて適宜組み合せることが
でき、例えば、裏面側の酸化膜の形成時に表側のエッジ
部にも成膜された場合にこれを適宜除去する工程を採用
するとよい。
【0017】この発明による片面の酸化膜形成方法は、常圧
CVDあるいは減圧CVDなどの化学的気相成長法により行
う。また、成膜厚みは酸化膜の硬度が向上しているた
め、実施例に示すごとく従来より10%以上薄く成膜する
ことが可能で、その後の両面同時研磨の研磨代に応じ
て、酸化膜成長条件、膜厚を適宜選定することができ
る。
【0018】この発明において、化学的気相成長法により形
成した酸化膜の熱処理方法としては、公知のいずれの熱
処理も採用できるが、例えば、一般的なチューブ炉やラ
ンプアニール炉を用いて、雰囲気としては酸素雰囲気、
酸素含有雰囲気、窒素雰囲気あるいは酸素と窒素との混
合ガス雰囲気が採用でき、熱処理温度としては、650℃
から1200℃の範囲が必要で、好ましくは700℃から1000
℃である。また、熱処理温度は高いほど短時間処理で
き、保持時間は30分から180分である。
【0019】この発明において、片面酸化膜形成、改質のた
めの熱処理後に施す両面同時研磨方法としては、1段又
は2段階の両面同時ポリッシングなど公知のいずれの研
磨方法も採用できる。
【0020】また、この発明において、エピタキシャルシリ
コンの成膜方法は、公知のいずれのエピタキシャル成長
方法をも採用でき、要求されるエピタキシャルシリコン
ウェーハの仕様などに応じて成長条件を適宜選定するこ
とができる。
【0021】
【実施例】実施例1 スライス、面取り、ラッピング後にエッチング工程を経
た両面がエッチング面を有する直径200mmのシリコンウ
ェーハの片面に、常圧CVD法により酸化膜を10000Å厚み
に成膜した。なお、酸化膜の成膜条件は、SiH4とO2の混
合ガスを450℃の加熱下で反応させた。
【0022】片面に酸化膜処理を施した上記ウェーハをチュ
ーブ炉を用いて700℃、窒素雰囲気下にて120分処理した
後、両面研磨装置にてシリコン面を5μmの研磨代を目標
に鏡面研磨した。また、比較のため上記の熱処理を施さ
ないで同条件で鏡面研磨した。
【0023】酸化膜の研磨代を測定したところ、この発明に
よる成膜後に熱処理を施したウェーハでは5400Å程度で
あったが、熱処理なしの従来のウェーハの場合は6000Å
程度であり、成膜後に熱処理を施した酸化膜は硬度が向
上して熱処理のない場合に比較して約10%少なくなるこ
とを確認した。
【0024】実施例2 実施例1と同様方法で、片面に3000Å厚みの酸化膜を設
けてから熱処理し、シリコンウェーハの非酸化膜搭載面
を鏡面研磨し、その後、非酸化膜搭載面にエピタキシャ
ルシリコンを成長させた。エピタキシャルシリコンは枚
葉式エピタキシャルシリコン成長炉を用い、TCS、H2混
合ガス雰囲気下にて約5μm成長させた。
【0025】また、比較のため、酸化膜厚みが3000Å、6000
Å、8000Åの3種のシリコンウェーハを用い、上記の実
施例2と同条件にて熱処理を施さず、鏡面研磨、エピタ
キシャルシリコンの成長を行った。
【0026】上記の4種のエピタキシャル表面のヘイズレベ
ルを集光灯下にて、目視検査により相対的に比較したと
ころ、この発明によるエピタキシャルシリコンウェーハ
のヘイズレベルを1とすると、比較の酸化膜厚みが3000
Åのウェーハはヘイズレベルが2、同6000Åのウェーハ
はヘイズレベルが3、8000Åのウェーハはヘイズレベル
が4と、順次ヘイズレベルが悪化していた。
【0027】すなわち、従来の酸化膜成長後に熱処理のない
ウェーハでは、酸化膜の厚さの増加に従いヘイズレベル
が悪化するのが確認され、またこの発明により形成され
た酸化膜では、同等の酸化膜厚さのウェーハと比較し、
エピタキシャルシリコン表面のヘイズレベルが改善され
ていることが確認された。
【0028】実施例3 実施例1において、片面に酸化膜を設けてから熱処理
し、その後、両面同時鏡面研磨したシリコンウェーハの
非酸化膜搭載面にエピタキシャルシリコンを成長させ
た。エピタキシャル成長は実施例2と同条件で実施し
た。なお、両面同時鏡面研磨後の酸化膜厚みは3000Åで
あった。実施例2と同様にヘイズレベルを目視検査した
ところ、実施例2と同様のヘイズレベル1の結果が確認さ
れた。
【0029】実施例4 両面がエッチング面の直径200mmのシリコンウェハの片
面に化学的気相成長法により酸化膜を3000Å厚みを目標
に成膜した。酸化膜の成膜条件はSiH4とO2の混合ガスを
加熱下に反応させた。片面に酸化膜処理を施したウェー
ハの酸化膜の非搭載面を鏡面研磨した後、チューブ炉を
用いて1000℃、窒素雰囲気下にて30分処理した後、非酸
化膜面にエピタキシャルシリコンを成長させた。エピタ
キシャルシリコンは枚葉式エピタキシャルシリコン成長
炉を用い、TCS、H2混合ガス雰囲気下にて約5μm厚みに
成長させた。
【0030】エピタキシャルシリコン表面のヘイズレベル
を、集光灯下にて目視検査した結果、実施例2と同様の
ヘイズレベル改善の効果が確認された。
【0031】
【発明の効果】この発明は、化学的気相成長法により成
長させた酸化膜に熱処理を施して酸化膜を改質すること
により、その後の両面同時研磨時の酸化膜の研磨量を低
減し、両面同時研磨による高精度の平坦度を維持したま
ま、裏面に酸化膜を残留させて表裏の区別が目視並びに
センサーにて容易に実施でき、高品質のシリコンウェー
ハを提供できる。
【0032】さらにこの発明は、化学的気相成長法により成
長させた酸化膜を有するシリコンウェーハの非酸化膜搭
載面にエピタキシャルシリコンを成長させた際に、裏面
の酸化膜からの水分の放出が少なく、エピタキシャルシ
リコン表面のヘイズが優れた高品位のシリコンウェーハ
を製造することが可能になる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AB02 AB32 AC01 AC11 AD08 AE25 AF16 BB17 GH05 HA16

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体シリコンウェーハの片面に化学的
    気相成長法により酸化膜を形成した後、熱処理を施して
    前記酸化膜を改質する半導体シリコンウェーハの製造方
    法。
  2. 【請求項2】 半導体シリコンウェーハの片面に化学的
    気相成長法により酸化膜を形成した後、熱処理を施して
    前記酸化膜を改質し、次に当該ウェーハに両面同時研磨
    を施し、酸化膜の非搭載主面を鏡面研磨する半導体シリ
    コンウェーハの製造方法。
  3. 【請求項3】 半導体シリコンウェーハの片面に化学的
    気相成長法により酸化膜を形成した後、熱処理を施して
    前記酸化膜を改質し、次に当該ウェーハに鏡面研磨を施
    して酸化膜の非搭載主面を鏡面研磨し、さらにこの鏡面
    研磨面にエピタキシャルシリコンを成膜する半導体シリ
    コンウェーハの製造方法。
  4. 【請求項4】 半導体シリコンウェーハの片面に化学的
    気相成長法により酸化膜を形成した後、当該ウェーハに
    鏡面研磨を施して酸化膜の非搭載主面を鏡面研磨し、次
    に熱処理を施して前記酸化膜を改質し、さらにこの鏡面
    研磨面にエピタキシャルシリコンを成膜する半導体シリ
    コンウェーハの製造方法。
JP09282099A 1999-03-31 1999-03-31 半導体シリコンウェーハの製造方法 Expired - Fee Related JP4470231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09282099A JP4470231B2 (ja) 1999-03-31 1999-03-31 半導体シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09282099A JP4470231B2 (ja) 1999-03-31 1999-03-31 半導体シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2000286268A true JP2000286268A (ja) 2000-10-13
JP4470231B2 JP4470231B2 (ja) 2010-06-02

Family

ID=14065079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09282099A Expired - Fee Related JP4470231B2 (ja) 1999-03-31 1999-03-31 半導体シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4470231B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164286A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2007032180A1 (ja) * 2005-09-12 2007-03-22 Shin-Etsu Handotai Co., Ltd. エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
US20140001605A1 (en) * 2012-06-29 2014-01-02 Sumco Techxiv Corporation Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer
KR20140036218A (ko) * 2011-05-06 2014-03-25 램 리써치 코포레이션 웨이퍼 베벨 상의 실리사이드 형성의 완화
CN115135818A (zh) * 2020-02-19 2022-09-30 环球晶圆日本股份有限公司 半导体硅晶片的制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164286A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2007032180A1 (ja) * 2005-09-12 2007-03-22 Shin-Etsu Handotai Co., Ltd. エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
JP2007080958A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
KR101950046B1 (ko) * 2011-05-06 2019-02-19 램 리써치 코포레이션 웨이퍼 베벨 상의 실리사이드 형성의 완화
KR20140036218A (ko) * 2011-05-06 2014-03-25 램 리써치 코포레이션 웨이퍼 베벨 상의 실리사이드 형성의 완화
KR20190018753A (ko) * 2011-05-06 2019-02-25 램 리써치 코포레이션 웨이퍼 베벨 상의 실리사이드 형성의 완화
KR102059312B1 (ko) * 2011-05-06 2019-12-24 램 리써치 코포레이션 웨이퍼 베벨 상의 실리사이드 형성의 완화
KR101473784B1 (ko) * 2012-06-29 2014-12-17 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼
US9425264B2 (en) 2012-06-29 2016-08-23 Sumco Corporation Method for growing an epitaxial film on a phosphorous-doped silicon wafer
US9755022B2 (en) 2012-06-29 2017-09-05 Sumco Techxiv Corporation Epitaxial silicon wafer having reduced stacking faults
US20140001605A1 (en) * 2012-06-29 2014-01-02 Sumco Techxiv Corporation Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer
CN115135818A (zh) * 2020-02-19 2022-09-30 环球晶圆日本股份有限公司 半导体硅晶片的制造方法
CN115135818B (zh) * 2020-02-19 2023-04-18 环球晶圆日本股份有限公司 半导体硅晶片的制造方法

Also Published As

Publication number Publication date
JP4470231B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
KR100828622B1 (ko) 에피택셜 코팅된 실리콘 웨이퍼
US6246095B1 (en) System and method for forming a uniform thin gate oxide layer
KR100829879B1 (ko) 에피택셜 코팅된 실리콘 웨이퍼의 제조 방법
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
KR101101480B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
CN100418194C (zh) Soi晶片的制造方法及soi晶片
US6995077B2 (en) Epitaxially coated semiconductor wafer and process for producing it
JP2010166048A (ja) エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JP3085184B2 (ja) Ｓｏｉ基板及びその製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP2000286268A (ja) 半導体シリコンウェーハの製造方法
CN1078012C (zh) 一种制造半导体器件的工艺
JPH09266212A (ja) シリコンウエーハおよびその製造方法
WO2004003996A1 (en) Method of producing an soi wafer
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3763629B2 (ja) エピタキシャルウェ−ハの製造方法
JPH07245268A (ja) 薄膜形成方法
JP3615091B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH10256108A (ja) 炭化ケイ素質ダミーウェハ
JPH10209055A (ja) 薄膜エピタキシャルウェ−ハおよびその製造方法
JPH0653209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4470231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees