CN1078012C - 一种制造半导体器件的工艺 - Google Patents

一种制造半导体器件的工艺 Download PDF

Info

Publication number
CN1078012C
CN1078012C CN96103918A CN96103918A CN1078012C CN 1078012 C CN1078012 C CN 1078012C CN 96103918 A CN96103918 A CN 96103918A CN 96103918 A CN96103918 A CN 96103918A CN 1078012 C CN1078012 C CN 1078012C
Authority
CN
China
Prior art keywords
film
oxide
stress
silicon substrate
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96103918A
Other languages
English (en)
Other versions
CN1139294A (zh
Inventor
三浦英生
池田修二
铃木范夫
萩原康秀
太田裕之
西村朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1139294A publication Critical patent/CN1139294A/zh
Application granted granted Critical
Publication of CN1078012C publication Critical patent/CN1078012C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

通过在衬底上形成氧化膜，以800℃或以上的温度在惰性气氛中热处理氧化膜，接下来是形成晶体管的普通步骤，以此方法制作的半导体器件由于在氧化膜内或在衬底表面中产生的应力的减弱而在电学可靠性方而得到改善。

Description

一种制造半导体器件的工艺
本发明涉及一种半导体器件和制作该器件的工艺，尤其是涉及适用于形成热氧化膜的制作半导体器件的工艺和用上述的工艺获得的半导体器件。
在制作半导体元件中，用硅作衬底，由硅热氧化法形成的氧化硅薄层用作绝缘膜。在形成这种热氧化膜的工艺中，由于在硅和氧化膜间的界面附近出现大的应变(应力)在硅一硅键断开的同时形成硅—氧键。
由于氧化硅的分子体积比硅的分子体积大两倍以上，所以由氧化反应形成的氧化膜势必膨胀，通常在硅侧出现拉伸应力而在氧化膜侧压缩应力增加。当应力变大时，诸如位错之类的晶体缺陷在成单晶的硅衬底中出现。在半导体元件里这样的晶体缺陷的存在引起漏电流而大大地降低产品的可靠性。
即使在硅衬底中没有晶体缺陷，在氧化膜中增大的应力使氧化薄层中的原子间距变形并由此降低原子的键合力，而在一些极个别的情况下引起诸如原子键断裂的损伤。如果出现这样一种损伤，氧化膜的绝缘特性变坏，而氧化膜和产品的电学可靠性降低。
一般来说，应力的值随形成的氧化膜的厚度增加而单调地增大。因此，形成的厚的氧化膜时减弱应力是一个重要的问题。JP—A—3—11733提出一种只要中断热氧化便进行消除应变的热处理随后再继续热氧化的方法作为一种减弱应力的方法。
根据在氧化膜中产生应力的机理的观点，应力可以分类成一种在形成氧化膜的工艺中在由氧化反应生成的硅/氧化膜界面附近由于氧化膜体积膨胀引起的应力和一种由在氧化膜上沉积薄膜而产生的应力。
虽然根据先前的技术在某种程度上能够减弱由氧化反应引起的应力，但是迄今还没有减弱由沉积在氧化膜上的薄膜引起的应力的有效方法。按照下面的工艺会产生上述的“由沉积在氧化膜上的薄膜引起的应力。”
作为形成氧化膜的工艺，首先会涉及到紧安置在衬底上用于电学绝缘和隔离例如晶体管这样元件的局部形成厚度最大约几千埃的元件一隔离氧化膜的工艺。广泛采用选择氧化法用作形成这种元件一隔离氧化膜的方法(参阅图2)。根据选择氧化法，通过称为“衬垫氧化膜2”(图2B)的热氧化膜的中间层在硅衬底1(图2A)上沉积氮化硅膜3(图2C)，然后从形成元件一隔离氧化膜的部位上刻蚀掉氮化硅膜3(图2D)并且整体氧化以在硅衬底上局部地形成厚的氧化膜(图2E)。
在这种选择氧化法中，在许多情况下用作氧化一保持薄层的氮化硅薄层在薄层沉积时具有约为1000MPa的内应力而这种应力也作用于氧化膜。进一步，在选择氧化工艺中，引起氧化的物质例如氧和H2O在硅衬底中三维扩散，结果在氮化硅膜的边界附近逐渐形成称为“鸟啄”的氧化膜5。
由于在氧化膜生长期间氧化膜的体积膨胀使氮化硅膜的边界鼓起，并且在整个薄层中出现翘曲形变。由这种翘曲形变引起的反作用力聚集到氮经硅的边界，在氮化硅膜的边界上的氧化膜中出现大的应力。在有氮化硅膜时发生这种应力集中势必损伤氧化薄层。
由于在氧化膜上沉积的薄膜而损伤氧化膜的另一工艺是在MOS(金属氧化物半导体)型晶体管的栅极氧化膜上沉积一层作栅电极的薄膜的工艺。用多晶硅薄膜、难熔金属材料或硅化物合金薄膜的任何一种以单层形式或以叠层结构作栅电极。
沉积这种栅电极材料往往带有超过几百或几千MPa的内应力。因而，在制作栅电极时内应力聚集到栅电极的边界部分附近的氧化膜里，并从而损伤氧化膜。
本发明的目的是提供一种制造半导体器件的工艺，该工艺能补救在局部沉积于氧化膜上的薄膜的边界部分上氧化膜的损伤，并且用上述的工艺获得一种半导体器件。
本发明提供制作半导体器件的一种工艺，它包括在硅衬底上形成热氧化膜，在使氧化膜或硅衬底的表面保持裸露(用语“裸露”意思是表面不用其他薄膜覆盖)状态同时以不低于800℃的温度在惰性气氛下进行热处理，继之掺入杂质、形成电极和布线，形成绝缘膜以及如果需要的话形成第二层布线以便构成晶体管。
本发明进一步提供制作半导体器件的一种工艺，它包括，在完成为了在硅衬底表面上局部地形成，用作电绝缘和隔离半导体元件的具有局部加大厚度的氧化膜的选择氧化之后，除去除了氧化薄层外的薄膜，在使氧化膜或硅衬底的表面保持裸露状态同时以不低于950℃的温度在惰性气氛下进行热处理，继之形成栅极氧化薄层，掺入杂质，形成电极和布线，形成绝缘薄膜以及如果需要的话，形成第二层布线以便构成晶体管。
本发明进一步提供制作半导体器件的一种工艺，它包括在为了电绝缘和隔离半导体元件在硅衬底上形成具有局部加大厚度的氧化薄层之后，形成MOS型晶体管的栅极氧化膜以及紧接着在完成栅极氧化或在形成栅电极之后，以不低于800℃的温度在惰性气氛中进行热处理，继之掺入杂质，形成电极和布线、形成绝缘薄膜以及如果需要的话形成第二层布线以便构成晶体管。
本发明进一步提供根据上述工艺制作的半导体器件。
图1A到1F是说明本发明的第一个实施例(实施例1)中横截剖面结构变化的各个示意图。
图2A到2E是说明先前的技术选择氧化法中横截剖面结构变化的各个示意图。
图3是说明热氧化以后硅衬底中残余应力与氧化温度关系的曲线图。
图4是说明本发明实施例1制作工艺的流程图。
图5A和5B是说明本发明实施例2中横截剖面结构变化的各个示意图。
图6是说明本发明实施例2的制作工艺的流程图。
图7A到7C是说明本发明实施例3中横截剖面结构变化的各个示意图。
图8是说明本发明实施例3的制作工艺的流程图。
图9A到9E是说明本发明实施例4中横截剖面结构变化的各个示意图。
图10是说明本发明实施例4的制作工艺的流程图。
为了减轻氧化膜中的损伤，在使氧化膜的表面尽可能保持裸露状态的同时，换句话说，在没有其他薄膜覆盖氧化膜的表面的同时以不低于800℃的温度在惰性气氛中进行最好至少5分钟而更好至少20分钟的热处理是有效的。热处理的温度为1410℃(低于硅衬底的熔点)或1410℃以下，最好是1250℃以下，而更准确地说约为1200℃。在用选择氧化法形成元件一隔离的氧化膜的工艺中在完成选择氧化以后用作防氧化薄膜的氮化硅薄膜或多晶硅薄层被彻底去掉，并且在使氧化膜或硅衬底的表面保持裸露状态同时在不低于800℃最好不低于950℃而不高于1410℃最好不高于1200℃的温度下热处理剩留部分至少处理5分钟最好热处理30分钟。进一步，在栅极氧化膜(形成图案)上形成电极后也在使栅电极和氧化膜保持裸露状态同时以不低于800℃的温度进行至少5分钟而最好至少20分钟的热处理。
因此，本发明的制作半导体器件工艺具有下列实施例中的任一个工艺，而根据这些制作工艺中任一工艺能制作本发明的半导体器件。
(1)一种制作半导体器件的工艺包含在硅衬底上形成热氧化膜，在使氧化膜或硅衬底的表面保持裸露状态同时在惰性气氛中以不低于800℃的温度进行至少5分钟的热处理，继之掺入杂质，形成电极和布线，形成绝缘薄膜并且如果需要的话形成第二层布线等等以便构成晶体管。
(2)一种制造半导体器件工艺包含在完成选择氧化以在硅衬底上形成电绝缘和隔离半导体元件的具有局部加大厚度的氧化膜之后，除去除氧化膜以外的薄膜，在使氧化膜或硅衬底的表面保持裸露状态同时在惰性的气氛中以不低于950℃和不高于1410℃而最好不高于1200℃的温度进行至少5分钟最好至少20分钟的热处理，继之形成栅极氧化膜，掺入杂质，形成电极和布线，形成绝缘薄膜并且如果需要的话形成第二层布线等等以便构成晶体管。
(3)一种制造半导体器件工艺其包含在硅衬底上形成电绝缘和隔离半导体元件的具有局部加大厚度的氧化膜，在这之后形成MOS型晶体管的栅极氧化膜，紧接着在实行栅极氧化或在形成栅电极之后，在惰性的气氛下以不低于800℃而不高于1410℃最好不高于1200℃的温度进行至少5分钟而最好至少20分钟的热处理，继之掺入杂质，形成电极和布线，形成绝缘薄膜并且如果需要的话形成第二层布线以便构成晶体管。
(4)用在硅底上形成热氧化膜，其后在使氧化膜或硅衬底的表面保持裸露状态同时在不起任何化学作用的气氛下以不低于800℃不高于1410℃而最好不高于1200℃的温度进行至少5分钟而最好至少20分钟的热处理以及然后进行构成晶体管所必需的步骤例如掺入杂质；构成布线；形成绝缘薄膜；形成第二层布线等等的方法获得半导体器件。
(5)用为了电学上绝缘和隔离半导体元件在硅衬底表面上形成具有局部加大厚度的氧化膜而进行的选择氧化，在这之后除去除氧化薄层以外的薄膜，在使氧化膜或硅衬底的表面保持裸露状态同时在惰性的气氛下以不低于950℃和不高于1410℃而最好不高于1200℃温度进行至少5分钟最好至少20分钟的热处理以及然后进行构成晶体管所必需的步骤例如形成栅报氧化膜，掺入杂质；形成电极和布线；形成绝缘薄膜；形成第二层布线等等的方法获得半导体器件。
(6)用在硅衬底表面上形成电学上绝缘和隔离半导体元件的具有局部加大厚度的氧化膜，在这之后形成MOS型晶体管的栅极氧化薄层并紧接着在进行栅极氧化或在形成栅电极之后，在惰性气氛下以有低于800℃和不高于1410℃而最好不高于1200℃的温度进行至少5分钟最好至少20分钟的热处理以及然后进行构成晶体管所必需的步骤例如掺入杂质；形成布线；形成绝绝薄膜；形成第二层布线等等的方法获得半导体器件。
(7)根据(4)、(5)或(6)的半导体器件，其中上述的半导体器件是一种诸如快闪存储器、DRAM、SRAM之类的存储器或是处理机或计算器件。
(8)根据(1)、(2)或(3)的半导体器件，其中上述的热氧化至少是在氢气和氧气的混合气体的气氛下或者在H2O的气氛下进行，其中氢/氧的混合比小于2/1而最是1.5/1左右到1.8/1左右。
(9)根据(4)、(5)、(6)或(7)的半导体器件，其中上述的热氧化至少是在氢气和氧气的混合气体的气氛下或者在H2O的气氛下进行，其中氢/氧的混合比小于2/1而最好是1.5/1左右到1.8/1左右。
(10)根据91)、(2)、(3)或(8)的半导体器件，其中热处理的气氛是氮、氢或类似氩气之类的隋性气体或是这些气体的混合气体，这些气体或混合气体可以含有百分之几最好是5％或小于5％而更好是2％或小于2％的氧气。
(11)根据(4)、(5)、(6)、(7)或(9)的半导体器件，其中热处理的气氛是氮、氢或类似氩气之类的隋生气体或是这些气体的混合气体，这些气体或混合气体能含百分之几最好是5％或小于5％而更好是2％或小于2％的氧气。
在用热氧经法在硅衬底上形成氧化膜期间，在氧化膜内或在硅衬底的表面上，换句话说在具有氧化膜的界上出现的应力随氧化温度而变化。这可旧因于以氧化膜的粘弹性能为基础的应力—减弱过程的存在。
图3是在这种热氧化工艺中在硅衬底上出现的应力用显微拉曼(Raman)光谱测定法测量的结果，其中横座标表示氧化温度而纵座标表示在硅衬底表面上，换句话说在具有氧化膜的界面上保持室温时平行于衬底表面的垂直应力。该图概括了在氢和氧的混合气体(混合比为1/1.5至1/1.8)作氧化气氛的情况下和在用干燥氧化气氛的另一种情况下的测量结果。在氧化中采用单晶硅((100)表面的晶片)并且在硅表面上均匀地形成具有恒定厚度为50nm的氧化膜。
根据结果，显然，随氧化温度升高在硅衬底中的残余应力单调地减小。在氧和氢的混合气体被用作氧化气氛时特别明显地观察到应力的减弱，而在温度不低于950℃时应力减小到接近于零。这样的应力减弱过程不仅在改进的氧化反应的工艺中能观察到而且在完成氧化反应以后进行热处理时也能观察到。
也就是说，在含有氧和氢的混合气体的氧化气氛中在850℃形成氧化膜并然后在惰性气氛中在950℃进行的附加的热处理30分钟时氧化膜的应力减小到接近于零。虽然在热处理工艺中应力减弱在约5分钟内呈现出效果，但是应力的减弱最好至少进行20分钟以便应力得到充分的减弱。
图3说明在氧化膜厚度为50nm时的测量结果。当氧化膜厚度超过约100nm时，在950℃或950℃以上的温度时氧化在完成氧化期间始终不能使硅衬底中的残余应力减小到零。这是由于应力减弱需用一段时间。因此，在用热氧化法形成氧化膜后为了减弱氧化膜中的应力进行上述的热处理是有效果的。氧—氢混合气体中氢/氧的混合比为小于2/1而最好为1.5/1左右到1.8/1左右。
如在选择氧化法的情况中那样，采用像氮化硅之类的防氧化膜进行氧化时，应力聚集到如上所述的防氧化膜的边缘部分。因此在完成氧化并且然后在使氧化膜或硅衬底的整个表面保持裸露状态同时在惰性气氛中进行附加的热处理之后，由于去掉引起应力的薄层(在这种情况中是氮化硅膜)由薄层的存在产生的应力也能与因氧化引入的应力一起减弱。
进一步，由于MOS型晶体的栅极氧化膜大多数是在850℃时形成，薄层形成后在氧化膜中常常残留很大的应力，实际应用这种附加热处理是非常有效的。
在栅极氧化膜上沉积栅电极时或者在进行电极沉积并进行刻蚀之类的处理时应力也聚集到栅电极边缘部分的氧化膜内。在这种情况中，在完成栅电极的刻蚀处理后也可以用惰性气氛中进行处理方法来减弱产生在氧化膜中的应力。
为了减弱上述的热氧化膜、氧化膜、栅极氧化膜诸如此类薄层中的应力所作的热处理最好是在诸如氮、氢、氩、氦气之类惰性气体中进行。虽然不存在氧气是所希望的但是氧的存在量按容积百分比为5％或更小而最限容积百分比为2％或更小是能允许的。
在上述的实施例1的情况中，在用作减弱应力的上述的热处理之后用通常的方法进行构成晶体管所必需的步骤，诸如掺入杂质，形成电极和布线、形成绝缘薄膜、形成第二层布线等等，从而能够制成预期的半导体器件。
在上述的实施例(2)中，进行减弱应力的热处理并且然后用通常的方法进行构成晶体管所必需的步骤，诸如形成栅极氧化膜、掺入杂质、形成电极和布线、形成绝缘薄膜、形成第二层布线等等，从而能够制成预期的半导体器件。
在上述的实施例(3)中，进行减弱应力的热处理并且然后用通常的方法进行构成晶体管所必需的步骤，诸如掺入杂质、形成电极和布线、形成绝缘薄膜、形成第二层布线，从而能够制成预期的半导体器件。
在下文，根据实施例更具体地阐述本发明。
实施例1参阅图1、图3和图4说明实施例1。图1A到1F是说明为了制作半导体器件在采用本发明的工艺形成元件—隔离氧化膜的过程中硅衬底的横截剖面变化的各个示意图；图3是说明氧化温度与随着氧化进行在硅衬底表面附近(具有氧化膜的界面)中出现的应力的关系的曲线图。图4是说明本实施例工艺的流程图。
根据图4的流程，首先参阅图1A到1F阐述本实施例。对于在半导体器件的制作工艺中形成厚的元件—隔离氧化膜的选择氧化工艺，本实施例是本发明的一种应用。
在硅衬底1(图1A)上用热氧化法形成具有薄层厚度约为10nm的薄的衬垫氧化膜2(图1B)。在其上沉积作防氧化膜的氮化硅膜(图1C)。采用把氮化硅膜3从为形成元件—隔离氧化膜的区域刻蚀掉的方法形成裸露区域。并进行热氧(图4—106)以形成具有薄层厚度约为300到700nm的元件—隔离氧化膜(图1E)。然后，把氮化硅膜3整个除去，并且在使氧化膜2或3或硅衬底1保持裸露状态同时以不低于800℃的温度进行至少5分钟最好至少为20分钟的热处理(图4—108)。
虽然热处理的气氛是诸如氮、氢、氩之类的惰性气体或是这些气体的混合气体，但是气氛可以含有5％或5％以下最好是含有2％或2％以下的氧气。更好是热处理的温度不低于950℃和不高于1410℃而最好是不高于1200℃。
根据参阅图3，阐明同这种处理产生的应力减弱的效果。图3中横座标表示氧化温度而纵座标表示在氧化后在硅衬底中的残留应力。用单晶硅((100)面的晶片)进行氧化，而在硅表面均匀地形成具有恒定厚度为50nm的氧化膜。
虽然，在硅衬底中的残留应力随氧化温度升高而单调地减小。特别在用氧和氢的混合气体作氧化的气氛时清楚地观察到应力的减弱，而在950℃或950℃以上时应力减小到近似于零。氢对氧的混合比按容积比为小于2/1而按容积比最好为1.5/1左右到1.8/1左右。这种应力减弱效应不仅在进行氧化的工艺中被观察到而且在完成氧化反应后进行热处理时也被观察到。也就是说，在含有氧和氢的混合气体的氧化气氛中，由于在850℃时形成氧化膜并且然后在950℃时进行附加热处理30分钟也能够使氧化膜中的应力减小到近似于零。虽然在热处理工艺中应力减弱在约5分钟内呈现效果，但是热处理最好至少进行20分钟以便应力达到充分的减弱。
图3说明在氧化膜厚度为50nm时的测量结果。当氧化膜厚度超过100nm时即使在950℃或950℃以上进行氧化，在进行氧化时硅衬底中的残留应力始终不能达到零。这是由于应力减弱需用一段时间。因此，在用热氧化法形成氧化膜以后进行在1000℃或1000℃以上而尤其是在1200℃时进行上述的热处理对于减弱氧化膜中的应力是有效的。特别在选择氧化法中应力聚集在氮化硅膜边缘部位附近的氧化膜中，在去除氮化硅膜后应用这种热处理也可以减弱由于氮化硅膜的出现而引起的应力。
在本实施例中，仅用氮化硅膜作防氧化膜。然而，如果愿意的话，防氧化膜可以是用在多晶硅薄膜上沉积氮化硅膜的方法制成的一种叠层结构的薄层。进一步，不是总是必须在衬垫氧化膜2上形成防氧化膜，而可以直接在硅衬底1上形成防氧化膜。在用局部刻蚀防氧化膜的方法形成裸露区域时(图4—105或图1D)衬垫氧化膜2也可以被除去以裸露衬底1或者为了暴露硅衬底势必从表面向下刻蚀硅衬底1到约10nm以上具有一定程度差别的深度也是能允许的。
根据以上所述，本实施例显示了能够减弱因氧化引入的应力或在选择氧化法中由于防氧化膜的出现而在氧化膜中产生的应力的效果，从而能够改善氧化膜的结构和电学可靠性。
实施例2在本文中参阅图5和图6阐述实施例2。图5A和图5B是说明用本发明的工艺形成MOS型晶体管的栅极氧化膜的过程中硅衬底横截剖面变化的各个示意图。图6是说明本实施例制作工艺的流程图。
根据图6中的流程，首选参阅图5A和5B阐述本实施例。在本实施例中，把已经形成元件—隔离氧化膜4(图5A)和为形成栅极氧化膜的硅衬底1表面成裸露的状态作为初始状态(图6—202)。最好用实施例1中所述的制作工艺形成元件—隔离氧化膜，虽然形成的方法是不受限制的。
根据通常的热氧化法，在温度例如为850℃时在硅衬底1的表面上形成栅极氧化膜6(图5B)。在完成栅极氧化后，在使氧化膜4或6保持裸露状态同时以不低于800℃最好不低于950℃和不高于1410最好不高于1200℃的温度进行至少5分钟最好至少20分钟的热处理。虽然热处理的气氛是诸如氮、氢、氩之类惰性气体或这些气体的混合气体，但是气氛可以含有约5％或小于5％最好是2％或小于2％的氧气含量。用这种热处理能够释放在形成栅极氧化膜的工艺时在氧化膜中产生的的因氧化引入的应力。
本实施例显示了能够减弱在栅极氧化工艺中由于氧化引入的应力而在氧化膜中产生的应力的效果，于是能够改善氧化膜的结构和电学可靠性。
实施例3在本文中参阅图7和图8阐述实施例3。图7A到7C是说明用本发明的制作工艺构成MOS型晶体管的过程中硅衬底的横截剖面变化的各个示意图；而图8是说明本实施例的工艺的流程图。根据图8中的流程，参阅图7A到7C阐述本实施例。本实施例的初始状态是MOS型晶体管的栅极氧化薄层6已经形成(图7A、图8—302)。
最好是按照实施例1和实施例2形成本实施例中的元件—隔离氧化膜4和栅极氧化膜6，虽然这是不受限制的。像栅电极7，例如先形成多晶硅薄膜然后用刻蚀工艺加工成电极的形状(图7B)。由于这种情况中应力聚集到栅电极边缘附近的氧化膜内，所以为了补救氧化膜的损伤，以不低于800℃最好不低于950℃和不高于1410℃最好不高于1200℃的温度进行至少5分钟而最好20分钟的热处理(图8—304)。虽然热处理的气氛是诸如氮、氢、氩之类惰性气体或是这些气体的混合气体但是气氛可以含有约5％或小于5％而最好是2％或小于2％的氧气。
构成栅电极的材料不局限于多晶硅膜，而诸如难熔金属的钨或硅化物合金、钛、钴、镍、钨之类的难熔金属材料和用上述材料的薄膜做成的叠层结构也可以用作栅电极材料。
接着，为了构成MOS型晶体管(311)进行构成晶体管所必需的步骤，例如掺入杂质(306)，形成第一层布线12(307)；形成层间绝缘膜13(308)；形成第二层布线14(309)；形成绝缘膜15等等。图7C是根据本文叙述的工序制作的晶体管的横截剖面结构的实施例。晶体管制作的工序不局限于该流程图所表示的工序，而且布线层的数目不限于二层。本文中获得的MOS型晶体管可以应用于诸如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)之类的存储器电路或应用于计算处理器。
本实施例显示了在制作MOS型晶体管的工艺中减弱由于栅电极薄层的内应力而在栅极氧化膜内产生的应力的效果，从而能够改善氧化薄层和晶体管的电学可靠性。
实施例4在本文中参阅图9和图10阐述实施例4。图9A到9E是说明用本发明的工艺形成快闪存储器结构的过程中硅衬底的横截剖面变化的各个示意图；而图10是说明本实施例的工艺的流程图。
根据图10中的流程，首选参阅图9A到9E阐述本实施例。本实施例的初始状态是在硅衬底1上形成元件—隔离氧化膜4和遂道氧化膜8(图9、图10—402)。最好是用实施例1和实施例2中所述的方法形成上述的元件—隔离氧化膜4和隧道氧化膜8，虽然这是不受限制的。
在隧道氧化膜8上沉积用作浮动栅电极的薄层，用刻蚀法把该薄层加工成浮动栅电极9(图9B)。构成浮动栅电极9的材料可以是多晶硅、难熔金属材料、难熔金属的硅化物合金、钛、钴、镍、钨之类的材料中的任何一种材料或者是由上述的材料薄膜组成的叠层结构。在形成浮动栅电极后如果愿意的话，为了减弱在实施例3中所述的电极—引起的应力可以进行热处理。
其后，在浮动栅电极9上形成由氧化硅薄膜、氮化硅薄膜或其叠层结构组成的绝缘薄膜10。接着，如果愿意的话，为了减弱在形成这种绝缘膜时出现的应力可以进行热处理(图10—405)，假若这种热处理未心总是必需的。然后，在绝缘膜10上形成控制栅电极11(图9D)。构成控制栅电极的材料可以是多晶硅、难熔金属材料、难熔金属的硅化物合金、钛、钴、镍、钨之类材料中的任何一种材料或者是由这些材料的薄膜组成的叠层结构。
在形成电极之后，以不低于800℃最好不低于950℃和不高于1410℃最好不高于1200℃的温度进行至少5分钟最好至少20分钟的热处得(图10—407)。热处理的气氛最好是诸如氮、氢、氩之类惰性气体或者是这些气体的混合气体，虽然气氛可以含有约5％或小于5％最好是2％或小于2％的氧气。用这种热处理可以减弱由于形成控制栅电而在绝缘膜10中出现的应力、在形成绝缘膜的工艺中出现的应力和由于形成浮动栅电极在隧道氧化膜中出现的应力。
接着，为了完成快闪存储装置(413)进行制作快闪存储装置所必需的步骤，例如掺入杂质(408)、形成第一层布线12(409)、形成层间绝缘膜13(410)、形成第二层布线14(411)、形成绝缘膜15(412)等等。倘若晶体管制作的工序不限于由流程图所表示的工序而布线层的数目不限于二层，图9E就说明这种工序制作晶体管的横截剖面结构的实施例。进一步，构成快闪存储器的结构不局限于本实例中的电极结构。
本实施例具有能够减弱在制作快闪存储器结构的工艺中由于控制电极或浮动栅电极中的内应力而在位于隧道氧化膜或者浮动栅电极和控制栅电极之间的绝缘薄膜中出现的应力的效果，从而能够氧化薄层、绝缘薄膜和快闪存储器的电学的可靠性。
根据本发明，能够除去在半导体器件的热氧化膜—形成过中出现的氧化膜的损伤或者由于应力集中在氧化膜或具有氧化薄膜和氮化硅薄膜的叠层结构的绝缘膜上局部沉积的薄膜边缘部分上而引起的氧化膜的损伤，因此本发明具有能够改善氧化膜或绝缘薄层的结构和可靠性的效果。进一步，本发明具有能够改善诸如MOS型晶体管、快闪存储器之类的半导体存储器产品的可靠性的效果。

Claims (6)

1.一种制造半导体器件的工艺，包括：
第一步骤，在硅衬底上形成防氧化膜，在要形成元件-隔离氧化膜的区域去除防氧化膜，将硅衬底经热氧化形成硅衬底上的元件-隔离氧化膜，
第二步骤，去除元件-隔离氧化膜区域之外的区域上形成的防氧化膜，使被去除的区域成裸露态，在800℃至1410℃对硅衬底热处理，
第三步骤，在硅衬底上形成MOS晶体管的栅极氧化膜。
2.根据权利要求1所述的制造半导体器件的工艺，其特征在于在第二步骤中去除防氧化层之后，暴露硅衬底。
3.根据权利要求1所述的制造半导体器件的工艺，其特征在于通过衬垫氧化膜在硅衬底上形成防氧化膜。
4.根据权利要求3所述的制造半导体器件的工艺，其特征在于在第二步骤中去除防氧化层之后，暴露衬垫氧化膜。
5.根据权利要求3所述的制造半导体器件的工艺，其特征在于衬垫氧化膜是硅氧化膜。
6.根据权利要求1所述的制造半导体器件的工艺，其特征在于防氧化膜是氮化硅膜。
CN96103918A 1995-03-08 1996-03-07 一种制造半导体器件的工艺 Expired - Fee Related CN1078012C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP04810695A JP3542189B2 (ja) 1995-03-08 1995-03-08 半導体装置の製造方法及び半導体装置
JP048106/95 1995-03-08
JP048106/1995 1995-03-08

Publications (2)

Publication Number Publication Date
CN1139294A CN1139294A (zh) 1997-01-01
CN1078012C true CN1078012C (zh) 2002-01-16

Family

ID=12794073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96103918A Expired - Fee Related CN1078012C (zh) 1995-03-08 1996-03-07 一种制造半导体器件的工艺

Country Status (8)

Country Link
US (2) US6326284B1 (zh)
EP (1) EP0731500A3 (zh)
JP (1) JP3542189B2 (zh)
KR (1) KR100266426B1 (zh)
CN (1) CN1078012C (zh)
MY (1) MY121209A (zh)
SG (1) SG55117A1 (zh)
TW (1) TW409314B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183346A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
US6635587B1 (en) * 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
CN100455128C (zh) 2006-04-03 2009-01-21 华为技术有限公司 一种网络切换中无线网络环境检测和上报的方法
US20080242020A1 (en) * 2007-03-28 2008-10-02 Jei-Ming Chen Method of manufacturing a mos transistor device
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316332A (ja) * 1991-04-16 1992-11-06 Nec Yamagata Ltd 半導体装置の製造方法
JP3198337B2 (ja) * 1995-09-21 2001-08-13 ファーマ パス エルエルシー 酸不安定性ベンゾイミダゾールを含有する新規組成物及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
JPS57207366A (en) 1981-06-15 1982-12-20 Fujitsu Ltd Manufacture of semiconductor device
JPS5839014A (ja) 1981-09-02 1983-03-07 Nec Corp 半導体装置の製造方法
EP0214421A1 (de) 1985-08-09 1987-03-18 Siemens Aktiengesellschaft Verfahren zum Herstellen von Dünnoxidschichten auf durch Tiegelziehen hergestellten Siliziumsubstraten
JPS6294926A (ja) 1985-10-21 1987-05-01 Nec Corp 半導体装置の製造方法
JPH01215036A (ja) * 1988-02-24 1989-08-29 Seiko Epson Corp 半導体集積回路装置
JPH01255228A (ja) * 1988-04-05 1989-10-12 Nec Corp ゲート酸化膜の形成方法
EP0375232B1 (en) * 1988-12-21 1996-03-06 AT&T Corp. Growth-modified thermal oxidation process for thin oxides
US5045492A (en) 1989-09-25 1991-09-03 Allegro Microsystems, Inc. Method of making integrated circuit with high current transistor and CMOS transistors
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
JP3054422B2 (ja) 1990-03-07 2000-06-19 株式会社東芝 半導体装置の製造方法
DE69226223T2 (de) * 1991-08-21 1998-12-24 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Kontaktausrichtung für Festwertspeicher
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
JPH05267333A (ja) 1992-03-23 1993-10-15 Nec Corp Ｍｏｓ型電界効果トランジスタの製造方法
US5290718A (en) 1992-06-29 1994-03-01 National Semiconductor Corporation Simplified high reliability gate oxide process
JP3398903B2 (ja) * 1994-04-22 2003-04-21 富士通株式会社 半導体装置の製造方法
US5413950A (en) * 1994-04-22 1995-05-09 United Microelectronics Corporation Method of forming a DRAM stacked capacitor cell
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
JP3304621B2 (ja) * 1994-07-29 2002-07-22 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316332A (ja) * 1991-04-16 1992-11-06 Nec Yamagata Ltd 半導体装置の製造方法
JP3198337B2 (ja) * 1995-09-21 2001-08-13 ファーマ パス エルエルシー 酸不安定性ベンゾイミダゾールを含有する新規組成物及びその製造方法

Also Published As

Publication number Publication date
CN1139294A (zh) 1997-01-01
JP3542189B2 (ja) 2004-07-14
TW409314B (en) 2000-10-21
JPH08250491A (ja) 1996-09-27
KR100266426B1 (ko) 2000-09-15
SG55117A1 (en) 1998-12-21
EP0731500A2 (en) 1996-09-11
US6326284B1 (en) 2001-12-04
EP0731500A3 (en) 1998-05-20
US20020019146A1 (en) 2002-02-14
MY121209A (en) 2006-01-28

Similar Documents

Publication Publication Date Title
US6960515B2 (en) Method of forming a metal gate
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
US5940736A (en) Method for forming a high quality ultrathin gate oxide layer
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US6716702B2 (en) Method of forming flash memory having pre-interpoly dielectric treatment layer
CN1716577A (zh) 半导体衬底及其制造工艺
JP2003059926A (ja) 半導体装置
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
TW200950005A (en) Oxydation after oxide dissolution
CN1078012C (zh) 一种制造半导体器件的工艺
JP2007299899A (ja) 半導体装置およびその製造方法
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
JP3143670B2 (ja) 酸化薄膜形成方法
JP3647785B2 (ja) 半導体装置の製造方法
JP3245136B2 (ja) 絶縁膜の膜質改善方法
CN114334627A (zh) 氧化层的形成方法及半导体结构
JP2000286268A (ja) 半導体シリコンウェーハの製造方法
JPH08264400A (ja) シリコン単結晶ウェハおよびその表面の熱酸化方法
JPH06112192A (ja) 半導体装置の製造方法
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
US6399494B1 (en) Method of making a semiconductor device
TWI231532B (en) Method for enhancing the speed of semiconductor device
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP2501209B2 (ja) ガラス基板およびその製造方法
JPH0955480A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020116