JP3398903B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3398903B2
JP3398903B2 JP08447494A JP8447494A JP3398903B2 JP 3398903 B2 JP3398903 B2 JP 3398903B2 JP 08447494 A JP08447494 A JP 08447494A JP 8447494 A JP8447494 A JP 8447494A JP 3398903 B2 JP3398903 B2 JP 3398903B2
Authority
JP
Japan
Prior art keywords
oxidation
oxide film
substrate
gas
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08447494A
Other languages
English (en)
Other versions
JPH07297180A (ja
Inventor
政昭 東谷
健一 日数谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP08447494A priority Critical patent/JP3398903B2/ja
Priority to KR1019950006917A priority patent/KR100195355B1/ko
Publication of JPH07297180A publication Critical patent/JPH07297180A/ja
Priority to US08/701,454 priority patent/US5637528A/en
Application granted granted Critical
Publication of JP3398903B2 publication Critical patent/JP3398903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、素子分離のためのフィールド酸化膜の作
製方法に関する。
【０００２】
【従来の技術】素子分離技術として、ＬＯＣＯＳ（loca
l oxidation of silicon）法が広く用いられている。フ
ィールド酸化膜はゲート酸化膜等に比べて厚い膜が必要
であり、スループット向上のため酸化速度を向上する必
要があることから、従来ウェット酸化法が用いられてき
た。
【０００３】さらに、酸化速度を増加するためには、な
るべく酸化温度を高温にすることが好ましい。しかし、
高温でウェット酸化を行うと、マスクとして使用するＳ
ｉＮ膜中の窒素原子と水分中の水素原子が反応してアン
モニアを発生する。このアンモニアが、ＳｉＮ膜の下に
形成されている歪吸収層としてのシリコン酸化膜中を拡
散してシリコン基板表面に至る。
【０００４】シリコン基板表面でアンモニア中の窒素原
子がシリコン基板と反応してＳｉＮを形成する。このよ
うにして、マスクとして使用するＳｉＮ膜の端部近傍す
なわちフィールド酸化膜の端部近傍のシリコン基板表面
にＳｉＮが形成される。このＳｉＮは、歪吸収層として
の酸化膜の下に形成されるため、マスクとして使用した
ＳｉＮ膜除去工程で除去することができない。
【０００５】後の工程で、熱酸化によりゲート酸化膜を
形成すると、このＳｉＮがマスクとして働き、フィール
ド酸化膜の端部近傍に熱酸化されないホワイトリボンと
呼ばれる帯状の領域が残る。これは、ゲート酸化膜の耐
圧劣化につながり、素子特性を悪化させる。ホワイトリ
ボンの発生を防止するために、酸化温度は低い方がよ
い。
【０００６】酸化速度の向上とホワイトリボン発生防止
の兼ね合いから、従来は９００℃近傍でウェット酸化を
行っていた。９００℃程度で酸化を行うと、横方向の酸
化速度が縦方向の酸化速度に対して比較的速いため、フ
ィールド酸化膜がＳｉＮ膜端部を押し上げてＳｉＮ膜下
に入り込んだバーズビークと呼ばれる部分が長くなりや
すい。
【０００７】
【発明が解決しようとする課題】本発明の目的は、フィ
ールド酸化膜の形成において、酸化速度をある程度速く
維持しつつ、ホワイトリボンの発生を防止し、かつバー
ズビークの長さを短くする半導体装置製造技術を提供す
ることである。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板表面またはシリコン基板表面に
形成されたＳｉＯ2 歪吸収層の上に所定パターンのマス
ク層を形成する工程と、乾燥酸素雰囲気にて前記マスク
層をマスクとして、前記シリコン基板を選択的に酸化す
る第１酸化工程と、前記シリコン基板を、少なくともハ
ロゲン元素を含むガスが添加された乾燥酸素雰囲気にて
選択的に酸化する第２酸化工程とを含み、全体として厚
さ１００ｎｍ以上のフィールド酸化膜を形成することを
特徴とする。
【０００９】なお、前記第１及び第２酸化工程は、９５
０℃〜１２００℃の温度で酸化を行うことが好ましい。
【００１０】
【作用】乾燥酸素雰囲気で酸化を行うことにより、ホワ
イトリボンの発生を防止することができる。また、Ｓｉ
Ｏ2 の軟化点以上で酸化を行うことにより、バーズビー
クの発生を抑制することができる。
【００１１】ハロゲン元素を添加しないで、ＳｉＯ2 の
軟化点（９５０〜９７０℃）以上で酸化を行うと、重金
属等がゲル状のＳｉＯ2 膜を通ってシリコン基板内に侵
入するため、シリコン基板が汚染されやすい。汚染を防
止するためには、酸化雰囲気中にゲッタリング効果を有
するハロゲン元素等を添加することが好ましいが、例え
ば、ＨＣｌを添加して酸化を行うと、シリコン基板表面
に荒れが発生しやすくなる。
【００１２】酸化初期に、ハロゲン元素を添加せず乾燥
酸素のみの雰囲気で酸化を行い、その後ハロゲン元素を
添加して酸化を行うことにより、初期酸化の段階でシリ
コン基板内に侵入した重金属等を、後の酸化工程でハロ
ゲン元素のゲッタリング効果により除去することができ
る。
【００１３】また、酸化初期に、ハロゲン元素を添加せ
ず乾燥酸素のみで酸化を行うことにより、ハロゲン元素
を添加して酸化を行う時間を短縮できる。このため、シ
リコン基板表面の荒れの発生を抑制することがきる。
【００１４】なお、後の酸化工程で酸化雰囲気中にハロ
ゲン元素を添加することにより、初期の酸化工程で発生
したスタッキングフォルトを減少することができる。
【００１５】
【実施例】酸化速度を低下させることなく、ホワイトリ
ボンの発生を防止し、かつバーズビークの長さを短くす
るフィールド酸化膜形成方法として、１０００℃以上の
高温でドライ酸化を行う高温ＬＯＣＯＳ法が提案されて
いる。
【００１６】ＳｉＯ2 は、９５０〜９７０℃近傍で軟化
点を持つため、１０００℃以上で酸化を行うと、酸化中
のＳｉＯ2 はゲル状態にあると考えられる。一方、Ｓｉ
Ｎの軟化点はＳｉＯ2 の軟化点よりも高いため、マスク
として使用するＳｉＮ膜は軟化していない。酸化中のＳ
ｉＯ2 がゲル状であるため、フィールド酸化膜はＳｉＮ
膜端部を押し上げにくくなり、ＳｉＮ膜下に入り込みに
くい。このため、バーズビークの発生を抑制することが
できる。
【００１７】また、ドライ酸化雰囲気では、水素原子が
存在しないため、水素原子とＳｉＮ膜中の窒素原子との
結合によるアンモニアの発生を防止できる。このため、
ホワイトリボンの発生を防止することができる。
【００１８】しかし、高温ＬＯＣＯＳ法を行う場合に
は、以下のような問題点もある。第１に、ドライ酸化は
ウェット酸化に比べて酸化速度が遅いという問題点があ
る。一般にフィールド酸化膜の膜厚は０．１〜１．０μ
ｍ程度であり、ゲート酸化膜等の他の酸化工程に比べて
厚い膜を形成する必要がある。このため、酸化速度は、
スループットに大きな影響を与える。酸化速度を速くす
るには、酸化温度をなるべく高くすることが好ましい。
【００１９】第２に、ＳｉＯ2 の軟化点以上で酸化を行
うため、ゲル状になったＳｉＯ2 膜を通して重金属等の
不純物がＳｉ基板に侵入し、Ｓｉ基板表面が汚染されや
すいという問題点がある。重金属等による汚染を防止す
るために、酸化雰囲気中にＣｌ等のゲッタリング効果を
有する元素を添加することが好ましい。
【００２０】第３に、積層欠陥（スタッキングフォル
ト）が発生しやすくなるという問題点がある。酸化中、
ＳｉがＳｉＯ2 になる際に体積膨張が起こり、酸化され
なかったＳｉがＳｉ基板中に侵入する。その余剰Ｓｉが
Ｓｉ基板中の欠陥に捕らえられてスタッキングフォルト
が発生し、成長する酸化雰囲気中の酸素量が多くなるほ
どスタッキングフォルトが発生しやすい。
【００２１】また、ＨＣｌを添加すると、余剰Ｓｉを取
り除くことができるため、スタッキングフォルトの発生
を抑制できることが知られている。ＨＣｌの濃度が高い
ほど、この抑制効果が高いことも知られている。一定濃
度のＨＣｌ雰囲気の下では、酸化温度が低いほどスタッ
キングフォルトが発生しやすい。このため、スタッキン
グフォルトの発生を抑制するためには、酸化温度を高く
し、ＨＣｌの濃度を高くすることが好ましい。
【００２２】第４に、ＨＣｌを添加して高温のドライ酸
化を行うと、Ｓｉ基板表面が荒れるという問題点があ
る。これは、マスクとして使用するＳｉＮ膜中のストレ
スと、ＨＣｌとＳｉとの化学反応が関係していると考え
られる。このＳｉ基板表面の荒れは、ＨＣｌの濃度が高
いほど大きくなる傾向がある。また、ＨＣｌを添加しな
いでドライ酸化を行うと、Ｓｉ基板表面の荒れは発生し
ない。Ｓｉ基板表面の荒れ発生を防止するためには酸化
温度を低くし、ＨＣｌ濃度を低くすることが好ましい。
【００２３】図５は、上記第１〜第４の問題点を回避し
所望の品質のフィールド酸化膜を形成するための酸化温
度及びＨＣｌ濃度の適正領域を示す。横軸は酸化温度を
単位℃で表し、縦軸は酸化雰囲気中のＨＣｌ濃度を単位
％で表す。
【００２４】第１の問題点を回避するためには、曲線ｐ
１よりも右側の領域が好ましい。第２の問題点を回避す
るためには、曲線ｐ２よりも上側の領域が好ましい。第
３の問題点を回避するためには、曲線ｐ３よりも右側の
領域が好ましい。第４の問題点を回避するためには、曲
線ｐ４よりも下側の領域が好ましい。
【００２５】図５から明らかなように、これら４つの条
件を同時に満足する領域は存在しない。従って、単一の
酸化条件で所望の品質のフィールド酸化膜を形成するこ
とはできない。
【００２６】次に、図１、図２を参照して本発明の実施
例について説明する。図１は、フィールド酸化膜の形成
工程を示す。図１（Ａ）に示すように、Ｓｉ基板１の表
面に熱酸化法で厚さ２０ｎｍの歪吸収用の酸化膜２を形
成する。
【００２７】図１（Ｂ）に示すように、酸化膜２の上
に、ＣＶＤ法で厚さ１２０ｎｍのＳｉＮ膜３を堆積す
る。このとき、酸化膜２が、歪み吸収層として働く。フ
ォトリソグラフィ及びリアクティブイオンエッチング
（ＲＩＥ）により、フィールド酸化膜を形成すべき領域
のＳｉＮ膜３を除去する。
【００２８】図１（Ｃ）に示すように、ＳｉＮ膜３をマ
スクとして後述する酸化工程によりＳｉ基板１を選択的
に酸化し、フィールド酸化膜４を形成する。図１（Ｄ）
に示すように、ＳｉＮ膜３を除去し、活性領域５を表出
させる。この後、活性領域５表面の酸化膜２を除去し、
半導体素子を形成する。
【００２９】図２は、図１（Ｃ）の酸化工程における温
度及びガス導入のシーケンスを示す。横軸は経過時間を
表し、縦軸は炉内の温度を表す。図２は温度変化及び導
入ガスの種類に着目して表示しているため、横軸の長さ
は実際の経過時間に比例対応していない。本実施例で
は、ランプ加熱によるラピッドサーマル酸化法を用いて
酸化を行った。なお、その他縦型もしくは横型電気炉等
を使用して酸化を行ってもよい。
【００３０】まず、Ｎ2 ガスを流量１００００ｓｃｃｍ
流しながら昇温し、温度７５０℃の定常状態とする。次
に、Ｎ2 ガスの導入を停止後、Ａｒガスの流量を９８０
０ｓｃｃｍ、Ｏ2 ガスの流量を２００ｓｃｃｍとし炉内
のＮ2 ガスをパージする。酸化膜２及びパターニングさ
れたＳｉＮ膜３が形成された図１（Ｂ）に示す処理対象
基板を炉内に配置する。毎分１０℃の速さで１０００℃
まで昇温し、約３０分１０００℃に維持する。
【００３１】次に、Ａｒガスの導入を停止し、温度を１
０００℃に維持したままＯ2 ガスの流量を１００００ｓ
ｃｃｍとし、約１時間１０分酸化する。Ａｒガスの流量
を７０００ｓｃｃｍ、Ｏ2 ガスの流量を３０００ｓｃｃ
ｍとし、毎分１０℃の速さで１１２５℃まで昇温する。
Ｏ2 ガスの導入を停止し、Ａｒガスの流量を１００００
ｓｃｃｍとして約９分４５秒維持し、定常状態にする。
Ａｒガスの導入を停止し、Ｏ2 ガスの流量を１００００
ｓｃｃｍとして約２時間４０分酸化する。さらに、Ｏ2
ガスの流量を１００００ｓｃｃｍとしたまま、流量２５
ｓｃｃｍのＨＣｌガスを流す。この状態で約３時間維持
し、塩素を供給しつつ酸化を行う。
【００３２】Ｏ2 ガス及びＨＣｌガスの供給を停止し、
流量１００００ｓｃｃｍのＡｒガスを流し、約１０分間
アニールする。その後、毎分２．５℃の速さで９００℃
まで降温し、さらに毎分２℃の速さで７５０℃まで降温
する。処理対象基板を取り出す。その後、Ａｒガスの導
入を停止し、流量１００００ｓｃｃｍのＮ2 ガスを流
す。上記条件で、厚さ約４００ｎｍのフィールド酸化膜
を形成することができた。
【００３３】図３（Ａ）は、上記実施例により選択酸化
を行った基板表面のＳＥＭ写真を写し取った図、図３
（Ｂ）は、一点鎖線Ｂ−Ｂにおける断面図を示す。Ｓｉ
基板１の表面に、図の縦方向に長いフィールド酸化膜４
がストライプ状に複数本形成されている。２本のフィー
ルド酸化膜４の間に活性領域５が画定されている。な
お、マスクパターンとして、幅の広い部分と狭い部分が
周期的に繰り返すパターンを使用したため、フィールド
酸化膜４及び活性領域５に幅の広い部分と狭い部分が形
成されている。
【００３４】なお、比較のため、参考例として上記実施
例と同じマスクパターンを使用し、最初に０．３％のＨ
Ｃｌガスを含むＯ2 ガスを流して酸化し、その後ＨＣｌ
ガスの導入を停止してＯ2 ガスのみで酸化を行ったサン
プルを作製した。
【００３５】図３（Ｃ）は、上記参考例により選択酸化
を行った基板表面のＳＥＭ写真を写し取った図、図３
（Ｄ）は、一点鎖線Ｄ−Ｄにおける断面図を示す。図３
（Ｃ）、（Ｄ）に示すように、活性領域５の幅の狭い部
分のほぼ中央に基板荒れ６が観察される。この基板荒れ
は、後の工程でゲート酸化膜を形成する際に悪影響を及
ぼす。本実施例による方法で酸化した場合は、図３
（Ａ）、（Ｂ）に示すように、活性領域５内に基板荒れ
は観察されない。
【００３６】このように、最初にＯ2 のみで酸化を行
い、続いてＨＣｌを添加して酸化を行うことにより、基
板荒れを防止することができる。前述のようにＨＣｌを
添加した酸化工程ではＳｉ基板表面の荒れが発生しやす
いが、全酸化時間をＨＣｌ雰囲気とする場合に比べて、
上記実施例では、ＨＣｌ雰囲気にさらされる時間が比較
的短いため、基板荒れの発生が抑制されていると考えら
れる。
【００３７】また、前述のようにＯ2 のみで酸化を行う
と、スタッキングフォルトが発生しやすく、また重金属
等による汚染が生じやすいが、この問題は、後にＨＣｌ
を添加して酸化を行うことにより解消されていると考え
られる。すなわち、Ｏ2 のみの酸化時に発生したスタッ
キングフォルトは、ＨＣｌを添加して酸化を行う工程で
減少すると考えられる。また、重金属等による汚染も、
ＨＣｌを添加して酸化を行う工程におけるゲッタリング
効果により除去できると考えられる。
【００３８】さらに、１１２５℃という高温で酸化を行
っているため、酸化速度も比較的速く、従来のウェット
酸化とほぼ同等のスループットを実現できる。上記実施
例では、酸化温度を１１２５℃とした場合について説明
したが、ＳｉＯ2 の軟化点である約９５０℃以上で同様
の効果を得ることができる。また、１２００℃程度以下
の温度であれば、同様の効果を得ることができる。
【００３９】次に、図４を参照して本実施例によるフィ
ールド酸化膜形成方法をＤＲＡＭに適用した例について
説明する。図４は、ＤＲＡＭの断面図を示す。ｐ形シリ
コン基板３０の表面に、本発明の実施例による方法でフ
ィールド酸化膜３１が形成され、活性領域３２が画定さ
れている。活性領域３２には、ｎ+ 型のソース領域Ｓと
ドレイン領域Ｄ、ゲート絶縁膜３５及びゲート絶縁膜３
５上に設けられたゲート電極ＷＬからなるｎチャネルＭ
ＯＳトランジスタが形成されている。ゲート電極ＷＬ
は、紙面に垂直な方向に延びたワードラインとされてい
る。
【００４０】ソース領域Ｓは、ワードラインＷＬを覆う
絶縁膜３６及びゲート絶縁膜３５に形成されたビットラ
インコンタクトホール３３を介して、図の左右方向に延
びるビットラインＢＬに接続されている。
【００４１】ビットラインＢＬ及び絶縁膜３６上には、
絶縁膜３７、３８が積層されている。ドレイン領域Ｄに
は、ゲート絶縁膜３５、絶縁膜３６、３７、３８に設け
られたストレージコンタクトホール３４を介してストレ
ージ電極３９が接続されている。ストレージ電極３９
は、ストレージコンタクトホール３４から上方に延びた
円筒状の軸部分、及び軸部分から基板表面と平行な平面
にほぼ沿うように張り出した３枚の羽根状部分から構成
される。
【００４２】ストレージ電極３９表面を覆うようにシリ
コン酸化膜もしくは窒化膜等の誘電体膜４１が形成さ
れ、誘電体膜４１表面上にはセルプレート４０が形成さ
れている。このように、ストレージ電極３９とセルプレ
ート４０との界面の面積を大きくすることにより、スト
レージ電極３９とセルプレート４０との間の静電容量を
大きくすることができる。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
フィールド酸化膜の形成において、スループットを下げ
ることなく、バーズビークの発生を低減し、かつホワイ
トリボンの発生及び基板表面の荒れを防止することがで
きる。
【図面の簡単な説明】
【図１】本発明の実施例によるフィールド酸化膜作製方
法を説明するための基板の断面図である。
【図２】本発明の実施例によるフィールド酸化膜の酸化
工程の時間に対する温度変化及び導入ガスを示すグラフ
である。
【図３】本発明の実施例及び参考例によるフィールド酸
化膜作製方法により選択酸化を行った基板表面のＳＥＭ
写真を写し取った平面図、及び基板の断面図である。
【図４】本発明の実施例によるフィールド酸化膜作製方
法を用いて作製したＤＲＡＭの断面図である。
【図５】フィールド酸化膜の酸化工程における酸化温度
とＨＣｌ濃度の適正領域を示すグラフである。
【符号の説明】
１ Ｓｉ基板 ２ 酸化膜 ３ ＳｉＮ膜 ４ フィールド酸化膜 ５ 活性領域 ６ 基板荒れ ３０ Ｓｉ基板 ３１ フィールド酸化膜 ３５ ゲート酸化膜 ３６、３７、３８ 絶縁膜 ３９ ストレージ電極 ４０ セルプレート ４１ 誘電体膜
フロントページの続き (56)参考文献 特開 昭52−77683（ＪＰ，Ａ) 特開 昭54−56776（ＪＰ，Ａ) 特開 昭55−30865（ＪＰ，Ａ) 谷本 智，星野 重夫，ＬＳＩにおけ る薄い酸化膜の信頼性向上技術，日産技 報論文集，日本，日産自動車株式会社, 1990年５月25日，1990，ｐ．64−72 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/76 H01L 21/8242 H01L 27/108

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン基板表面またはシリコン基板表
    面に形成されたＳｉＯ2 歪吸収層の上に所定パターンの
    マスク層を形成する工程と、 乾燥酸素雰囲気にて前記マスク層をマスクとして、前記
    シリコン基板を選択的に酸化する第１酸化工程と、 前記シリコン基板を、少なくともハロゲン元素を含むガ
    スが添加された乾燥酸素雰囲気にて選択的に酸化する第
    ２酸化工程とを含み、全体として厚さ１００ｎｍ以上の
    フィールド酸化膜を形成する半導体装置の製造方法。
  2. 【請求項２】 前記第２酸化工程は、前記第１酸化工程
    終了後、引き続いて前記第１酸化工程の酸化雰囲気にハ
    ロゲン元素を含むガスを添加して酸化を行う請求項１記
    載の半導体装置の製造方法。
  3. 【請求項３】 前記ハロゲン元素を含むガスは、塩化水
    素ガスである請求項１または２記載の半導体装置の製造
    方法。
  4. 【請求項４】 前記第１及び第２酸化工程は、９５０℃
    〜１２００℃の温度で酸化を行う請求項１〜３のいずれ
    かに記載の半導体装置の製造方法。
JP08447494A 1994-04-22 1994-04-22 半導体装置の製造方法 Expired - Fee Related JP3398903B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08447494A JP3398903B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法
KR1019950006917A KR100195355B1 (ko) 1994-04-22 1995-03-29 드라이산화를 포함하는 반도체장치의 제조방법
US08/701,454 US5637528A (en) 1994-04-22 1996-08-22 Semiconductor device manufacturing method including dry oxidation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08447494A JP3398903B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07297180A JPH07297180A (ja) 1995-11-10
JP3398903B2 true JP3398903B2 (ja) 2003-04-21

Family

ID=13831649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08447494A Expired - Fee Related JP3398903B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5637528A (ja)
JP (1) JP3398903B2 (ja)
KR (1) KR100195355B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6835634B1 (en) 1995-08-25 2004-12-28 Micron Technology, Inc. Streamlined field isolation process
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5902128A (en) 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US6187640B1 (en) 1998-11-17 2001-02-13 Fujitsu Limited Semiconductor device manufacturing method including various oxidation steps with different concentration of chlorine to form a field oxide
US5827769A (en) * 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
KR100232887B1 (ko) * 1996-12-20 1999-12-01 김영환 필드 산화막 제조방법
KR100224780B1 (ko) * 1996-12-31 1999-10-15 김영환 반도체 소자의 필드산화막 제조방법
TW347564B (en) * 1997-02-24 1998-12-11 Winbond Electronics Corp Process for producing bury N+ region etching stop oxide
US6297129B2 (en) * 1997-04-22 2001-10-02 Micron Technology, Inc. Methods of forming integrated circuitry, and methods of forming dynamic random access memory circuitry
KR100232899B1 (ko) 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
US6387777B1 (en) * 1998-09-02 2002-05-14 Kelly T. Hurley Variable temperature LOCOS process
DE19909564A1 (de) 1999-03-04 2001-01-04 Siemens Ag Verfahren zur Verbesserung thermischer Prozeßschritte
US6818495B1 (en) * 1999-06-04 2004-11-16 Min-Hsiung Chiang Method for forming high purity silicon oxide field oxide isolation region
JP3484410B2 (ja) 2000-12-14 2004-01-06 沖電気工業株式会社 半導体装置における素子分離領域の形成方法
KR100432896B1 (ko) * 2001-12-27 2004-05-22 동부전자 주식회사 에스티아이 공정의 실리콘 질화막 생성 억제방법
CN108346666B (zh) * 2017-01-23 2022-10-04 联华电子股份有限公司 半导体元件及其制作方法
CN109004063B (zh) * 2018-07-06 2020-06-09 横店集团东磁股份有限公司 一种晶硅太阳电池的热氧化方法
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504558B2 (ja) * 1989-03-31 1996-06-05 日産自動車株式会社 熱酸化膜の形成方法
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谷本 智，星野 重夫，ＬＳＩにおける薄い酸化膜の信頼性向上技術，日産技報論文集，日本，日産自動車株式会社，１９９０年５月２５日，１９９０，ｐ．６４−７２

Also Published As

Publication number Publication date
KR100195355B1 (ko) 1999-06-15
JPH07297180A (ja) 1995-11-10
US5637528A (en) 1997-06-10

Similar Documents

Publication Publication Date Title
JP3398903B2 (ja) 半導体装置の製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3360300B2 (ja) 半導体装置を形成する方法
JPS6242385B2 (ja)
KR100263645B1 (ko) 이중산화막형성방법
JP3247242B2 (ja) 半導体装置の製造方法
US4030952A (en) Method of MOS circuit fabrication
JPS59165434A (ja) 半導体装置の製造方法
JPH0897202A (ja) 半導体装置の製造方法
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP3140023B2 (ja) 半導体装置及びその製造方法
KR20070018223A (ko) 반도체 소자의 제조방법
JP4309492B2 (ja) 半導体装置の製造方法
JPH0454390B2 (ja)
JPH08335576A (ja) シリコン酸化膜の形成方法
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH0629554A (ja) 半導体装置の製造方法
JPH022311B2 (ja)
JP3484022B2 (ja) 半導体装置の製造方法
JPH022310B2 (ja)
JPH10209446A (ja) 半導体装置の製造方法
KR100332134B1 (ko) 반도체소자의게이트전극형성방법
JPS59103357A (ja) 半導体装置の製造方法
JPH0669438A (ja) 半導体装置の製造方法
JPH06163533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees