JP3360300B2 - 半導体装置を形成する方法 - Google Patents

半導体装置を形成する方法

Info

Publication number
JP3360300B2
JP3360300B2 JP2000529752A JP2000529752A JP3360300B2 JP 3360300 B2 JP3360300 B2 JP 3360300B2 JP 2000529752 A JP2000529752 A JP 2000529752A JP 2000529752 A JP2000529752 A JP 2000529752A JP 3360300 B2 JP3360300 B2 JP 3360300B2
Authority
JP
Japan
Prior art keywords
oxide
forming
substrate
layer
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000529752A
Other languages
English (en)
Other versions
JP2002502126A (ja
Inventor
サクール、ランディール・ピー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2002502126A publication Critical patent/JP2002502126A/ja
Application granted granted Critical
Publication of JP3360300B2 publication Critical patent/JP3360300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Glass Compositions (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は半導体装置の形成に関する。より詳細には、本
発明は装置の一部としての酸化層の形成に関するか、或
は、その装置の製造において使用される酸化層の形成に
関する。
【０００２】発明の背景 半導体産業において酸化膜な様々な用途で使用される。
しばしばそれらはスクラッチ保護及び不動態化目的に対
して使用される。また酸化膜は誘電体層或は絶縁体層と
しても使用されて、様々な領域或は構造を電気的に分離
している。例えば、酸化膜は半導体装置における金属の
異なるレベル間の誘電体として使用可能である。そうし
た膜はフィールド絶縁用にも使用され得る。更には、酸
化膜はゲート酸化物としての役割を果たすことができ、
この膜はソース領域、ドレイン領域、並びに、介在する
チャネル領域を有する半導体基板等の区域上方に設けら
ている。次いでゲートはその酸化膜上に形成される。そ
の結果、ゲートに印加された電圧は酸化物の絶縁効果を
打ち負かす前に特定の閾値に到達しなければならず、そ
れで電流がチャネルを通じて流れることを可能としてい
る。フィールド絶縁物として使用された際、酸化物は１
つの装置、例えばトランジスタを別のものから電気的に
絶縁するために設けられる。
【０００３】フィールド絶縁目的であろうが、或は、ト
ランジスタのゲート・スタックにおける用途であろう
が、酸化物の形成は基板の指定された酸化領域をパター
ン・マスクを通じて酸化雰囲気に暴露することから典型
的には始まる。マスクは、例えば、窒化珪素から形成さ
れる。本発明を説明する目的のため基板はウェハーの表
面を表し、一般にシリコンを含むことを仮定している。
それにも拘わらず、この発明は、それに限定されるわけ
ではないが、半導体ウェハー（単独であるか或はその上
の他の材料を含む組合せかの何れか）や半導体材層（単
独であるか或は他の材料を含む組合せかの何れか）等の
バルク半導体材を含む半導体材料から形成される、任意
の構造を含む基板を有している装置を包含するものと理
解して頂きたい。酸化雰囲気に対する暴露に及んで、シ
リコン基板の保護されていない部分又は未保護部分は二
酸化シリコン（ＳｉＯ2）に酸化する。酸化する基板の
表面におけるシリコンや基板の表面下におけるシリコン
は、しばしば「消費」されたと呼称される。それに伴っ
て、消費されたシリコン量は基板のオリジナル表面下方
におけるＳｉＯ2の深さを示し得る。その結果、より大
量の消費はより大きな深さのＳｉＯ2を許容し、よっ
て、複数の装置間或は１つの装置内における複数の活性
領域間のより大きな電気的絶縁となる。
【０００４】シリコン上の酸化膜の消費効果は他の目的
のためにも役立っている。例えば、ウェハーの特定区域
におけるより大きな消費は基板内のより低いレベルでの
シリコンへのアクセスを可能としている。従って酸化物
を除去することは、各区域における先行酸化の量に依存
して様々な異なる高さを有するシリコンのウェハー地形
となる。これは特に埋設されたダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）処理で役立ち、そこで
はメモリセル・アレイが他のメモリ要素よりもウェハー
においてより深く埋設されるべきである。
【０００５】先に議論したように露出基板を酸化するこ
とは、しばしば、酸化物の「成長」と云われる。酸化物
は酸素（Ｏ2）を用いた「ドライ（乾式）」プロセス或
は酸化剤としてのスチームを用いた「ウェット（湿
式）」プロセスで成長させることができる。成長に対す
る代替としては、酸化物をスパッタ・デポジション或は
化学気相成長法（ＣＶＤ）等の技術で基板上に堆積（デ
ポジション）することができる。
【０００６】酸化層は、活性装置領域の絶縁及び装置に
対する電圧閾値の設定と云うそれらの役割によって、装
置性能に大きな影響を与える。よって、当業界では常に
高品質の酸化膜の要望がある。更に、回路密度及び速度
を高めるために半導体装置の寸法はスケール・ダウンさ
れると共に、酸化膜はそれに応じた前進をしなければな
らない。それ故に、当業者はより薄く且つ高誘電率を有
する酸化膜を提供しようとして絶えず奮闘している。
【０００７】しかしながら酸化物の堆積中或は成長中、
酸化物に露出された汚染物質等のその層内における特定
の成分の存在によって欠陥がその酸化物中に生じ得る。
例えば、プロセス雰囲気中の微粒物質は汚染の１つのソ
ースとなる。酸化物或は他の層がその環境から微粒子を
削除するフィルタ及び他の技術が試みられている「クリ
ーンルーム」環境で形成されたとしても、これら技術で
取り扱うには余りにも小さすぎる微粒子はそれにも拘わ
らず二酸化シリコン（ＳｉＯ2）内に入り得る。欠陥を
低減するための更なる試みが、クリーンルーム雰囲気と
は絶縁され且つ該クリーンルーム雰囲気よりも一層より
制御可能な環境における幾つかのウェハー・プロセスに
対する複数のチャンバーを合わせてクラスター化又は鈴
なりにすることによって為された。クラスター化された
チャンバー間のウェハーの転送は真空或は窒素雰囲気を
維持できるウェハー・キャリヤの使用を含むことができ
る。例えば、双方とも引用することでここに合体させる
米国特許第５，６１３，８２１号及び米国特許第５，３
４４，３６５号を参照のこと。それにも拘わらず、酸化
膜内における欠陥数を更に低くする当業界の一定した要
望があり、それには制御された環境にも拘わらず、ウェ
ハーへの汚染物質の進路を見出す汚染物質取扱方法の要
望を含む。
【０００８】発明の概要 よって、本発明は半導体装置の製造プロセス中に酸化層
を提供する方法に関する。１つの例示的な実施例は、酸
化物が基板表面上に設けられてから、クリーニング・プ
ロセスを受けて、更なる酸化物の供給が後に続く。何れ
のステップにおける酸化物も成長され得るか或は堆積さ
れ得る。更には、クリーニング・ステップは酸化物の第
１の供給の全て或は一部を除去するために使用され得
る。この実施例は、下に横たわる基板の一部であった汚
染物質等の成分を担持し得る任意の酸化物を除去するこ
とを利用している。よって、この実施例は半導体装置に
対してより汚染物質が無い酸化物を提供すべく使用され
得る。代替的には、この実施例は基板の各種部分を選択
的に消費するために使用可能であり、それによって基板
のより低い高さ以内に埋め込まれたメモリ等のメモリ構
造を形成させることを可能としている。
【０００９】別の模範的実施例は高誘電率を有するゲー
ト誘電体を設けることを可能としている。そうした誘電
体は五酸化タンタル（Ta2O5）等の酸化物、或は、オキ
シニトライド等の急速熱窒化（RTN）を介して生成され
る層を含む。この実施例において、酸化物或はオキシニ
トライドの層は基板と引き続いて堆積されるTa2O5との
間の接着層として役立っている。その接着層を設けるこ
ととTa2O5層を設けることとの間のクリーニング・ステ
ップは任意選択である。この実施例の１つの長所は漏れ
電流が改善され得ることである。
【００１０】更に別の模範的実施例は、半導体装置を処
理するための諸ステップから成る範囲、即ち、ベイパー
洗浄（vapor clean）、初期的な酸化物の成長或は堆
積、引き続いての酸化物の成長或は堆積、それら２つの
酸化ステップ間の任意の第２ベイパー洗浄、酸化物硬
化、並びに、前記第２酸化物上の電極の形成を含む範囲
を包含している。この実施例のより好適なバージョンに
おいて、これらステップはクラスター化され、様々なプ
ロセス間の移送が共通の制御された窒素雰囲気或は真空
等の環境内で行われる。こうしたクラスター・プロセス
環境は、製造過程中の半導体装置へアクセスを為す汚染
物質の量を低減し、クリーニング・ステップは環境を制
御するための試みにも拘わらずその装置内に現れる任意
の汚染物質の効果を取り消す補助を為す。
【００１１】好適実施例の詳細な説明 図１に示されるように、本発明の少なくとも１つの実施
例は、クリーニング・ステージ２０、酸化物（或はオキ
シニトライド）を形成することを含むステージ２２、並
びに、構造を形成するステージ２４を備える。これら基
本ステージ２０，２２，２４はより多くの細目ステップ
を更に備える。例えば、クリーニング・ステージ２０は
ベイパー洗浄２０ｂを含む。多くの場合、このベイパー
洗浄２０ｂは少なくと５秒間実行されて、５０℃〜７５
℃の間の温度範囲内で生ずる。このベイパー洗浄２０ｂ
は紫外線-塩素洗浄の形態を採ることがことが可能であ
り、赤外線光が塩素を含有するガスを励起して解離す
る。その結果、塩素ラジカルが生成される。これら塩素
ラジカルはゲッタリング(gettering)剤として作用し
て、酸化層を貫通してその中の汚染物質等の成分と結合
する。これらラジカルは酸化層内の金属成分によって生
じる害を中和する点で特に有用である。この紫外線-塩
素洗浄は一般に１０秒から６０秒の間執り行われ、７６
０トルを下回るか、上回るか、或は、それと同等の圧力
で生じ得る。このプロセスに対する温度は、一般に、５
０℃〜１５０℃の間であるが、好ましくは６０℃〜８０
℃である。
【００１２】代替的には、ベイパー洗浄２０ｂはＨＦベ
イパー洗浄を含み得る。ＨＦベイパー洗浄に対して必要
とされるパラメータの一例として、圧力は１ミリトル(m
torr)とすべきであり、温度は２００℃を下回るべきで
あり、ＨＦへの露出は５秒〜１０秒継続させるべきであ
る。ｐＨは１〜１０の間の任意のレベルで設定可能であ
る。更に別の代替例は、クリーニングを補助するため
に、ベイパー洗浄・プロセスにおいて水酸化テトラメチ
ルアンモニウム（ＴＭＡＨ）を用いることを含む。本発
明を説明する目的で、このＴＭＡＨはｐＨ３を有すると
仮定するが、当業者であれば、このｐＨはレベルは所与
の実施例での特定の不動態化要件に従って変化し得るこ
とをご理解して頂けるであろう。また説明の目的のた
め、ウェハーは本発明の方法を経ることが仮定される
が、これは、個々の装置も処理され得るように本発明を
実践するために必要とされていない。一般に、クリーニ
ング・ステージは装置形成プロセスにおいて先行して実
行されたエッチ又はエッチ液からの残留物除去の補助を
為す。
【００１３】クリーニング・ステージ２０の一部とし
て、任意のウェット洗浄（湿式洗浄）２０ａがベイパー
洗浄２０ｂに加えて実行される。好ましくは、ウェット
洗浄２０ａはベイパー洗浄２０ｂ前に実行される。この
ウェット洗浄ステップ２０ａはＲＣＡ洗浄であり得て、
ＲＣＡによって開発されたクリーニング溶液を含む。こ
れら溶液は過酸化水素化学反応を利用しており、最も共
通した２つの溶液は「スタンダード洗浄１」（ＳＣ−
１）及び「スタンダード洗浄２」（ＳＣ−２）である。
溶液ＳＣ−１は、典型的には、水酸化アンモニウム、過
酸化水素、並びに脱イオン水を次の体積比：１ＮＨ4Ｏ
Ｈ：１Ｈ2Ｏ2：５Ｈ2Ｏで含む。溶液ＳＣ−２は一般に
次の組成：６Ｈ2Ｏ：１Ｈ2Ｏ2：１ＨＣｌを有する。典
型的なウェハーはこれらＲＣＡクリーニング溶液内に浸
漬され、２０℃から８０℃の各溶液に対して１０分間ず
つ浸漬され、浸漬と次の浸漬の間に脱イオン水でリンス
される。全ての浸漬の後に更に最終の脱イオン水でのリ
ンスがある。ウェット洗浄２０ａはシリコン表面を水素
原子で停止することを許容することでウェハーを不動態
化することに役立つ。このようにして、親水性或は疎水
性表面が準備され得る。
【００１４】ひとたびウェハー表面が洗浄されると、ス
テージ２２に示されるように酸化物或はオキシニトライ
ドの形成の用意が整う。多くの実施例において、このス
テージ２２はウェハー表面２２ｃ上に酸化物を初期的に
成長することを含み、それはシリコンを基板内の下方へ
向かう特定レベルまで消費する。しかしながら、本発明
は酸化物がこのステージ２２の初期で堆積２２ｂされる
実施例を含む。
【００１５】少なくとも１つの実施例において、酸化物
成長は一般に８００℃から１１００℃までの範囲にわた
る温度での急速熱酸化（ＲＴＯ）プロセス２２ｄを通じ
て達成可能である。このＲＴＯプロセス２２ｄは少なく
とも略１０オングストロームの厚みの酸化物が生成され
るまで実行される。
【００１６】酸化物を成長するこの初期ステップに加え
て、酸化物形成ステージ２２を向上するために行われ得
る付加的なステップがある。例えば、未だＲＴＯプロセ
ス２２ｄが始まる前のベイパー洗浄２０ｂが実行された
後に、紫外線輻射が使用されてオゾン環境内でシリコン
基板の酸化速度を高めることになる紫外線-オゾン処理
２２ａを通じて、ウェハー上に化学的酸化物成長を誘導
することが有益であり得る。この処理２２ａは、好まし
くは、一般的に１０オングストロームから１５オングス
トロームまでの範囲の厚みを有する高品質の酸化層を提
供するに充分な長さにわたって実行される。酸化物が一
ステップで或は複数ステップで設けられるか否かに拘わ
らず、ひとたびステップ２２ｄが完了されたならば約３
０オングストロームから４０オングストロームまでの酸
化物となることが好ましい。
【００１７】ひとたび紫外線-オゾン処理２２ａ及びＲ
ＴＯプロセス２２ｄが実行されたならば、追加量の酸化
物を設けるオプション２２ｇがある。シリコンの消費に
よる更なる成長２２ｋは前記初期的な成長から生ずるも
のと同様な酸化物を設けるべく使用され得る。代替的に
は、Ｔａ2Ｏ5（２２ｈ）等の酸化物が堆積され得ること
になる。これらステップ２２ｄ，２２ａ，２２ｇで酸化
物を設ける正確な方法に拘わらず、それは酸化物形成ス
テージ２２の最後で所与の厚みの酸化物を達成すること
で協働すると理解される。よって、一ステップにおける
より大きな酸化物寄与は他の複数ステップでのより多く
の酸化物生成の必要性を軽減し得る。この酸化物の「所
与の厚み」は、当業者であれば理解して頂けるように、
形成される構造に依存して変動する。模範的な厚みは以
下に議論される。
【００１８】酸化物のこの所与の厚みの達成は、酸化ス
テップ後に実行され、そして、酸化ステップ間、例えば
２２ｄ及び２２ｇの間に好ましくは介在する第２のベイ
パー洗浄２２ｆ等の任意の付加的なクリーニング・ステ
ップ２２ｅによって更に補助される。このベイパー洗浄
２２ｆの結果として、存在する酸化物の一部或は全てが
除去され得る。もしＴａ2Ｏ5等のゲート誘電体が堆積さ
れれば、先行するステップで設けられた酸化物の一部は
基板とそのゲート誘電体との間の接着層としての役割を
果たすべく残存すべきである。酸化物の故意ではない過
剰成長から生ずるであろう任意の問題の矯正に加えて、
この第２ベイパー洗浄２２ｆもさもなければ仕上げられ
た装置に存在するであろう欠陥を除去するために役立
つ。欠陥酸化物は、酸化物が成長するシリコン内に汚染
物質等の特定成分があれば生じ得る。シリコンが２２ｄ
及び２２ａ等のステップで消費されると、結果としての
酸化物はそうした汚染物を保持し得る。この成長酸化物
の全て或は一部を除去することによって第２ベイパー洗
浄２２ｆも除去される酸化物に関連されたそうした汚染
物質を除去する。
【００１９】このステージ２２の最後の酸化物の量は略
一定の厚みを有し得る一方、そうした制限は本発明に不
必要である。事実、酸化物の厚みの点で変動をもたらす
ことは、埋め込み型ＤＲＡＭメモリ装置に必要とされる
地形を提供すること等の特定の状況において実際上望ま
しい。図２は先行技術でどのようにしてこの地形が達成
されたかを図示している。図２ａに見られるように、Ｓ
ｉＯ2の薄層３０がシリコン基板３２上に成長させられ
る。次いで図２ｂはこのＳｉＯ2層３０が、ＳｉＮ等で
形成されたマスク層３４が覆われる。マスク層３４は更
なる酸化物成長が所望される区域３６を露出するように
パターニングされる。次いで追加の酸化物成長が図２ｃ
で実行され、より多くのシリコンがその露出区域３６内
で消費される一方で、ＳｉＮマスク３４下のＳｉＯ2層
３０の殆どがその元の厚みで保持される。図２ｄにおい
て、マスク３４及びＳｉＯ2層３０が除去されて、基板
に対する２レベルの地形をあとに残す。結果としてレベ
ルが平行であることが好ましいが、勾配において異なる
ことは装置が依然機能する程度まで許容できる。更なる
酸化及びマスキングのステップが実行されて、図２ｅに
示されるフィールド酸化絶縁領域３８及びゲート酸化領
域４０及び４１等の構造を形成する。しかしながらこの
先行技術に係る方法は、汚染物質等の成分が比較的無い
基板３２のより高いレベルに依存する。もし基板３２が
マスク層３４下の区域内で汚染されていれば、その区域
内のシリコンが消費されることによって形成されるゲー
ト酸化物４０も汚染されることになる。
【００２０】本発明の少なくとも１つの実施例はそうし
た依存性から解放されている。図３ａは汚染物質を有す
る酸化される前の（未酸化の）基板３２を示している。
これら汚染物質４２の一部は、図３ｂに示されるよう
に、酸化後の成長ＳｉＯ2層３０の一部となっている。
図１に示された第２ベイパー洗浄ステップ２２ｆの効果
が図３ｃで見ることができ、ＳｉＯ2層３０がその関連
された汚染物質４２と共に除去される。引き続いての酸
化、マスキング、並びに、除去の諸ステップは次いで執
り行われて、埋め込み型ＤＲＡＭ装置に対して必要とさ
れる２レベル地形を達成する。一部の汚染物質４２が基
板３２中に残存していることを仮定すると、引き続いて
の酸化及び除去のステップは、好ましくは、これら汚染
物質４２の全てでなければ、その殆どを削除することな
る。
【００２１】更には、図４ａ乃至図４ｅに示される実施
例で説明されたように初期的ＳｉＯ2層３０を完全に除
去する必要性はない。図４ａには、もう一度、上部に成
長させられたＳｉＯ2層３０を伴う基板３２が示されて
いる。図４ｂは第２ベイパー洗浄２２ｆ後の製造過程中
の基板３２を示しており、ＳｉＯ2の一部のみが、その
洗浄又はクリーニングの結果、除去されている。好まし
くは、この部分的酸化物の除去或は引き続いての酸化物
除去は任意の残存する汚染物質或はＳｉＯ2内の他の欲
せざる成分の全てではなければ、その殆どを削除する。
模範的な埋め込み型メモリ地形が所望されていることを
仮定すれば、第２ベイパー洗浄２２ｆ後に約４０オング
ストロームのＳｉＯ2層３０が残存していることが好ま
しい。次いでマスク層３４は設けられ、パターニングさ
れて区域３６を露出する。もし所望であれば、更なるク
リーニング・ステップが執り行われて、追加的な酸化物
が成長される前により多くの露出ＳｉＯ2層３０を除去
する。代替的には、現行のＳｉＯ2層が保持され得て、
図４ｄに明示されるようにより多くの酸化物を成長すべ
く継続される。この最後のクリーニングが実行されるか
否かに拘わらず、露出区域３６内のＳｉＯ2層３０の最
終的な厚みは、この模範的な埋め込み型メモリ構造に対
して約７０オングストロームから約９０オングストロー
ムの範囲内であることが好ましい。ＳｉＯ2層３０及び
マスク層３４を除去すると、図４ｅにおけるウェハーの
２レベル地形が現れる。次いでフィールド酸化領域及び
ゲート酸化領域が、先の実施例で説明されたものか或は
先行技術で公知の方法による酸化／クリーニングの諸ス
テップによって形成され得る。
【００２２】オキシニトライド層が所望であれば、窒化
ステップ２２ｊ（図１に図示）が酸化層上で実行され得
る。このステップ２２ｊを実行する１つの可能な方法は
急速熱窒化（ＲＴＮ）を含み、そこではアンモニア（Ｎ
Ｈ3）がウェハー環境に導入され、ハロゲンランプ等の
ソースで略８５０℃から１０５０℃までの範囲の温度ま
で加熱される。このプロセスの結果、酸化膜は急速にオ
キシニトライド膜へ変化する。
【００２３】 このウェハー上に形成される特定の装置
に拘わらず、ひとたび正確な量の酸化物或はオキシニト
ライドが提供されたならば、任意の状態調節ステップ
（コンディショニング・ステップ）２２ｉが実行され得
る。少なくとも１つの実施例において、このコンディシ
ョニング・ステップは２２ｉは、ＮＯ或はＮ2Ｏ等の窒
化雰囲気中での酸化物の硬化を含む。それらがＴａ2Ｏ5
等の特に高誘電率物質を含む他の実施例において、コン
ディショニング・ステップは、代替的には、ＮＨ3、ジ
クロロシラン（ＳｉＣｌ2Ｈ2）及びＮＨ3、オゾン等の
酸素環境、Ｎ2、Ａｒ、或は、Ｈ2を含む雰囲気への暴露
を含むことができる。この暴露は好ましくは５気圧から
１５気圧で略５００℃から７５０℃の間の温度で少なく
とも１０秒間継続する。別のコンディショニングは代替
的にスチーム酸化を含み、誘電体がＨ2及びO2の混合物
に暴露される。当業者であればご理解頂けるように、そ
うした混合物はプラズマ・トーチを用いて生成され得
る。しかしながら本発明は、プラズマ・トーチが使用さ
れず、むしろ、Ｈ2及びＯ2が略１気圧或はそれ以下の圧
力で略５００℃から９００℃の範囲の温度のプロセス・
チャンバー内に一緒にさせられるコンディショニング・
ステップをも含む。
【００２４】もし、ゲート酸化物を設けるべく本発明の
一実施例が使用されるならば、１つの長所としては、装
置の電流漏洩或はそうした漏洩を増大し得る反作用要因
を低減することである。更には、先に説明されたクリー
ニング、酸化、並びに、コンディショニングの諸ステッ
プは、シリコン基板の地形の変更やゲート酸化物の何等
かの形態の提供に加えて、更なる用途がある。例えばこ
れらステップは、図５に示されたフラッシュ・メモリセ
ル４６のトンネル酸化物４４を、そのセル４６に対する
全体的な酸化物４８と共に形成するために使用可能であ
る。図示されたフラッシュ・メモリセル４６は、より詳
細には、ｎ型のソース及びドレインの領域５２，５４を
有してｐ型基板５０内に形成されたフラッシュ型の電気
的に消去可能なプログラマブル読取り専用メモリ（フラ
ッシュ-ＥＥＰＲＯＭ）セルである。基板５０上にはフ
ローティング・ゲート５６が酸化物４８内に設けられて
いる。制御ゲート５８も酸化物４８内にあって、そのフ
ローティング・ゲート４８の上方に配置されている。フ
ローティング・ゲート５６は基板からトンネル酸化物４
４によって分離されている。このトンネル酸化物４４は
相対的に薄い酸化層である一方、それは３０オングスト
ロームから４０オングストロームと薄くでき、７０オン
グストロームから１００オングストロームの薄さにより
接近することが好ましい。このトンネル酸化物４４は、
メモリ・プログラミング及び消去がこのトンネル酸化物
４４を通じて、ファウラー-ノルトハイム(Fowler-Nordh
eim)のトンネリングによって達成されているのでそのよ
うに名付けられている。こうして、本発明の一実施例を
通じて、トンネル酸化物４４は所望厚みまで酸化物低減
するクリーニングでの初期的な酸化ステップを通じて提
供され得る。代替的には酸化物を完全に洗浄し去ってし
まい、引き続く酸化ステップが基板５０のより低いレベ
ルのトンネル酸化物４４を形成することを許容する。酸
化物４８の残りは付加的な酸化ステップ或は更なる酸化
／クリーニング・サイクルによって形成され得る。
【００２５】別の例として、これらクリーニング、酸
化、並びに、コンディショニングの諸ステップは、浅い
トレンチ絶縁（ＳＴＩ）プロセスを用いて絶縁された装
置に対するゲート酸化物を設けるために使用可能であ
る。そうした製造過程中の装置が図６に示されており、
そこではエッチングされた基板６０が１つのセル箇所を
他のものと電気的に絶縁している複数のトレンチを画成
している。トレンチ充填物６４を設けた後、ゲート酸化
物６６が先に説明された諸ステップを用いて高圧酸化環
境内で成長させられる。例えば、ゲート酸化物６６は略
５気圧から１５気圧までの範囲の圧力で成長させられ得
る。
【００２６】酸化に対するこれら変化する環境が与えら
れれば、構造を形成するステージ２４内で執り行われる
特定の諸ステップは、酸化物が形成される状況、例え
ば、それが埋め込み型のＤＲＡＭ内のゲート用に形成さ
れるか若しくはそうしたゲートを達成すべく基板を形作
るために形成されるか、トンネル酸化物内のフローティ
ング・ゲート用か、ＳＴＩセル内のゲート用か、或は他
の構造用か等々の状況に部分的に依存することになる。
多くの例において、構造を形成するステージ２４はゲー
トを形成するステップ２４ａを含み、次いでそれは、し
ばしば、ポリシリコン膜を堆積することによって形成さ
れる。更に、シリコン-ゲルマニウム膜がポリシリコン
にゲルマニウムがドーピングされることでオプションと
して設けられて、ゲルマニウム濃度が略２％から２５％
までの範囲となり得る。ポリシリコンの堆積の他の代替
例は、ＴａＮ、ＴｉＮ、並びに、ＷＮの堆積を含む。
【００２７】ひとたび構造を形成するステージ２４が完
了したならば、ウェハーはワード線を形成するために執
り行われる諸ステップ等の更なる処理を被り得る。また
留意されるべきことは、好適実施例において、第１のベ
イパー洗浄２０ｂから構造形成を含むステージ２４まで
の諸ステップをクラスター化することが望ましい。勿
論、更に好適な実施例でさえ、各ステップはクラスター
される。これは、他の各種層と共に酸化物内に現れ得る
汚染物質等の成分を更に低減する役割を果たすことにな
る。
【００２８】最後に、当業者であればご理解頂けるよう
に、この発明の特定の実施例が例示目的のために説明さ
れたが、様々な変更等が本発明の範囲から逸脱すること
無しに為され得ることである。例えば、本発明での酸化
物の提供はせいぜい２つの酸化ステップに制限されず
に、図１でのステップ２２ｇからステップ２２ｅへ戻る
ルーピングの矢印で示されるように、所望に応じて任意
の数の酸化ステップ及びクリーニング・ステップが包含
される。更に選択された区域に対する酸化及びクリーニ
ングを可能とするように必要とされ得る任意のマスキン
グ・ステップも含まれる。従って本発明は、請求項で請
求されるものを除いて制限されない。 ［図面の簡単な説明］
【図１】図１は、本発明の１つの例示的な実施例のプロ
セス・フローである。
【図２】図２Ａ乃至図２Ｅは、埋め込みＤＲＡＭを形成
するための先行技術に係るプロセスを図示している。
【図３】図３Ａ乃至図３Ｃは、本発明の第２の例示的な
実施例を示している。
【図４】図４Ａ乃至図４Ｅは、本発明の第３の例示的な
実施例を明示している。
【図５】図５は、フラッシュ型の電気的に消去可能なプ
ログラマブル読取り専用メモリ（フラッシュ-ＥＥＰＲ
ＯＭ）の一部を示している。
【図６】図６は、浅いトレンチ絶縁プロセスを用いて電
気的に絶縁された製造過程中の半導体装置を図示してい
る。
【符号の説明】
３０ ＳｉＯ2層 ３２，５０，６０ シリコン基板 ４３ マスク層 ３６ 露出区域 ３８ フィールド酸化絶縁領域 ４０，４１ ゲート酸化領域 ４２ 汚染物質 ４４ トンネル酸化物 ４６ フラッシュ・メモリセル ４８ 酸化物 ５２，５４ ソース或はドレイン領域 ５６ フローティング・ゲート ５８ 制御ゲート ６４ トレンチ充填物 ６６ ゲート酸化物
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−28369（ＪＰ，Ａ) 特開 平１−319944（ＪＰ，Ａ) 特開 平５−267684（ＪＰ，Ａ) 特開 平10−209403（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/28 H01L 21/304 645

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 製造過程における半導体装置の表面（３
    ２，５０，６０）に対して誘電体を設けるために適合す
    る方法であって、 欲せざる汚染物質（４２）を除去するために前記表面
    （３２，５０，６０）の少なくとも一部を除去すること
    によって該表面を洗浄（２０）する段階と、 前記表面（３２）上にオキシニトライドを含む材料から
    成る第１層（３０，４４）を形成（２２Ｂ、２２Ｄ）す
    る段階と、 前記第１層の少なくとも一部を除去する段階と、 前記第１層上に前記オキシニトライドを含む材料から成
    る第２層を形成する段階と、 前記オキシニトライドを含む材料から成る前記第２層の
    少なくとも一部を除去する段階と、 の諸段階を含むことを特徴とする方法。
  2. 【請求項２】 前記表面上に第１材料層を形成する前記
    段階が、前記表面から前記材料中へ１つの成分を取り込
    むことを更に含む、請求項１に記載の方法。
  3. 【請求項３】 前記材料の一部を除去する前記段階が、
    前記成分を除去することを更に含む、請求項２に記載の
    方法。
  4. 【請求項４】 基板（３２，５０，６０）上に複数の材
    料を製作する方法であって、 前記基板（３２，５０，６０）をウェット・エッチ或は
    ドライ・エッチを付与することで洗浄（２０）する段階
    と、 前記基板を紫外線-オゾン環境内で処理する段階と、 前記基板上での堆積（２２Ｂ）或は成長（２２Ｄ）の何
    れかによって、該基板上に酸化物を形成する段階と、 前記酸化物をベイパー洗浄で洗浄して、該酸化物をエッ
    チングする段階と、 前記酸化物上に付加的な材料（２２Ｋ，２２Ｈ）を形成
    する段階と、 前記酸化物を窒化する段階と、 前記付加的な材料上に構造を提供（２４）する段階と、 の諸段階を含むことを特徴とする方法。
  5. 【請求項５】 前記酸化物上に付加的な材料を形成する
    前記段階が、Ｔａ2Ｏ5（２２Ｈ）を堆積することを更に
    含む、請求項４に記載の方法。
  6. 【請求項６】 付加的な材料を形成する前記段階が、フ
    ラッシュ・メモリセル（４６）に対するトンネル酸化物
    （４４）を形成することを更に含む、請求項５に記載の
    方法。
  7. 【請求項７】 前記酸化物を洗浄する前記段階が、前記
    酸化物を完全に除去することを更に含む、請求項６に記
    載の方法。
  8. 【請求項８】 酸化物を形成する前記段階が、追って堆
    積されるＴａ2Ｏ5（２２Ｈ）に対する接着層としてオキ
    シニトライドを形成することを更に含む、請求項５に記
    載の方法。
  9. 【請求項９】 前記酸化物をコンディショニングして、
    該酸化物を窒化雰囲気内で硬化する段階を更に含む、請
    求項８に記載の方法。
  10. 【請求項１０】 酸化物（２２）を形成する前記段階
    が、前記基板を急速熱酸化（２２ｄ）する前に、紫外線
    -オゾン処理（２２ａ）を通じての化学的酸化物成長を
    更に含む、請求項４に記載の方法。
  11. 【請求項１１】 構造を形成する前記段階が、チタニウ
    ムニトライド及びタングステンニトライドを含む材料か
    ら成るグループから選択されたゲート材料を設けること
    を含む、請求項４に記載の方法。
  12. 【請求項１２】 全ての段階がクラスター化されて、そ
    れら段階が多重チャンバー内で全て実行される、請求項
    ４に記載の方法。
JP2000529752A 1998-02-02 1999-01-21 半導体装置を形成する方法 Expired - Fee Related JP3360300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/017,453 1998-02-02
US09/017,453 US6475927B1 (en) 1998-02-02 1998-02-02 Method of forming a semiconductor device
PCT/US1999/001255 WO1999039384A1 (en) 1998-02-02 1999-01-21 Method of forming a semiconductor device

Publications (2)

Publication Number Publication Date
JP2002502126A JP2002502126A (ja) 2002-01-22
JP3360300B2 true JP3360300B2 (ja) 2002-12-24

Family

ID=21782671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000529752A Expired - Fee Related JP3360300B2 (ja) 1998-02-02 1999-01-21 半導体装置を形成する方法

Country Status (8)

Country Link
US (5) US6475927B1 (ja)
EP (1) EP1051744B1 (ja)
JP (1) JP3360300B2 (ja)
KR (1) KR100415523B1 (ja)
AT (1) ATE409356T1 (ja)
AU (1) AU2462199A (ja)
DE (1) DE69939620D1 (ja)
WO (1) WO1999039384A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
JP3941099B2 (ja) * 2001-12-19 2007-07-04 ソニー株式会社 薄膜形成方法
US6821904B2 (en) * 2002-07-30 2004-11-23 Chartered Semiconductor Manufacturing Ltd. Method of blocking nitrogen from thick gate oxide during dual gate CMP
US6893920B2 (en) 2002-09-12 2005-05-17 Promos Technologies, Inc. Method for forming a protective buffer layer for high temperature oxide processing
JP3946130B2 (ja) * 2002-11-20 2007-07-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US6933235B2 (en) * 2002-11-21 2005-08-23 The Regents Of The University Of North Texas Method for removing contaminants on a substrate
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
CN1757098B (zh) * 2003-02-04 2010-08-11 应用材料有限公司 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线
US7279003B2 (en) * 2003-04-24 2007-10-09 Medtronic Vascular, Inc. Stent graft tapered spring
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
US20050048742A1 (en) * 2003-08-26 2005-03-03 Tokyo Electron Limited Multiple grow-etch cyclic surface treatment for substrate preparation
DE102004015307A1 (de) * 2004-03-29 2005-10-20 Infineon Technologies Ag Verfahren zur Präparation der Oberfläche eines Halbleiterkörpers
US20070090493A1 (en) * 2005-10-11 2007-04-26 Promos Technologies Inc. Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby
JP5091452B2 (ja) * 2006-10-06 2012-12-05 株式会社東芝 半導体装置の製造方法
KR100757327B1 (ko) * 2006-10-16 2007-09-11 삼성전자주식회사 불 휘발성 메모리 소자의 형성 방법
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8387674B2 (en) * 2007-11-30 2013-03-05 Taiwan Semiconductor Manufacturing Comany, Ltd. Chip on wafer bonder
CN101625974B (zh) * 2008-07-08 2011-10-05 中芯国际集成电路制造(上海)有限公司 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
US8507310B2 (en) * 2008-12-04 2013-08-13 Mitsubishi Electric Corporation Method for manufacturing thin-film photoelectric conversion device
US7910467B2 (en) * 2009-01-16 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for treating layers of a gate stack
KR20130092574A (ko) 2010-08-04 2013-08-20 어플라이드 머티어리얼스, 인코포레이티드 기판 표면으로부터 오염물들 및 자연 산화물들을 제거하는 방법
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
CN105336595A (zh) * 2014-08-08 2016-02-17 上海格易电子有限公司 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
KR102409748B1 (ko) 2015-07-28 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271421A (en) * 1977-01-26 1981-06-02 Texas Instruments Incorporated High density N-channel silicon gate read only memory
JPS5928369A (ja) 1982-08-10 1984-02-15 Nec Corp 半導体装置用キヤパシタの製造方法
US4567645A (en) * 1983-09-16 1986-02-04 International Business Machines Corporation Method for forming a buried subcollector in a semiconductor substrate by ion implantation
US5178682A (en) * 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
JPH069195B2 (ja) 1989-05-06 1994-02-02 大日本スクリーン製造株式会社 基板の表面処理方法
US5022961B1 (en) 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
US5268314A (en) * 1990-01-16 1993-12-07 Philips Electronics North America Corp. Method of forming a self-aligned bipolar transistor
US5786788A (en) * 1996-10-08 1998-07-28 Raytheon Company Radar system and method for reducing range sidelobes
US5229334A (en) * 1990-08-24 1993-07-20 Seiko Epson Corporation Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
US5326406A (en) 1991-07-31 1994-07-05 Kawasaki Steel Corporation Method of cleaning semiconductor substrate and apparatus for carrying out the same
US5188979A (en) 1991-08-26 1993-02-23 Motorola Inc. Method for forming a nitride layer using preheated ammonia
US5306672A (en) * 1991-10-17 1994-04-26 Nec Corporation Method of manufacturing a semiconductor device wherein natural oxide film is removed from the surface of silicon substrate with HF gas
JPH05267684A (ja) 1992-03-18 1993-10-15 Rohm Co Ltd 不揮発性記憶素子
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5589422A (en) * 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
US5344365A (en) 1993-09-14 1994-09-06 Sematech, Inc. Integrated building and conveying structure for manufacturing under ultraclean conditions
JPH0786271A (ja) 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
JPH07240473A (ja) 1994-03-01 1995-09-12 Fujitsu Ltd 半導体記憶装置およびその製造方法
JPH07335641A (ja) * 1994-06-03 1995-12-22 Sony Corp シリコン酸化膜の形成方法及び半導体装置の酸化膜
US5613821A (en) 1995-07-06 1997-03-25 Brooks Automation, Inc. Cluster tool batchloader of substrate carrier
DE69620037T2 (de) * 1995-10-13 2002-11-07 Lam Res Corp VORRICHTUNG ZUR aBGABE VON ZWEI CHEMISCHEN PRODUKTEN DURCH EINE BÜRSTE
US5783495A (en) * 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
US5811334A (en) * 1995-12-29 1998-09-22 Advanced Micro Devices, Inc. Wafer cleaning procedure useful in the manufacture of a non-volatile memory device
US6156121A (en) 1996-12-19 2000-12-05 Tokyo Electron Limited Wafer boat and film formation method
US5851888A (en) * 1997-01-15 1998-12-22 Advanced Micro Devices, Inc. Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide
US5876788A (en) 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
US6265286B1 (en) * 1997-11-17 2001-07-24 Texas Instruments Incorporated Planarization of LOCOS through recessed reoxidation techniques
JP2001319944A (ja) 2000-05-01 2001-11-16 Sony Corp ワイヤボンディング装置及びその制御方法
JP2005267684A (ja) 2004-03-16 2005-09-29 Sony Corp 磁気ヘッド装置

Also Published As

Publication number Publication date
AU2462199A (en) 1999-08-16
ATE409356T1 (de) 2008-10-15
KR100415523B1 (ko) 2004-01-16
WO1999039384A1 (en) 1999-08-05
US6589877B1 (en) 2003-07-08
EP1051744A1 (en) 2000-11-15
US20070087505A1 (en) 2007-04-19
US6475927B1 (en) 2002-11-05
KR20010040515A (ko) 2001-05-15
US20070087506A1 (en) 2007-04-19
US7135417B2 (en) 2006-11-14
US20020119674A1 (en) 2002-08-29
EP1051744B1 (en) 2008-09-24
JP2002502126A (ja) 2002-01-22
DE69939620D1 (de) 2008-11-06

Similar Documents

Publication Publication Date Title
JP3360300B2 (ja) 半導体装置を形成する方法
EP0696051B1 (en) Method for fabricating oxide layer in semiconductor technology
KR100316221B1 (ko) 얕은트렌치격리신기술
US6074917A (en) LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
JP3974547B2 (ja) 半導体装置および半導体装置の製造方法
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
US5393686A (en) Method of forming gate oxide by TLC gettering clean
JPH06196716A (ja) 高品質の酸化膜を成長させるための方法
KR100550196B1 (ko) 원자 산소 산화를 채용하여 게이트 활성화를 향상시키는방법
KR100376351B1 (ko) 커패시터 소자 제조 방법
US5328867A (en) Peroxide clean before buried contact polysilicon deposition
US5834351A (en) Nitridation process with peripheral region protection
US6984562B2 (en) Method for forming dielectric layer between gates in flash memory device
US6825128B2 (en) Method for manufacturing semiconductor device
US6077776A (en) Polysilicon residue free process by thermal treatment
JP2002016152A (ja) 半導体装置の製造方法
JP2000315768A (ja) 半導体装置の製造方法
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
JPH11297689A (ja) シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20080002602A (ko) 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR19980055952A (ko) 반도체 소자의 콘택홀 세정방법
JPH06132300A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees