CN101625974B - 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法 - Google Patents

采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法 Download PDF

Info

Publication number
CN101625974B
CN101625974B CN2008100403685A CN200810040368A CN101625974B CN 101625974 B CN101625974 B CN 101625974B CN 2008100403685 A CN2008100403685 A CN 2008100403685A CN 200810040368 A CN200810040368 A CN 200810040368A CN 101625974 B CN101625974 B CN 101625974B
Authority
CN
China
Prior art keywords
surf zone
coating
oxide
electromagnetic radiation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100403685A
Other languages
English (en)
Other versions
CN101625974A (zh
Inventor
高大为
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100403685A priority Critical patent/CN101625974B/zh
Priority to US12/259,095 priority patent/US7989363B2/en
Publication of CN101625974A publication Critical patent/CN101625974A/zh
Application granted granted Critical
Publication of CN101625974B publication Critical patent/CN101625974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种如SONOS单元的半导体器件的制造方法。所述方法包括提供具有表面区域的半导体衬底(例如硅片、绝缘体上硅)，所述表面区域上具有自然氧化物层。所述方法包括采用湿法清洗工艺处理表面区域以去除表面区域上的自然氧化物层。在一个具体的实施例中，所述方法包括使表面区域处于含氧环境中，并对表面区域进行高能电磁辐射，所述高能电磁辐射波长范围为约300纳米至约800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度。在一个具体的实施例中，所述方法使形成厚度小于10埃的氧化物层。在一个优选的实施例中，所述氧化物层基本上没有针孔和其他缺陷。在一个具体的实施例中，所述氧化物层是栅氧化物层。

Description

采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
技术领域
本发明涉及集成电路以及制造半导体器件的工艺。特别地，本发明提供了一种处理半导体衬底表面区域以生长MOS晶体管器件的介电材料的的方法，但是应该认识到，本发明的适用范围要广泛得多。
背景技术
集成电路已经将在单个硅片上制造的互连器件由几个发展到数百万个。目前，集成电路所提供的性能及复杂程度已远远超过了最初所想象的。为了提高复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数量)，最小的特征尺寸，也就是公知的器件“几何形状”，已经随着集成电路的发展变得更小。
增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供了较低的成本。一套集成电路生产设备可能要花费几亿甚至几十亿美元。每个生产设备都有一定的晶片生产量，而且每个晶片上都要有一定数量的集成电路。因此，通过把一个集成电路上的各个器件做得更小，就可以在每一个晶片上做更多的器件，这样可以增加生产设备的产量。使器件变小是一件非常具有挑战性的事，因为在集成电路制造的每一个工艺流程都有限制。也就是说，一个给定的工艺都有一个特征尺寸的下限，一旦低于这个下限，制造工艺或者器件的版图就需要修改。另外，随着对器件的速度要求越来越高，制造工艺的限制也与现有的工艺以及材料有关。
一个基于给定特征尺寸限制工艺的例子是MOS晶体管器件的介电材料的形成。这种介电材料经常形成用于设计规则为90纳米或更小的器件。这些介电材料，包括二氧化硅，经常形成用于MOS晶体管器件的栅绝缘层或者存储器结构，比如硅-氧化物-氮化物-氧化物-硅(SONOS)存储单元。遗憾的是，利用现有技术通常难以形成高质量的氧化材料。也就是说，随着器件尺寸的变小，制作每一种这些介电材料出现了困难。本说明书并且更具体地在下面将更详细地介绍现有介电结构的这些以及其他局限。
综上所述，需要一种加工半导体器件的改进方法。
发明内容
根据本发明，提供了制造半导体器件的加工集成电路的技术。更特别地，本发明提供了一种采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法，但是应该认识到，本发明的适用范围要广泛得多。
在一个具体的实施例中，本发明提供了一种半导体器件的方法，如SONOS。所述方法包括提供具有表面区域的半导体衬底(例如：硅晶片，绝缘体上硅)，所述表面区域具有自然氧化物层。所述方法包括采用湿法清洗工艺处理表面区域以去除表面区域上的自然氧化物层。在一个具体的实施例中，所述方法包括使表面区域处于含氧环境中，并对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为约300纳米至约800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度。在一个具体的实施例中，所述方法使形成厚度小于10埃的氧化物层。在一个优选的实施例中，所述氧化物层基本上无针孔和其他缺陷。在一个具体的实施例中，所述氧化物层是栅氧化物层。可选地，所述方法包括去除高能电磁辐射以使温度在约1秒或者更少的时间内下降约300到约600摄氏度。
在一个可替代的具体的实施例中，本发明提供了一种制造半导体器件的方法，如SONOS。所述方法包括提供具有表面区域的半导体衬底(例如：硅晶片，绝缘体上硅)，所述半导体衬底表面区域具有自然氧化物层。在一个具体的实施例中，本方法包括采用湿法清洗工艺处理表面区域以去除表面区域上的自然氧化物层。在一个具体的实施例中，本方法还包括使表面区域处于含氧环境中，并对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为约300纳米至约800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度以使形成厚度小于10埃的氧化物层。在一个优选的实施例中，所述氧化物层基本上没有针孔和其他缺陷。在一个具体的实施例中，所述方法包括形成覆盖于氧化物层上的氮化物层；形成覆盖于氮化物层上的氧化物层以提供氧化物层-氮化物-氧化物层堆叠结构。在一个优选的实施例中，所述方法还包括形成覆盖于氧化物层-氮化物-氧化物层堆叠结构上的栅结构(如控制栅)。
通过本发明可以获得很多胜过传统技术的益处。比如，本技术提供了一种依赖于现有技术的容易使用的工艺。在一些实施例中，所述方法提供了每个晶片上的芯片中更高的器件良率。另外，本方法提供了与现有工艺技术相兼容的工艺，无需对现有设备和工艺进行实质性的修改。更适宜地，在一个具体的实施例中，本发明提供了一种快速热处理工艺，减少了集成电路器件的热预算。依赖于该实施例，可以获得一个或多个益处。本说明书和下文将更详细地介绍这些以及其他益处。
本技术方案采用电磁波辐射的方法对衬底表面区域进行加热，使表面区域的温度在不到10毫秒的时间内超过1000摄氏度。在1000摄氏度高温下，表面区域所生成的氧化物层比较致密，质量比较高。同时，由于辐射加热的时间比较短，在衬底表面区域生成的氧化物层厚度可以做得比较薄，能够满足如今高性能器件对氧化物层厚度的需求。
本技术方案采用电磁波辐射的方法对衬底表面区域进行加热，然后再停止辐射，使衬底表面区域的温度在1秒钟或者不到1秒钟的时间内下降大约300至600摄氏度。由于温度下降得非常快，可以避免衬底表面区域在700至800摄氏度范围内的低温氧化反应(所述低温氧化反应所生成的氧化物层的质量相对较差)，进一步保证了生成氧化物层的质量。
参考详细的说明书和随后的附图可以更完整地理解本发明的各个附加的目的、特征和优点。
附图说明
图1是根据本发明的一个实施例的快速热处理工艺的简化流程示意图；
图2和图3是根据本发明的一个实施例的快速热处理工艺去除污染物的简化示意图；
图4是根据本发明一个可替代的实施例的一种快速热处理工艺的可替代的方法的简化流程示意图；
图5至图8是根据本发明的一个实施例的采用快速热处理方法制造集成电路器件的简化示意图。
具体实施方式
根据本发明，提供了制造半导体器件的加工集成电路的技术。更特别地，本发明提供了一种采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法，但是应该认识到，本发明的适用范围要广泛得多。
参考图1，在一个具体的实施例中，本发明提供了一种处理表面区域形成介电材料的方法100，包括如下步骤：
1.步骤101：开始工艺；
2.步骤103：提供具有表面区域的半导体衬底(例如：硅晶片，绝缘体上硅)，所述表面区域具有自然氧化物层；
3.步骤105：采用湿法清洗工艺处理表面区域以去除表面区域的自然氧化物层；
4.步骤107：使表面区域处于含氧环境中；
5.步骤109：(在一个优选的实施例中与第4步同时进行)对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为约300纳米至约800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度；
6.步骤111：使形成厚度小于10埃的氧化物层，所述氧化物层基本上无针孔和其他缺陷；
7.步骤113：去除高能电磁辐射，在约1秒或者更少的时间内使温度下降约300至约600摄氏度；
8.步骤115：进行其他所需步骤；
9.步骤117：继续其他步骤；
10.步骤119：停止。
根据本发明的一个实施例，上述步骤提供了一种方法。如图所示，所述方法使用了包括形成集成电路器件一整套步骤，比如CMOS集成电路的MOS器件。如图所示，根据一个具体实施例，所述方法包括使用快速热处理工艺形成介电材料。在不脱离本权利要求的范围内，增加几个步骤、减少一个步骤或多个步骤，或者以不同的顺序来安排一个步骤或多个步骤都是可选的方法。本说明书和下文将更详细地介绍本发明方法的更多细节。
图2和图3是根据本发明的一个实施例的快速热处理方法去除污染物的简化示意图。这些图仅是实施例，不应不适当地限制权力要求的范围。本领域的普通技术人员将认识到许多变化、修改和替换。如图所示，本发明提供了一种制造半导体器件的方法，例如SONOS。在一个具体的实施例中，所述方法包括提供具有表面区域201的半导体衬底200(例如：硅晶片，绝缘体上硅)，所述表面区域具有自然氧化物层203。在一个具体的实施例中，自然氧化物层203可以是一层很薄的二氧化硅层或者其他类似的物质。当然，也可以有其他的变化、修改和替换。
在一个具体的实施例中，所述方法包括使用湿法清洗工艺处理表面区域201以去除表面区域201的自然氧化物层203。在一个具体的实施例中，所述湿法处理工艺包括浸入氢氟酸和/或其他基于氟的处理中。在一个优选的实施例中，也可以使用其他湿法清洗工艺。当然，也可以有其他的变化、修改和替换。
在一个具体的实施例中，如简化示意图3所示，所述方法包括使表面区域301处于含氧环境中。在一个具体的实施例中，所述含氧环境可以是氧气、水、水蒸气或者其他合适的种类。在一个具体的实施例中，所述氧气可以与氮气和/或氩气混合。当然，也可以有其他的变化、修改和替换。
继续参考图3，所述方法对表面区域进行高能电磁辐射，所述电磁波的波长范围为约300至约800纳米，辐射时间小于10毫秒，使表面区域温度升高至超过1000摄氏度。。在一个具体的实施例中，所述方法使厚度小于10埃的氧化物层生成。在一个优化的实施例中，所述氧化物层基本上没有针孔和其他缺陷。在一个具体的实施例中，所述辐射可由闪光灯(Flash lamp)、激光(Laser)，或者辐射源产生，比如快速热处理工艺。当然，也可以有其他的变化、修改和替换。
本发明采用电磁波辐射的方法对衬底表面区域进行加热，使表面区域的温度在不到10毫秒的时间内超过1000摄氏度。在1000摄氏度高温下，表面区域所生成的氧化物层比较致密，质量比较高。同时，由于辐射加热的时间比较短，在衬底表面区域生成的氧化物层厚度可以做得比较薄，能够满足如今高性能器件对氧化物层厚度的需求。
在一个具体的实施例中，所述氧化物层为栅氧化物层。也就是说，根据一个具体的实施例，所述栅氧化物层可以大约为80埃或者更小。所述栅氧化物层可以以堆叠形式使用，下文将会更详细地介绍。可选地，所述方法包括去除高能电磁辐射以在约1秒钟或者更少的时间内使温度下降约300至约600摄氏度。在一个具体的实施例中，温度下降非常快，不会引起硅晶片和/或其他结构的破坏。当然，也可以有其他的变化、修改和替换。
本发明采用电磁波辐射的方法对衬底表面区域进行加热，然后再停止辐射，使衬底表面区域的温度在1秒钟或者不到1秒钟的时间内下降大约300至600摄氏度。由于温度下降得非常快，可以避免衬底表面区域在700至800摄氏度范围内的低温氧化反应(所述低温氧化反应所生成的氧化物层的质量相对较差)，进一步保证了生成氧化物层的质量。
根据本发明的一个实施例，上述步骤提供了一种方法。如图所示，所述方法使用了包括形成集成电路器件一整套步骤，比如CMOS集成电路的MOS器件。如图所示，根据一个具体实施例，所述方法包括使用快速热处理工艺形成介电材料。在不脱离本权利要求的范围内，增加几个步骤、减少一个步骤或多个步骤，或者以不同的顺序来安排一个步骤或多个步骤都是可选的方法。本说明书和下文将更详细地介绍本发明方法的更多细节。
参考图4，在一个可替代的具体实施例中，本发明提供了一种制造SONOS半导体器件的方法(400)，包括如下步骤：
1.步骤401：开始；
2.步骤403：提供具有表面区域的半导体衬底(例如：硅晶片，绝缘体上硅)，所述表面区域具有自然氧化物层；
3.步骤405：采用湿法清洗工艺处理表面区域，去除表面区域的自然氧化物层；
4.步骤407：将表面区域置于含氧环境中；
5.步骤409：(在一个优选的实施例中与第4步同时进行)对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为约300纳米至约800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度；
6.步骤411：使形成厚度小于10埃的氧化物层，所述氧化物层基本上无针孔和其他缺陷；
7.步骤413：去除高能电磁辐射，在约1秒或更少的时间内使温度下降约300至约600摄氏度；
8.步骤415：形成覆盖于氧化物层上的氮化物层；
9.步骤417：形成覆盖于氮化物层上的氧化物层以提供氧化物层-氮化物-氧化物层堆叠结构；
10.步骤419：形成覆盖于氧化物层-氮化物-氧化物层堆叠结构上的栅结构，比如控制栅；
11.步骤421：执行其他所需的步骤；
12.步骤423：继续其他步骤；
13.步骤425：停止。
如图所示，所述方法使用了包括形成集成电路器件一整套步骤，比如CMOS集成电路的MOS器件。如图所示，根据一个具体实施例，所述方法包括使用快速热处理工艺去除和/或减少污染物。在不脱离本权利要求的范围内，增加几个步骤、减少一个步骤或多个步骤，或者以不同的顺序来安排一个步骤或多个步骤都是可选的方法。本说明书和下文将更详细地介绍本发明方法的更多细节。
图5至图8是根据本发明的一个实施例使用快速热处理方法制造集成电路器件的简化方法示意图。这些图仅是实施例，不应不适当地限制权力要求的范围。本领域的普通技术人员将认识到许多变化、修改和替换。如图所示，本发明提供了一种制造半导体器件的方法，比如SONOS。在一个具体的实施例中，所述方法包括提供具有表面区域的半导体衬底500(例如硅晶片、绝缘体上硅)，表面区域具有自然氧化物层501。在一个具体的实施例中，所述自然氧化物层501可以是很薄的二氧化硅层或者其他类似的物质。当然，也可以有其他的变化、修改和替换。
在一个具体的实施例中，所述方法包括使用湿法清洗工艺处理表面区域以去除自然氧化物层501。在一个具体的实施例中，湿法处理工艺可以包括浸入氢氟酸和/或其他含氟的处理液中。在一个优选的实施例中，也可以使用其他湿法清洗工艺。当然，也可以有其他的变化、修改和替换。
在一个具体的实施例中，如简化示意图6所示，所述方法包括使表面区域601处于含氧环境中。在一个具体的实施例中，所述含氧环境可以是氧气、水、水蒸气或者其他合适的种类。在一个具体的实施例中，所述氧气可以与氮气和/或氩气混合。当然，也可以有其他的变化、修改和替换。
继续参考图6，所述方法对表面区域进行高能电磁辐射605中，所述高能电磁辐射605的波长范围为约300至约800纳米，辐射时间小于10毫秒，使表面区域温度升高至超过1000摄氏度。在一个具体的实施例中，所述方法使厚度小于10埃的氧化物层601生成。在一个优化的实施例中，所述氧化物层601基本上没有针孔和其他缺陷。在一个具体的实施例中，所述辐射可由闪光灯(flash lamp)、激光(laser)，或者其他辐射源产生，比如快速热处理工艺。当然，也可以有其他的变化、修改和替换。
本发明采用电磁波辐射的方法对衬底表面区域进行加热，使表面区域的温度在不到10毫秒的时间内超过1000摄氏度。在1000摄氏度高温下，表面区域所生成的氧化物层比较致密，质量比较高。同时，由于辐射加热的时间比较短，在衬底表面区域生成的氧化物层厚度可以做得比较薄，能够满足如今高性能器件对氧化物层厚度的需求。
在一个具体的实施例中，所述氧化物层601为栅氧化物层。也就是说，根据一个具体的实施例，所述栅氧化物层可以为约80埃或者更小。所述栅氧化物层可以以堆叠形式使用，下文将会更详细地介绍。可选地，所述方法包括去除高能电磁辐射以在约1秒钟或者更少的时间内使温度下降约300至约600摄氏度。在一个具体的实施例中，温度下降非常快，不会一起硅晶片和/或其他结构的破坏。当然，也可以有其他的变化、修改和替换。
本发明采用电磁波辐射的方法对衬底表面区域进行加热，然后再停止辐射，使衬底表面区域的温度在1秒钟或者不到1秒钟的时间内下降大约300至600摄氏度。由于温度下降得非常快，可以避免衬底表面区域在700至800摄氏度范围内的低温氧化反应(所述低温氧化反应所生成的氧化物层的质量相对较差)，进一步保证了生成氧化物层的质量。
在一个具体的实施例中，如图7所示，所述方法继续形成氧化物层-氮化物-氧化物层堆叠结构。正如所指出的，该图只是一个实施例，不应不适当地限制权力要求的范围。本领域的普通技术人员将认识到许多变化、修改和替换。在一个具体的实施例中，所述方法形成覆盖于氧化物层701上的氮化物层703。所述方法形成覆盖于氮化物层703上的氧化物层705以提供氧化物层-氮化物-氧化物层堆叠结构。当然，也可以有其他的变化、修改和替换。
参考图8，所述方法形成覆盖于氧化物层809-氮化物811-氧化物层813堆叠结构上的栅极层807。所述方法使用图形化技术形成栅结构，比如控制栅。所述图形化技术可以包括刻蚀和光刻步骤。在一个具体的实施例中，所述方法还在栅结构的边缘形成侧墙间隙壁805，包括ONO堆叠层。依赖于本实施例，所述方法还包括进行其他所需步骤。当然，也可以有其他的变化、修改和替换。
根据本发明的一个实施例，上述步骤提供了一种方法。如图所示，所述方法使用了包括形成集成电路器件一整套步骤，比如CMOS集成电路的MOS器件。如图所示，根据一个具体实施例，所述方法包括使用快速热处理工艺形成介电材料。在不脱离本权利要求的范围内，增加几个步骤、减少一个步骤或多个步骤，或者以不同的顺序来安排一个步骤或多个步骤都是可选的方法。本说明书和下文将更详细地介绍本发明方法的更多细节。
尽管上述以MOS器件为例描述，但也可以有其他的变化、修改以及替换。也应该明白，在此描述的例子和实施例仅用于说明，因此，本技术领域内技术人员技术所做的各种显而易见的修改或变化应包含在本申请的精神和所附权利要求的范围内。
也应该明白，在此描述的例子和实施例仅用于说明，因此，本技术领域内技术人员技术所做的各种显而易见的修改或变化应包含在本申请的精神和所附权利要求的范围内。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
提供具有表面区域的半导体衬底，所述表面区域具有自然氧化物层；
采用湿法清洗工艺处理表面区域以去除表面区域上的自然氧化物层；
使表面区域处于含氧环境中；
对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为300纳米至800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度；
使形成厚度小于10埃的氧化物层，所述氧化物层基本上没有针孔和其他缺陷；
去除高能电磁辐射，在1秒或更少的时间内使温度下降300至600摄氏度。
2.如权利要求1所述的制造半导体器件的方法，其特征在于：所述氧化物层用于SONOS器件的氧化物-氮化物-氧化物结构。
3.如权利要求1所述的制造半导体器件的方法，其特征在于：所述半导体衬底是硅晶片。
4.如权利要求1所述的制造半导体器件的方法，其特征在于：所述氧化物层用于设计规则为45纳米或更小的器件。
5.如权利要求1所述的制造半导体器件的方法，其特征在于：所述表面区域的深度小于3微米。
6.一种制造半导体器件的方法，所述方法包括：
提供具有表面区域的半导体衬底，所述表面区域具有自然氧化物层；
采用湿法清洗工艺处理表面区域以去除表面区域上的自然氧化物层；
使表面区域处于含氧环境中；
对表面区域进行高能电磁辐射，所述高能电磁辐射的波长范围为300纳米至800纳米，辐射时间小于10毫秒，使表面区域的温度升高至超过1000摄氏度；
使形成厚度小于10埃的氧化物层，所述氧化物层基本上没有针孔和其他缺陷；
去除高能电磁辐射，在1秒或更少的时间内使温度下降300至600摄氏度；
形成覆盖于氧化物层上的氮化物层；
形成覆盖于氮化物层上的氧化物层以提供氧化物-氮化物-氧化物堆叠结构；以及
形成覆盖于氧化物-氮化物-氧化物堆叠结构上的栅结构。
7.如权利要求6所述的制造半导体器件的方法，其特征在于：所述氧化物-氮化物-氧化物结构用于SONOS器件。
8.如权利要求6所述的制造半导体器件的方法，其特征在于：所述半导体衬底是硅晶片。
9.如权利要求6所述的制造半导体器件的方法，其特征在于：所述氧化物层是用于设计规则为45纳米或更小的器件。
10.如权利要求6所述的制造半导体器件的方法，其特征在于：所述表面区域的深度小于3微米。
CN2008100403685A 2008-07-08 2008-07-08 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法 Active CN101625974B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008100403685A CN101625974B (zh) 2008-07-08 2008-07-08 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
US12/259,095 US7989363B2 (en) 2008-07-08 2008-10-27 Method for rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of dielectric films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100403685A CN101625974B (zh) 2008-07-08 2008-07-08 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法

Publications (2)

Publication Number Publication Date
CN101625974A CN101625974A (zh) 2010-01-13
CN101625974B true CN101625974B (zh) 2011-10-05

Family

ID=41505529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100403685A Active CN101625974B (zh) 2008-07-08 2008-07-08 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法

Country Status (2)

Country Link
US (1) US7989363B2 (zh)
CN (1) CN101625974B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972071A (zh) * 2014-04-22 2014-08-06 上海华力微电子有限公司 含氮栅极氧化层的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196155A2 (en) * 1985-03-23 1986-10-01 Stc Plc Method of forming an oxide film on a semiconductor substrate
US6319759B1 (en) * 1998-08-10 2001-11-20 International Business Machines Corporation Method for making oxide
US6573161B1 (en) * 1999-03-05 2003-06-03 Seiko Epson Corporation Thin film semiconductor device fabrication process
CN1467800A (zh) * 2002-06-04 2004-01-14 ������������ʽ���� 在低温下氧化硅片的方法和用于该方法的装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475927B1 (en) * 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
US7271458B2 (en) * 2002-04-15 2007-09-18 The Board Of Trustees Of The Leland Stanford Junior University High-k dielectric for thermodynamically-stable substrate-type materials
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7118968B2 (en) * 2004-08-17 2006-10-10 Macronix International Co., Ltd. Method for manufacturing interpoly dielectric
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20080012065A1 (en) * 2006-07-11 2008-01-17 Sandisk Corporation Bandgap engineered charge storage layer for 3D TFT
US20080023732A1 (en) * 2006-07-28 2008-01-31 Felch Susan B Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
US7710765B2 (en) * 2007-09-27 2010-05-04 Micron Technology, Inc. Back gated SRAM cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196155A2 (en) * 1985-03-23 1986-10-01 Stc Plc Method of forming an oxide film on a semiconductor substrate
US6319759B1 (en) * 1998-08-10 2001-11-20 International Business Machines Corporation Method for making oxide
US6573161B1 (en) * 1999-03-05 2003-06-03 Seiko Epson Corporation Thin film semiconductor device fabrication process
CN1467800A (zh) * 2002-06-04 2004-01-14 ������������ʽ���� 在低温下氧化硅片的方法和用于该方法的装置

Also Published As

Publication number Publication date
CN101625974A (zh) 2010-01-13
US20100009528A1 (en) 2010-01-14
US7989363B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
KR102570744B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
CN102074500B (zh) 半导体处理中用于k恢复及表面清洁的紫外线及还原处理
TWI301291B (en) Method of a single wafer wet/dry cleaning apparatus
TWI290861B (en) A method and apparatus for processing a wafer
CN1351762A (zh) 在氧化生长侧壁衬层之前淀积沟槽填充氧化物的改进的沟槽隔离工艺
TWI240989B (en) Method for forming trench gate dielectric layer
CN1725469A (zh) 形成ono型记忆胞与高低压晶体管的闸介电层的方法
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
TW200903643A (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
JP2008244252A (ja) 表面処理方法、エッチング処理方法および電子デバイスの製造方法
CN107408600A (zh) 用于太阳能电池的发射极层的沉积方法
CN101441996B (zh) 硬掩膜层的形成方法及刻蚀方法
TW201732892A (zh) 在氫電漿處理之表面上使用摻雜物氣體之保形摻雜
JP2010171128A (ja) 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
CN101727024A (zh) 基于h2化学过程中的高剂量植入剥离(hdis)
CN101625974B (zh) 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
CN109074004A (zh) 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂
TW201724500A (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
CN111602224A (zh) 针对碳化钨膜改进附着和缺陷的技术
CN101958245B (zh) 刻蚀方法
JP2021082828A (ja) 基板の表面の金属汚染物を減少させるための方法
JP2009277964A (ja) 半導体装置及びその製造方法
US7598179B2 (en) Techniques for removal of photolithographic films
JP5130589B2 (ja) 半導体装置の製造方法および酸化処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant