CN109074004A - 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂 - Google Patents

利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂 Download PDF

Info

Publication number
CN109074004A
CN109074004A CN201780024178.1A CN201780024178A CN109074004A CN 109074004 A CN109074004 A CN 109074004A CN 201780024178 A CN201780024178 A CN 201780024178A CN 109074004 A CN109074004 A CN 109074004A
Authority
CN
China
Prior art keywords
anticorrosive agents
inorganic anticorrosive
pattern
substrate
gas mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780024178.1A
Other languages
English (en)
Other versions
CN109074004B (zh
Inventor
文·梁
阿基特若·高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109074004A publication Critical patent/CN109074004A/zh
Application granted granted Critical
Publication of CN109074004B publication Critical patent/CN109074004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种修整在集成方案中的无机抗蚀剂的方法，所述方法包括：将基底设置在处理室中，所述基底具有无机抗蚀剂层和下层，所述下层包括氧化物层、硅氮化物层和基础层的，所述无机抗蚀剂层具有无机结构图案；进行无机抗蚀剂修整工艺以选择性除去所述基底上无机抗蚀剂结构图案的一部分，所述修整工艺使用第一蚀刻剂气体混合物并产生第一图案；控制所述集成方案的所选择的两个或更多个操作变量以实现目标集成目的；其中所述第一蚀刻剂气体混合物包含含氟气体和稀释气体；其中所述目标集成目的包括目标临界尺寸(CD)、目标线边缘粗糙度(LER)、目标线宽粗糙度(LWR)和目标基底处理能力。

Description

利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗 蚀剂
发明背景
技术领域
本发明涉及一种用于修整无机抗蚀剂的方法，并且具体地涉及具有蚀刻剂气体混合物的增强的蚀刻敏感性的蚀刻层，通过使用选定的蚀刻剂气体混合物以及调整操作变量而得到改善的临界尺寸修整率。
相关技术的描述
在半导体器件的生产中对保持成本和性能竞争力的需求已经导致集成电路的器件密度不断增加。为了实现半导体集成电路的更高集成度和小型化，还必须实现形成于半导体晶片上的电路图案的小型化。
光刻法是用来通过将掩模上的几何形状和图案转移到半导体晶片的表面来制造半导体集成电路的标准技术。然而，现有技术的光刻工具允许最小特征尺寸低至约25nm。因此，需要新方法来提供更小的特征。
半导体工业正在采用极紫外(EUV)光以用于7nm或更小的结构。一些公司已经对EUV设备做了大量工作来提高源功率和设备可靠性。然而，尚未做出大量工作来解决材料区域的散粒噪声的基本问题。散粒噪声描述了导向区域的光子由于它们彼此独立地发生而产生的波动。在这种情况下，散粒噪声是结构区域中的像素曝光不足的统计概率。就半导体光刻和蚀刻而言，未将足够的光子传递并捕获到在EUV工艺中使用的当前抗蚀剂中。散粒噪声的这种影响是较高的线宽粗糙度(LWR)和线边缘粗糙度(LER)问题。能够捕获比当前有机抗蚀剂更多的光子的一些新无机抗蚀剂最近变得可与EUV光刻一起使用。
为了变得可用，需要测试和开发用于大量生产的无机抗蚀剂。此外，还需要确定气体的组合和蚀刻剂气体相对彼此的相对流量或比例，其提供所需的蚀刻敏感性，同时保持或改进集成方案的其他度量。总的来说，需要受控的蚀刻技术、工艺、蚀刻剂气体组合和蚀刻剂气体的比例，其产生可接受的蚀刻选择性、临界尺寸(CD)、LER和LWR结果，这使得在处理较小的特征图案(使用无机抗蚀剂可行的)时能够实现集成目的。
发明内容
提供一种修整在集成方案中的无机抗蚀剂的方法，该方法包括：将基底设置在处理室中，所述基底具有无机抗蚀剂层和包括氧化物层、硅氮化物层和基础层的下层，所述无机抗蚀剂层具有无机结构图案；进行无机抗蚀剂修整工艺以选择性除去所述基底上的无机抗蚀剂结构图案的一部分，所述修整工艺使用第一蚀刻剂气体混合物并产生第一图案；控制集成方案的所选择的两个或更多个操作变量以实现目标集成目的；其中第一蚀刻剂气体混合物包括含氟气体和稀释气体；并且其中目标集成目的包括目标临界尺寸(CD)、目标线边缘粗糙度(LER)、目标线宽粗糙度(LWR)和目标基底处理能力。
还提供了一种修整在集成方案中的无机抗蚀剂的方法，该方法包括：将基底设置在处理室中，所述基底具有无机抗蚀剂层和下层，所述下层包括碳层、氧化物层、硅氮化物层和基础层，所述无机抗蚀剂层具有无机抗蚀剂结构图案；
进行无机抗蚀剂修整工艺以选择性除去基底上的无机抗蚀剂结构图案的一部分，所述修整工艺使用第一蚀刻剂气体混合物并产生第一图案；使用第二蚀刻剂气体混合物进行氧化物蚀刻工艺并产生第二图案；使用第三蚀刻剂气体混合物进行穿透蚀刻工艺并产生第三图案；使用第四蚀刻剂气体混合物进行钛氮化物蚀刻工艺并产生最后的图案；以及控制集成方案的所选择的两个或更多个操作变量以实现目标集成目的；其中第一蚀刻剂气体混合物为含氟气体和稀释气体；其中目标集成目的包括目标临界尺寸(CD)、目标线边缘粗糙度(LER)、目标线宽粗糙度(LWR)和目标基底处理能力；并且其中无机抗蚀剂结构图案可以为线和间隙图案或接触孔图案。
附图说明
在附图中：
图1A描绘了具有无机抗蚀剂输入图案的输入基底的示意图。
图1B描绘了在本发明的一个实施方案中在修整工艺之后的基底的示意图。
图2A描绘了在本发明的一个实施方案中在对所选择的蚀刻剂气体混合物的暴露时间的不同时间范围内的基底的顶视图。
图2B描绘了根据本发明的一个实施方案的线临界尺寸(CD)作为蚀刻时间的长度的函数的图。
图3A描绘了输入基底的顶视图，在暴露于蚀刻剂气体混合物5秒之后的倾斜视图，以及在暴露于蚀刻剂气体混合物5秒之后的结构的截面视图。
图3B描绘了输入基底的顶视图，在暴露于蚀刻剂气体混合物7秒之后的倾斜视图，以及在暴露于蚀刻剂气体混合物7秒之后的结构的截面视图。
图3C描绘了输入基底的顶视图，在暴露于蚀刻剂气体混合物10秒之后的倾斜视图，以及在暴露于蚀刻剂气体混合物10秒之后的结构的截面视图。
图3D描绘了根据本发明的一个实施方案的线临界尺寸(CD)作为蚀刻时间的长度的函数的图。
图4A描绘了根据本发明的实施方案的使用不同长度的处理时间的基底中的图案的顶视图、倾斜视图和截面视图。
图4B描绘了根据本发明的另一个实施方案的线CD作为蚀刻时间的长度的函数的图。
图5A描绘了在本发明的一个实施方案中具有无机抗蚀剂图案和包括碳层、氧化物层、钛氮化物层和基础层的下层的输入基底的示意图；图5B描绘了在抗蚀剂图案的修整工艺之后的基底的示意图；图5C描绘了在碳蚀刻工艺之后的基底的示意图；图5D描绘了在氧化物和钛氮化物蚀刻工艺之后的基底。
图6A描绘了在本发明的另一个实施方案中具有无机抗蚀剂图案和包括碳层、氧化物层、钛氮化物层和基础层的下层的输入基底的示意图，其中未进行修整；图6B描绘了在抗蚀剂图案的修整工艺之后的基底的示意图，其中修整进行了5秒；图6C描绘了在抗蚀剂图案的修整工艺之后的图案的示意图，其中修整进行了7秒；图6D描绘了在抗蚀剂图案的修整工艺之后的图案之后的基底，其中修整进行了10秒。
图7A描绘了在抗蚀剂图案的修整工艺之后的截面图像，其中修整进行了5秒；而图7B描绘了在抗蚀剂图案的修整工艺之后的截面图像，其中修整进行了7秒；而图7C描绘了在抗蚀剂图案的修整工艺之后的截面图像，其中修整进行了10秒。
图8描绘了根据本发明的一个实施方案的自顶向下线临界尺寸(CD)作为蚀刻时间的长度的函数的图。
图9A描绘了在本发明的一个实施方案中具有无机抗蚀剂图案和包括氧化物层、钛氮化物层和基础层的下层的输入基底的示意图；图9B描绘了在抗蚀剂图案的修整工艺之后的基底的示意图；图9C描绘了在氮化物蚀刻工艺之后的图案的示意图；图9D描绘了在钛氮化物蚀刻工艺之后的基底。
图10A描绘了在本发明的一个实施方案中基底中输入抗蚀剂图案的倾斜视图，而图10B是在使用剥离蚀刻之后的基底的倾斜视图，强调对下面的氧化物膜没有损坏。
图11是使用蚀刻系统在集成方案中进行无机抗蚀剂修整的方法的示例性工艺流程图。
图12是使用蚀刻系统在集成方案中进行无机抗蚀剂修整的方法的另一个示例性工艺流程图。
图13是在本发明的另一个实施方案中进行集成方案的方法的又一个示例性工艺流程图。
图14是在本发明的一个实施方案中包括集成系统的控制器的示例性系统图。
具体实施方式
在以下描述中，出于说明而非限制的目的而阐述了具体细节，例如处理系统的特定几何结构，各种组件及其中使用的工艺的描述。然而，应理解，本发明可以以脱离这些具体细节的另一些实施方案来实践。
类似地，出于说明的目的而阐述了具体的数目、材料和配置以提供本发明的透彻理解。然而，可以在没有具体细节的情况下实践本发明。此外，应理解，图中所示的各个实施方案是说明性代表，并且不一定按比例绘制。
将以最有助于理解本发明的方式将各种操作依次描述为多个独立的操作。然而，描述的顺序不应被解释为暗示这些操作必定是顺序依赖性的。特别地，这些操作不需要按描述的顺序进行。所述操作可以以与所述实施方案不同的顺序进行。在另一些实施方案中，可以进行多个另外的操作和/或可以省略操作。
如本文所使用的术语“辐射敏感材料”意指并包括光敏材料，例如光致抗蚀剂。
本文所使用的“基底”一般是指根据本发明被加工的物体。基底可以包括装置(特别是半导体或其他电子装置)的任何材料部分或结构，并且可以例如是基础基底结构(例如半导体晶片)或在基础基底结构上或覆盖其的层(例如薄膜)。基底可以是常规硅基底或包括半导体材料的层的其他块状基底。如本文所使用的术语“块状基底”不仅意指且包括硅晶片，而且还意指且包括绝缘体上硅(“SOI”)基底，例如蓝宝石上硅(“SOS”)基底和玻璃上硅(“SOG”)基底，基础半导体基座上硅的外延层，以及其他半导体或光电材料，例如硅-锗、锗、砷化镓、氮化镓和磷化铟。基底可以为掺杂的或未掺杂的。因此，基底不旨在限于任何特定的基础结构、下层或覆盖层、图案化或未图案化的，而是预期包括任何这样的层或基础结构、以及层和/或基础结构的任何组合。以下描述可以参考特定类型的基底，但是这仅用于说明性目的而非限制。
现在参照附图，其中在几个视图中相同的附图标记表示相同或相应的部分。
图1A描绘了具有无机抗蚀剂图案108的输入基底104的示意图100。下层包括氧化物层116、钛氮化物层120和基础层124，其中无机抗蚀剂层112具有无机抗蚀剂图案108。氧化物层116可为硅氧化物、热氧化物(thermal oxide)、化学气相沉积(CVD)氧化物、四乙基原硅烷(TEOL)等。如上所述，有机抗蚀剂在实现7nm或小于12nm或更小的期望CD中遇到困难。
图1B描绘了在本发明的一个实施方案中在修整工艺之后基底154的示意图150。如上，下层包括氧化物层166、钛氮化物层170和基础层174，其中无机抗蚀剂层162具有无机抗蚀剂图案158。由于将在下面详细论述的修整工艺，图1B中的无机抗蚀剂图案158与图1A中的无机抗蚀剂图案158相比更细长。
图2A描绘了在本发明的一个实施方案中对所选择的蚀刻剂气体混合物在不同暴露时间的范围内基底的顶视图200。第一顶视图210突出在使用包含CH3F和Ar的蚀刻剂气体混合物修整工艺5秒之后的基底的无机抗蚀剂图案214。涉及的化学反应是：
C+O----＞CO
Sn+4H----＞SnH4 (1)。
第二顶视图230突出在再次使用包含CH3F和Ar的蚀刻剂气体混合物修整工艺10秒之后的基底的无机抗蚀剂图案234。第三顶视图260突出在使用包含CH3F和Ar的蚀刻剂气体混合物修整工艺15秒之后的基底的无机抗蚀剂图案264。
图2B描绘了根据本发明的一个实施方案的线临界尺寸(CD)作为蚀刻时间的长度的函数的图280。X轴280是以秒计的蚀刻(修整)时间，Y轴284是以nm计的无机抗蚀剂图案线CD。曲线286是基于X轴和Y轴变量数据的双变量线性拟合。
图3A描绘了根据本发明的一个实施方案的基底的不同视图的图像300，包括在暴露于修整蚀刻剂气体混合物5秒之后的结构的顶视图310、倾斜视图330、以及截面视图360。顶视图310描绘了在修整工艺之后的线和间隙318以及临界尺寸314。倾斜视图330描绘了在暴露于修整蚀刻剂气体混合物5秒之后的结构图案334、氧化物层338、钛氮化物层342和基础层346。截面视图330示出了在暴露于修整蚀刻剂气体混合物5秒之后的线和间隙图案372、CD 364、结构高度368、氧化物层374、钛氮化物层376以及基础层380。
图3B描绘了根据本发明的一个实施方案的基底在暴露于修整蚀刻剂气体混合物7秒之后的不同视图的图像400，包括结构的顶视图410、倾斜视图430、以及截面视图460。顶视图410描绘了在修整工艺之后的线和间隙418以及临界尺寸404。倾斜视图430描绘了在暴露于修整蚀刻剂气体混合物7秒之后的结构图案434、氧化物层438、钛氮化物层442和基础层446。截面视图460示出了在暴露于修整蚀刻剂气体混合物7秒之后的线和间隙图案472、CD 464、结构高度468、氧化物层474、钛氮化物层476以及基础层480。
图3C描绘了根据本发明的一个实施方案的基底在暴露于修整蚀刻剂气体混合物10秒之后的不同视图的图像600，包括结构的顶视图610、倾斜视图630、以及截面视图660。顶视图610描绘了在修整工艺之后的线和间隙618以及临界尺寸604。倾斜视图630描绘了在暴露于修整蚀刻剂气体混合物10秒之后的结构图案634、氧化物层638、钛氮化物层642和基础层646。截面视图660示出了在暴露于修整蚀刻剂气体混合物10秒之后的线和间隙图案672、CD 664、结构高度668、氧化物层674、钛氮化物层676以及基础层680。
图3D描绘了根据本发明的一个实施方案的线CD作为修整时间的长度的函数的图890。X轴896是以秒计的修整时间，Y轴892是以nm计的无机抗蚀剂图案线CD。曲线894是基于X轴和Y轴变量数据的双变量线性拟合。
图4A描绘了根据本发明的一个实施方案的基底在暴露于修整蚀刻剂气体混合物5、7和10秒之后的不同视图的图像900，包括结构的顶视图920、倾斜视图940和截面视图960。顶视图920描绘了在修整工艺之前的线和间隙CD 908、912和916。倾斜视图940分别描绘了在修整工艺之后的结构图案934、938、942以及暴露于蚀刻剂气体混合物5、7和10秒(标签976)的基底的下层944、946和948。截面视图960示出了处理5秒的基底的线和间隙图案CD以及高度964、966；处理7秒的基底的线和间隙图案CD和高度968、970；以及处理10秒的基底的线和间隙图案CD和高度972、978。截面视图960还示出了在氧化物蚀刻和钛氮化物蚀刻工艺之后暴露于蚀刻剂气体混合物5、7和10秒(标签976)的基底的下层980、982、984。
图4B描绘了根据本发明的一个实施方案的线CD作为修整时间的长度的函数的图990。X轴996是以秒计的修整时间，Y轴992是以nm计的无机抗蚀剂图案线CD。曲线894是基于关于图4A描述的工艺的X轴和Y轴变量数据的双变量线性拟合。
图5A描绘了在本发明的一个实施方案中具有无机抗蚀剂图案1012和下层的输入基底的示意图1000，所述下层包括碳层1016、氧化物层1020、钛氮化物层1024和基础层1028。碳层1016可包括含有机物的膜、先进硬掩模(advance hardmask)、无定形碳、类金刚石碳、有机平坦化层或光致抗蚀剂。
图5B描绘了在抗蚀剂图案1042的修整工艺之后的具有下层的基底1034的示意图1030，所述下层包括碳层1046、氧化物层1050、钛氮化物层1054和基础层1058。
图5C描绘了在碳蚀刻工艺之后的具有结构图案和下层的基底1064的示意图1060，所述结构图案包括无机抗蚀剂层1072和碳层1074，所述下层包括氧化物层1076、钛氮化物层1078和基础层1079。基础层1079可包括非晶硅、硅、钛氮化物、钨、钨硅、硅氧化物、硅氮化物、多晶硅、p型掺杂硅、n型掺杂硅、碳等。
图5D描绘在本发明的一个实施方案中在氧化物蚀刻工艺和钛氮化物蚀刻工艺之后的基底1084的示意图1080，结构图案包括氧化物层1092和钛氮化物层1094以及基础层1096。
图6A描绘了具有尚未进行修整的无机抗蚀剂图案1208的输入基底1204的顶视图1200。无机抗蚀剂图案1208示出了几条线的起始CD 1212。
图6B描绘了在无机抗蚀剂图案1238的修整工艺之后的基底1234的图像1230，其中暴露于蚀刻剂气体混合物进行5秒修整。无机抗蚀剂图案1238示出了作为修整工艺结果的几条线的CD 1242。
图6C描绘了在无机抗蚀剂图案1268的修整工艺之后的图案的图像1260，其中暴露于蚀刻剂气体混合物进行7秒修整。无机抗蚀剂图案1268示出了作为修整工艺结果的几条线的CD 1272，其中与5秒暴露相比，该修整导致CD减小。
图6D描绘了在无机抗蚀剂图案的修整工艺之后的基底的图像1280，其中就蚀刻剂气体混合物进行10秒修整。无机抗蚀剂图案1288示出了作为修整工艺结果的几条线的CD1292，其中与7秒暴露相比，该修整导致CD减小。
图7A描绘了在无机抗蚀剂图案的修整工艺之后的截面图像1300，其中进行5秒修整。显示出无机抗蚀剂图案的CD 1308和高度1312。
图7B描绘了在无机抗蚀剂图案的修整工艺之后的截面图像1330，其中进行7秒修整。显示出无机抗蚀剂图案的CD 1338和高度1342。
图7C描绘了在无机抗蚀剂图案的修整工艺之后的截面图像1360，其中进行10秒修整。显示出无机抗蚀剂图案的CD 1368和高度1372。
图8描绘了根据本发明的一个实施方案的线CD作为修整时间的长度的函数的图1380。X轴1392是以秒计的修整时间，Y轴1384是以nm计的无机抗蚀剂图案线CD。曲线1388是基于关于图7A至图7C描述的工艺的X轴和Y轴变量数据的双变量线性拟合。
图9A描绘了具有无机抗蚀剂图案1408和下层的输入基底1404的示意图1400，所述下层包括氧化物层1412、钛氮化物层1416和基础层1420。
图9B描绘了在无机抗蚀剂图案1438的修整工艺之后的基底1434的示意图1430。突出了无机抗蚀剂图案1438和包括氧化物层1442、钛氮化物层1446和基础层1452的下层。
图9C描绘了在本发明的一个实施方案中在氧化物蚀刻工艺之后的基底1464的示意图1460。突出了氧化物图案1468和包括钛氮化物层1472和基础层1476的下层。
图9D描绘了在本发明的一个实施方案中在钛氮化物蚀刻工艺之后的基底1484的示意图1480。突出了包括氧化物层1488和钛氮化物层1492的图案和包括基础层1496的下层。
图10A描绘了在基底1504中包含SnOx的输入无机抗蚀剂图案1508的倾斜视图1500。还描绘了包括氧化物层1516、钛氮化物层1520和基础层1524的下层。
图10B是在使用剥离蚀刻除去SnOx抗蚀剂图案的基底1554的倾斜视图1550，突出对下面的氧化物层1556、钛氮化物层1558和基础层1562没有损坏。如上所述，氧化物层1516可以是硅氧化物、热氧化物、化学气相沉积(CVD)氧化物、四乙基原硅烷(TEOL)等。基础层1562可包括非晶硅、硅、钛氮化物、钨、钨硅、硅氧化物、硅氮化物、多晶硅、p型掺杂硅、n型掺杂硅、碳等。
图11是对引入的无机抗蚀剂进行后光刻修整工艺的方法的示例性工艺流程图1700。无机抗蚀剂可以是SnOx化合物，其中x为正数。SnOx化合物可以是SnO或SnO2。还可以使用其他无机抗蚀剂。在操作1704中，在蚀刻系统的处理室中提供具有含无机抗蚀剂的引入图案的层和包括氧化物层、钛氮化物层和基础层的下层的基底。如上所述，氧化物层可以是硅氧化物、热氧化物、化学气相沉积(CVD)氧化物、四乙基原硅烷(TEOL)等。基础层可包括非晶硅、硅、钛氮化物、钨、钨硅、硅氧化物、硅氮化物、多晶硅、p型掺杂硅、n型掺杂硅、碳等。
在操作1708中，进行对无机抗蚀剂的引入图案的后光刻修整，产生第一图案。修整通过将基底暴露于包含CH3F的蚀刻剂气体混合物来进行。向蚀刻剂气体混合物中添加稀释气体例如氩气。还可以使用BCl3代替CH3F，并且可以使用其他惰性气体代替氩气。在操作1712中，在后光刻修整过程期间同时控制所选择的操作变量以实现集成目的。
可以用10℃至80℃的处理室温度、20mT至50mT的室压力、40℃至60℃的静电吸盘(ESC)温度来进行修整，并且修整工艺时间可以在2秒至10秒的范围内。CH3F的流量可以为20sccm至35sccm，以及氩气的流量可以为1200sccm至1700sccm。高频功率源可为60mHz至80mHz并产生90W到500W，而低频功率可为11mHz至15mHz并产生90W至180W。
操作变量可以包括室压力、处理室温度、静电吸盘温度、低频功率、高频功率和修整工艺时间。集成目的可包括目标CD、LER、LWR和基底处理能力。CD目的可以在15nm至35nm的范围内，LER目的可以在0nm至2.0nm的范围内，以及LWR目的可以在0nm至2.0nm的范围内。
图12是对引入的无机抗蚀剂进行后光刻修整工艺的方法的示例性工艺流程图1800。在操作1804中，基底具有含无机抗蚀剂的引入图案的层和包括氧化物层、硝酸钛层和基础层的下层。
在操作1808中，对无机抗蚀剂的引入图案进行后光刻修整，产生第一图案。在操作1812中，对第一图案进行氧化物蚀刻工艺，产生第二图案。
在操作1816中，对第二图案进行硝酸钛蚀刻，产生第三图案。在操作1820中，在后光刻修整工艺、氧化物蚀刻工艺和硝酸钛蚀刻工艺期间同时控制所选择的操作变量以实现集成目的。
图13是在本发明的另一个实施方案中进行集成工艺的方法的另一示例性工艺流程图1900。在操作1904中，在蚀刻系统的处理室中设置具有含无机抗蚀剂的引入图案的层和包括碳层、氧化物层、硝酸钛层和基础层的下层的基底。在操作1908中，对无机抗蚀剂的引入图案进行后光刻修整，产生第一图案。
以下操作中的蚀刻工艺对本领域技术人员是已知的，并且这里不再详细论述。在操作1912中，对第一图案进行碳蚀刻工艺，产生第二图案。碳蚀刻工艺可以使用约40sccm的O2、约80sccm的CO2和约200sccm的He的蚀刻剂气体混合物。
在操作1916中，进行氧化物蚀刻工艺和钛氮化物蚀刻工艺，产生第三图案。氧化物蚀刻工艺可以使用约30sccm的C4H8、约15sccm的O2和约1500sccm的Ar的蚀刻剂气体混合物。钛蚀刻工艺可以使用约35sccm的Cl2、约15sccm的CH4和约1000sccm的Ar的蚀刻剂气体混合物。
在操作1920中，在后光刻修整工艺、碳蚀刻工艺、氧化物蚀刻工艺和硝酸钛蚀刻工艺期间同时控制所选择的操作变量以实现集成目的。
现有技术没有指出使用氟代甲烷(CH3F)来修整无机抗蚀剂。CH3F通常不用于进行极紫外(EUV)抗蚀剂中的去除工艺，例如对锡氧化物(SnOx)进行修整。本发明人发现通过严格控制集成方案的所选择的两个或更多个操作变量(例如蚀刻时间、室压力、射频(RF)功率和静电吸盘温度以及其他变量)，可以成功地修整SnOx以满足集成目的。本发明人能够将SNOx抗蚀剂修整5秒至25秒，并且将经修整的SnOx不降低转移保真度的情况下转移至氧化物层，并且使图案继续向下进入下一层而不损坏线、没有图案坍塌或无法转移(在上述实施例中)至氮化物层。如上面列表中所述，还可以使用层材料的其他组合。
图14是在本发明的一个实施方案中的包括集成系统的控制器2055的示例性系统图2000。图20中描绘了配置成用以进行以上确定的工艺条件的等离子体蚀刻系统2002，包括处理室2010、其上固定有待处理的基底2025的基底支架2020、以及真空泵送系统2050。基底2025可以是半导体基板、晶片、平板显示器或液晶显示器。处理室2010可以配置成便于蚀刻在基底2025的表面附近的处理区域2045。通过气体分配系统2040引入可电离气体或处理气体的混合物。对于给定的处理气体流，使用真空泵送系统2050调节处理压力。该处理可以帮助从基底2025的暴露表面除去材料。蚀刻工艺系统2000可以配置成用以处理任何期望尺寸的基底，例如200mm基底、300mm基底、或更大。
基底2025可以通过夹紧系统2028(例如机械夹紧系统或电夹紧系统(如静电夹紧系统))固定至基底支架2020。此外，基底支架2020可包括配置成用以调节和/或控制基底支架2020和基底2025的温度的加热系统(未示出)或冷却系统(未示出)。加热系统或冷却系统可包括传热流体的再循环流，所述传热流体在冷却时从基底支架2020接收热并将热传递至热交换器系统(未示出)，或者在加热时将热从热交换器系统传递至基底支架2020。在另一些实施方案中，在基底支架2020中可以包括加热/冷却元件，例如电阻加热元件、或热电加热器/冷却器，以及处理室2010的室壁和处理系统2000内的任何其他部件。
另外，可以经由背面气体供给系统2026向基底2025的背面递送传热气体，以改善基底825和基底支架2020之间的气隙导热性。可以在升高或降低的温度下需要控制基底的温度时使用这样的系统。例如，背面气体供给系统可包括双区域气体分配系统，其中可以在基底2025的中心与边缘之间独立地改变氦气气隙压力。
在图20所示的实施方案中，基底支架2020可以包括RF功率通过其耦合至处理区域2045的上电极2070和下电极2022。例如，基底支架2020可以通过RF功率从RF发生器2030通过任选的阻抗匹配网络2032传输到基底支架2020而在RF电压下电偏压。RF电偏压可用于加热电子以形成并维持等离子体。在该配置中，系统可以用作反应性离子蚀刻(RIE)反应器，其中室和上部气体注入电极充当接地表面。用于RF偏压的典型频率可为约0.1MHz至约80MHz。用于等离子体处理的RF系统是本领域技术人员公知的。
此外，可以使用脉冲偏压信号控制器2031使RF电压下的电极2022的电偏压受脉冲作用。例如，可以使来自RF发生器2030的RF功率输出在关闭状态与开启状态之间受脉冲作用。或者，将RF功率以多个频率施加至基底支架电极。此外，阻抗匹配网络2032可以通过降低反射功率来改善RF功率至等离子体处理室2010中的等离子体的传递。匹配网络拓扑(例如L型、-型，T型等)和自动控制方法是本领域技术人员公知的。
气体分配系统2040可包括用于引入处理气体的混合物的喷头设计。或者，气体分配系统2040可包括用于引入处理气体的混合物并调节处理气体混合物在基底2025上方的分布的多区域喷头设计。例如，多区域喷头设计可以配置成用以相对于到基底2025上方基本中心区域的处理气体流或组合物的量，调节到基底2025上方基本周边区域的处理气体流或组合物，或分成中心流和边缘流。
真空泵送系统2050可包括泵送速度能够高至约8000升/秒(以及更高)的涡轮分子真空泵(TMP)和用于节制室压力的闸阀。在用于干法等离子体蚀刻的常规等离子体处理装置中，可以使用800升/秒至3000升/秒TMP。TMP可用于通常小于约50毫托的低压处理。对于高压处理(即，大于约80毫托)，可以使用机械增压泵和干法粗抽泵(dry roughing pump)。此外，可以将用于监测室压力的装置(未示出)耦接至等离子体处理室2010。
如上所述，控制器2055可以包括微处理器、存储器和数字I/O端口(能够产生足以与对处理系统2000的输入以及来自等离子体处理系统2000的监控器输出通信并将其激活的控制电压)。此外，控制器2055可以耦合至RF发生器830、脉冲偏压信号控制器2031、阻抗匹配网络2032、气体分配系统2040、真空泵送系统2050以及基底加热/冷却系统(未示出)、背面气体供给系统2026和/或静电夹紧系统2028并且可以与其交换信息。例如，可以根据工艺配方使用存储在存储器中的程序激活对处理系统2000的上述部件的输入，以对基底2025进行等离子体辅助处理，例如等离子体蚀刻工艺或PHT处理。
此外，处理系统2000还可以包括上电极2070，RF功率可以通过任选的阻抗匹配网络2074从RF发生器2072耦合至上电极2070。向上电极施加RF功率的频率可为约0.1MHz至约200MHz。此外，向下电极施加功率的频率可为约0.1MHz至约80MHz。此外，控制器2055耦合至RF发生器2072和阻抗匹配网络2074以控制向上电极2070施加RF功率。上电极的设计和实现是本领域技术人员公知的。如所示，上电极2070和气体分配系统2040可以设计在同一室组合件内。或者，上电极2070可包括用于调节耦合至基底2025上方的等离子体的RF功率分布的多区域电极设计。例如，上电极2070可以分段为中心电极和边缘电极。
根据应用，还可以使另外的装置(例如传感器或计量装置)耦合至处理室2010和控制器2055，以收集实时数据并使用这样的实时数据以在涉及集成方案的沉积工艺、RIE工艺、拉伸工艺、轮廓重整工艺、加热处理工艺和/或图案转移工艺的两个或更多个步骤中同时控制两个或更多个所选择的集成操作变量。此外，相同的数据可用于确保实现集成目标，包括完成PHT、图案均一性(均一性)、结构下拉(下拉)、结构的薄化(薄化)、结构的纵横比(纵横比)、蚀刻选择性、线边缘粗糙度(LER)、线宽粗糙度(LWR)、基底处理能力、拥有成本等。
尽管上文仅详细描述了本发明的某些实施方案，但本领域技术人员将容易理解，在实质上不脱离本发明的新教导和优点的情况下，可以对实施方案进行许多修改。因此，所有这样的修改都旨在包括在本发明的范围内。

Claims (20)

1.一种修整在集成方案中的无机抗蚀剂的方法，所述方法包括：
将基底设置在处理室中，所述基底具有无机抗蚀剂层和下层，所述下层包括氧化物层、钛氮化物层和基础层，所述无机抗蚀剂层具有无机结构图案；
进行无机抗蚀剂修整工艺以选择性除去所述基底上的无机抗蚀剂结构图案的一部分，所述修整工艺使用第一蚀刻剂气体混合物并产生第一图案；
控制所述集成方案的所选择的两个或更多个操作变量以实现目标集成目的；
其中所述第一蚀刻剂气体混合物包含含氟气体和稀释气体；以及
其中所述目标集成目的包括目标临界尺寸(CD)、目标线边缘粗糙度(LER)和目标线宽粗糙度(LWR)。
2.根据权利要求1所述的方法，其中所述无机抗蚀剂层为SnOx，其中x为不为零的数。
3.根据权利要求2所述的方法，其中所述SnOx为SnO或SnO2。
4.根据权利要求3所述的方法，其中所述第一蚀刻剂气体混合物中的含氟气体为CH3F或BCl3和/或所述稀释气体为氩气。
5.根据权利要求4所述的方法，其中所述操作变量包括处理室压力、处理室温度、修整时间、静电吸盘温度、低频功率和高频功率。
6.根据权利要求5所述的方法，其中修整工艺时间在2秒至15秒的范围内，目标CD在10nm至35nm的范围内，LER在0nm至2.0nm的范围内，以及LWR在0nm至2.0nm的范围内。
7.根据权利要求6所述的方法，其中静电吸盘温度在40℃至60℃的范围内，以及所述处理室温度在10℃至80℃的范围内。
8.根据权利要求7所述的方法，其中高频功率在90W至500W的范围内以及所述低频功率在90W至180W的范围内。
9.根据权利要求8所述的方法，其中所述无机抗蚀剂结构图案包括线和间隙结构和/或接触孔结构。
10.根据权利要求9所述的方法，还包括：
在进行所述抗蚀剂修整工艺之后，使用第二蚀刻剂气体混合物进行氧化物蚀刻工艺并产生第二图案；
使用第三蚀刻剂气体混合物进行穿透蚀刻工艺并产生第三图案；
使用第四蚀刻剂气体混合物进行钛氮化物蚀刻工艺并产生最后的图案。
11.根据权利要求10所述的方法，其中所述所选择的两个或更多个操作变量还包括氧化物蚀刻工艺时间、穿透蚀刻工艺时间和钛氮化物蚀刻工艺时间。
12.根据权利要求11所述的方法，其中所述第三蚀刻剂气体混合物包含BCl3。
13.根据权利要求12所述的方法，其中所述第四蚀刻剂气体混合物包含Cl2/CH4/Ar。
14.根据权利要求13所述的方法，其中所述修整工艺通过基于所述无机抗蚀剂结构图案的所测量的CD调整所述修整工艺时间来控制。
15.根据权利要求13所述的方法，其中所述修整工艺通过调整处理室温度、处理室压力和/或基于所述无机抗蚀剂结构图案的所测量的CD调整所述修整工艺时间来控制。
16.根据权利要求13所述的方法，其中所述修整工艺通过调整所述低频功率和高频功率、所述静电吸盘温度和/或基于所述无机抗蚀剂结构图案的所测量的CD调整所述修整工艺时间来控制。
17.一种修整在集成方案中的无机抗蚀剂的方法，所述方法包括：
将基底设置在处理室中，所述基底具有无机抗蚀剂层和下层，所述下层包括碳层、氧化物层、硅氮化物层和基础层，所述无机抗蚀剂层具有无机抗蚀剂结构图案；
进行无机抗蚀剂修整工艺以选择性除去所述基底上的所述无机抗蚀剂结构图案的一部分，所述修整工艺使用第一蚀刻剂气体混合物并产生第一图案；
使用第二蚀刻剂气体混合物进行氧化物蚀刻工艺并产生第二图案；
使用第三蚀刻剂气体混合物进行穿透蚀刻工艺并产生第三图案；
使用第四蚀刻剂气体混合物进行钛氮化物蚀刻工艺并产生最后的图案；以及
控制所述集成方案的所选择的两个或更多个操作变量以实现目标集成目的；
其中所述第一蚀刻剂气体混合物为含氟气体和稀释气体；
其中所述目标集成目的包括目标临界尺寸(CD)、目标线边缘粗糙度(LER)和目标线宽粗糙度(LWR)；以及
其中所述无机抗蚀剂结构图案能够为线和间隙图案和/或接触孔图案。
18.根据权利要求17所述的方法，其中所述无机抗蚀剂为SnOx，其中x为不为零的数或者所述SnOx为SnO或SnO2，所述第一蚀刻剂气体混合物中的含氟气体为CH3F或BCl3以及所述稀释气体为氩气，和/或修整工艺时间在2秒至15秒的范围内，目标CD在10nm至35nm的范围内，LER在0nm至2.0nm的范围内，以及LWR在0nm至2.0nm的范围内。
19.根据权利要求18所述的方法，其中所述修整工艺通过调整静电吸盘温度、低频功率、高频功率、静电吸盘温度和/或基于所述无机抗蚀剂结构图案的所测量的CD调整所述修整工艺时间来控制。
20.根据权利要求18所述的方法，还包括：
在进行所述无机抗蚀剂修整工艺之后，使用APF蚀刻剂气体混合物进行先进处理膜(APF)蚀刻工艺；
在进行所述钛氮化物蚀刻工艺之后，使用APF剥离蚀刻剂气体混合物进行APF剥离工艺。
CN201780024178.1A 2016-02-19 2017-02-01 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂的方法 Active CN109074004B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662297709P 2016-02-19 2016-02-19
US62/297,709 2016-02-19
US15/232,330 2016-08-09
US15/232,330 US9899219B2 (en) 2016-02-19 2016-08-09 Trimming inorganic resists with selected etchant gas mixture and modulation of operating variables
PCT/US2017/015995 WO2017142708A1 (en) 2016-02-19 2017-02-01 Trimming inorganic resists with selected etchant gas mixture and modulation of operating variables

Publications (2)

Publication Number Publication Date
CN109074004A true CN109074004A (zh) 2018-12-21
CN109074004B CN109074004B (zh) 2020-06-26

Family

ID=59626232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024178.1A Active CN109074004B (zh) 2016-02-19 2017-02-01 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂的方法

Country Status (5)

Country Link
US (1) US9899219B2 (zh)
KR (1) KR102419049B1 (zh)
CN (1) CN109074004B (zh)
TW (1) TWI635545B (zh)
WO (1) WO2017142708A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777063B (zh) 2018-05-03 2022-09-11 日商東京威力科創股份有限公司 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
US11031244B2 (en) 2018-08-14 2021-06-08 Lam Research Corporation Modification of SNO2 surface for EUV lithography
US11217700B2 (en) * 2018-12-07 2022-01-04 Cornell University Micron scale tin oxide-based semiconductor devices
US11550222B2 (en) 2019-08-01 2023-01-10 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186137A1 (en) * 1999-09-30 2003-10-02 Photronics, Inc. Disposable hard mask for phase shift photomask plasma etching
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
CN101027759A (zh) * 2004-03-10 2007-08-29 兰姆研究有限公司 线边缘粗糙度控制
CN101221899A (zh) * 2007-01-12 2008-07-16 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
US20090101985A1 (en) * 2006-08-18 2009-04-23 International Business Machines Corporation Trilayer resist scheme for gate etching applications
CN101421824A (zh) * 2006-03-09 2009-04-29 美光科技公司 对集成电路进行临界尺寸控制的修整工艺
US20090155731A1 (en) * 2007-12-14 2009-06-18 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
CN101779277A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 具有arl蚀刻的掩模修整
US20120244458A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Etch process for controlling pattern cd and integrity in multi-layer masks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750980A (en) 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
US4878993A (en) 1988-12-22 1989-11-07 North American Philips Corporation Method of etching thin indium tin oxide films
US5286337A (en) 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
US6036876A (en) 1997-06-25 2000-03-14 Applied Komatsu Technology, Inc. Dry-etching of indium and tin oxides
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
US20080061030A1 (en) 2006-09-13 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for patterning indium tin oxide films
US9269587B2 (en) * 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186137A1 (en) * 1999-09-30 2003-10-02 Photronics, Inc. Disposable hard mask for phase shift photomask plasma etching
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
CN101027759A (zh) * 2004-03-10 2007-08-29 兰姆研究有限公司 线边缘粗糙度控制
CN101421824A (zh) * 2006-03-09 2009-04-29 美光科技公司 对集成电路进行临界尺寸控制的修整工艺
US20090101985A1 (en) * 2006-08-18 2009-04-23 International Business Machines Corporation Trilayer resist scheme for gate etching applications
CN101221899A (zh) * 2007-01-12 2008-07-16 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
CN101779277A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 具有arl蚀刻的掩模修整
US20090155731A1 (en) * 2007-12-14 2009-06-18 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
US20120244458A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Etch process for controlling pattern cd and integrity in multi-layer masks

Also Published As

Publication number Publication date
KR20180108864A (ko) 2018-10-04
US20170243744A1 (en) 2017-08-24
WO2017142708A1 (en) 2017-08-24
TWI635545B (zh) 2018-09-11
TW201735191A (zh) 2017-10-01
KR102419049B1 (ko) 2022-07-07
US9899219B2 (en) 2018-02-20
CN109074004B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US10354873B2 (en) Organic mandrel protection process
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
TWI695436B (zh) 以高密度低能量電漿進行半導體表面的介面處理
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
CN110235228A (zh) 用于高深宽比结构的移除方法
US20070119373A1 (en) Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
US20070026321A1 (en) Cluster tool and method for process integration in manufacturing of a photomask
US7491343B2 (en) Line end shortening reduction during etch
CN109074004A (zh) 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
JP2005109514A (ja) エッチングプロセス中に最小寸法を制御する方法
JP2022513260A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
US10260150B2 (en) Method and system for sculpting spacer sidewall mask
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
TWI827705B (zh) 用於圖案化應用的高密度碳膜
US10790154B2 (en) Method of line cut by multi-color patterning technique
US8668805B2 (en) Line end shortening reduction during etch
US10490404B2 (en) Method of in situ hard mask removal
TW200406840A (en) Method for hard CD trim
US9280051B2 (en) Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
US11404282B2 (en) Method of etching film and plasma processing apparatus
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant