CN101779277A - 具有arl蚀刻的掩模修整 - Google Patents

具有arl蚀刻的掩模修整 Download PDF

Info

Publication number
CN101779277A
CN101779277A CN200880103493A CN200880103493A CN101779277A CN 101779277 A CN101779277 A CN 101779277A CN 200880103493 A CN200880103493 A CN 200880103493A CN 200880103493 A CN200880103493 A CN 200880103493A CN 101779277 A CN101779277 A CN 101779277A
Authority
CN
China
Prior art keywords
mask
finishing
deposition
etching
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880103493A
Other languages
English (en)
Other versions
CN101779277B (zh
Inventor
许东浩
苏普利亚·戈亚尔
金智洙
S·M·列扎·萨贾迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101779277A publication Critical patent/CN101779277A/zh
Application granted granted Critical
Publication of CN101779277B publication Critical patent/CN101779277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Abstract

提供一种用以蚀刻设在抗反射层(ARL)下方的介电层的方法。该方法包括(a)在该ARL上方形成具有掩模特征的图案化掩模,该掩模具有该掩模特征的分离区域和密集区域,(b)修整和开口,和(c)使用该修整过的掩模蚀刻该介电层。该修整和开口包括多个循环,其中每个循环包括(b1)修整-蚀刻阶段,其蚀刻该掩模特征的底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域,和(b2)沉积-蚀刻阶段,其在该掩模上沉积沉积层同时进一步蚀刻该掩模特征的底部中的该ARL。该修整和开口产生对在该分离区域中的掩模的净修整。

Description

具有ARL蚀刻的掩模修整
背景技术
本发明涉及半导体器件的形成。更具体地,本发明涉及介电层蚀刻工艺。
在半导体晶片处理过程中,使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征。在这些(光刻)工艺中,光刻胶(PR)材料沉积在晶片上,然后暴露于经过中间掩模过滤的光线。中间掩模通常是图案化有模板特征几何结构的玻璃板,该几何结构阻止光传播透过中间掩模。
通过该中间掩模后,该光线接触该光刻胶材料的表面。该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分。在正光刻胶材料的情况中,去除该暴露的区域,而在负光刻胶材料的情况中,去除未暴露的区域。所以,蚀刻该晶片以从不再受到该光刻胶材料保护的区域去除下层的材料,并由此在该晶片中形成所需要的特征。
波长193nm氟化氩(ArF)激元激光(ArF光刻技术)已经用于0.04μm以下器件的制造。这种沉浸光刻技术使得工艺能够低于110nm节点。大规模集成电路中的这种小的特征需要更高的分辨率并因此由于更薄的图案化图像的焦深(景深)限制而需要更薄的光刻胶。例如,用于某些DRAM工艺(如位线)的ArF光刻使用厚度小于100nm的非常薄的光刻胶。而且,光刻胶材料软且脆弱,在光刻胶图案化之后,在用于一个或多个抗反射涂层(ARC)的等离子蚀刻工艺期间,如底部抗反射涂层(BARC)和氮氧化硅(SiON)层,这样薄的光刻胶很容易受到不希望的蚀刻。因此,在短波光刻中主要挑战之一是管理“蚀刻预算”并防止光刻胶的表面退化,同时获得目标关键尺寸(CD)。这里,“蚀刻预算”通常是暴露结构(这个例子中是光刻胶)可经受蚀刻剂而不会过度损坏所持续的时间量。
另外,理想的蚀刻工艺必须将掩模上的图案精确地传递到下方待蚀刻的层。然而,由于该蚀刻工艺以化学和物理方式去除目标材料,所以,该蚀刻工艺对于环境参数的变化非常敏感。传统的蚀刻控制中的这种因素之一是非负载效应,其中该蚀刻特性根据图案(特征)的尺寸和密度而变化,即,待蚀刻层(蚀刻层)的“负载”变化。
发明内容
为了实现前述以及按照本发明的目的,提供一种方法,用以蚀刻设在抗反射层(ARL)下方的介电层。该方法包括(a)在该ARL上方形成具有掩模特征的图案化掩模,该掩模具有该掩模特征的分离区域和密集区域,(b)修整和开口,以及(c)使用该修整过的掩模蚀刻该介电层。该修整和开口包括多个循环,其中每个循环包括(b1)修整-蚀刻阶段,其蚀刻该掩模特征的底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域,以及(b2)沉积-蚀刻阶段,其在该掩模上沉积沉积层,同时进一步蚀刻该掩模特征的底部中的该ARL。该修整和开口产生对在该分离区域中的掩模的净修整。
本发明的另一方面中,提供一种设备,用以蚀刻设在抗反射层(ARL)下方的介电层和在该ARL上方形成带有掩模特征的图案化掩模。该掩模具有该掩模特征的分离区域和密集区域。该设备提供有等离子处理室,其包括形成等离子处理室外壳的室壁、用以在该等离子处理室外壳内支撑基片的基片支撑件、用以调节该等离子处理室外壳内压力的压力调节器、至少一个用以提供功率至该等离子处理室外壳以维持等离子的电极、提供气体至该等离子处理室外壳的气体入口以及用于从该等离子处理室外壳排出气体的气体出口。气体源与该气体入口流体连通,并包括修整-蚀刻气体源、沉积-蚀刻气体源和介电层蚀刻气体源。控制器以可控方式连接到该气体源和至少一个电极。该控制器包括至少一个处理器以及计算机可读介质。该计算机可读介质包括用于修整和开口的计算机可读代码,其包括多个循环,其中用于每个循环的计算机可读代码包括:用于从该修整-蚀刻气体源提供修整-蚀刻气体以形成沉积层的计算机可读代码,由该修整-蚀刻气体生成第一等离子的计算机可读代码,该第一等离子蚀刻该掩模特征底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域,用于停止来自该修整-蚀刻气体源的该修整-蚀刻气体的计算机可读代码,用于从该沉积-蚀刻气体源提供沉积-蚀刻气体的计算机可读代码,用于由该沉积-蚀刻蚀刻气体源生成第二等离子的计算机可读代码,该第二等离子在该掩模上沉积沉积层同时进一步蚀刻该掩模特征底部中的该ARL,用于停止来自该沉积-蚀刻气体源的沉积-蚀刻气体的计算机可读代码,用于使用该修整过的掩模蚀刻该介电层的计算机可读代码,以及用于去除该掩模的计算机可读代码。
本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
附图说明
在附图中,本发明作为示例而不是作为限制来说明,其中类似的参考标号指出相似的元件,其中:
图1是可用于本发明一个实施例的工艺的高层流程图。
图2A-D是按照本发明一个实施例处理的层叠的剖视示意图。
图3是按照本发明一个实施例的该修整和开口步骤更详细流程图。
图4A-C是按照本发明一个示例处理的分离区域中掩模特征(大掩模特征)的剖视示意图。
图5A-C是按照本发明对应图4A-C的示例处理的密集区域中掩模特征(小掩模特征)的剖视示意图。
图6A是多个该修整和开口步骤的循环之后分离区域中掩模特征(大掩模特征)的剖视示意图。
图6B是多个该修整和开口步骤的循环之后密集区域中掩模特征(小掩模特征)的剖视示意图。
图7A-B是分别具有方包化形貌和刻面形貌掩模特征的剖视示意图。
图8是可用于实施本发明的等离子处理室的示意图。
图9A-B说明一计算机系统,其适于实现用于本发明实施例的控制器。
具体实施方式
现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中,阐述许多具体细节以提供对本发明的彻底理解。然而,对于本领域技术人员,显然,本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下,公知的工艺步骤和/或结构没有说明,以避免不必要的混淆本发明。
为了便于理解,图1是可用于本发明一实施例的工艺的高层流程图。在待蚀刻的介电层上方提供图案化掩模(步骤104)。例如,该介电层可以是氮化物氧化物层,该掩模可以是光刻胶掩模。图2A是形成在基片204上方的待蚀刻介电层208、形成在该介电层208上方的抗反射层(ARL)210以及形成在该ARL210上方、具有特征214的图案化光刻胶掩模212的剖视示意图,形成层叠200。该ARL210可包括有机底部抗反射涂层(BARC)层和无机介电抗反射涂层(DARC)层。
该掩模层212图案化以形成具有掩模特征侧壁215a、215b的掩模特征214(214a、214b)。如图2A所示,该图案化掩模212包括掩模特征的分离区域216和密集区域218。该分离区域216通常包括数量较少的较大掩模特征,该密集区域218通常包括数量较多的较小掩模特征。例如,该密集区域128中掩模特征与该分离区域126中的CD的比可以是1∶2至1∶10。即,该分离区域216特征是具有大特征214a的区域,而该密集区域218是具有小特征214b的区域。
该分离区域216中,该介电层208的蚀刻有减缓的趋势,结果该介电层208的特征(如沟槽)的最终CD 220比该掩模特征214a的最初CD 222小。另外,该图案化掩模212倾向于在该蚀刻该掩模特征的底部中的该ARL210过程中恶化。因而,参照本发明一个实施例,在蚀刻该介电层208之前提供掩模-修整和底部-开口(ARL蚀刻)工艺(图1中的步骤108)。在该掩模-修整和底部-开口(ARL剥除)工艺过程中,在蚀刻该ARL210并从该掩模特征的底部去除的同时,选择性地修整该掩模的侧壁228,从而该分离区域216中该掩模特征的CD 226相对于该密集区域218放大,如图2B所示。该密集区域218中的掩模特征以及该分离区域216和该密集区域218中该掩模层212的厚度基本上被掩模-修整和底部开口工艺保持。使用该修整后的特征236a,该介电层208的最终CD224(图2B)基本上等于最初掩模特征124a的最初CD 222(图2A)。
图3是用于该修整和开口工艺的多循环工艺的更详细的工艺流程图。在这个示例中,该修整和开口工艺在多个两阶段循环中执行。每个循环的第一阶段(修整-蚀刻阶段)蚀刻该掩模特征的底部中的该ARL210,并且还相对该密集区域218(步骤304)有选择地修整该分离区域216中的该掩模特征的侧壁。每个循环的第二阶段(沉积-蚀刻阶段)在该掩膜上沉积沉积层,同时进一步蚀刻该掩模特征的底部(步骤308)中的该ARL210。该修整和开口步骤的每个循环在该分离区域中产生对掩膜的净修整。额外的阶段可以添加到每个循环。该修整和开口步骤包括两个或多个循环,优选地至少三个循环。更优选地,这个步骤包括四至十二个循环。更优选地,该步骤重复六至七个循环。
参照本发明一个实施例,该掩模是光刻胶(PR),并且该修整-蚀刻阶段(步骤304)使用包括NF3的修整-蚀刻气体。更优选地,该沉积气体进一步包括载体气体,如N2和/或Ar。
在这个实施例中,该沉积-蚀刻阶段(步骤308)使用包括CF4的沉积-蚀刻气体,并且将聚合材料沉积为该沉积层。该沉积-蚀刻气体可以是CF4、H2和Ar的组合,或CF4、H2、N2和Ar的组合。
图4A-4C示意性说明该修整和开口步骤的每个循环中,该分离区域216中的掩模特征214a的剖视图。类似地,图5A-5C示意性说明该修整和开口步骤的每个循环中,该密集区域218中的掩模特征214b的剖视图。如图4A和5A所示,该图案化掩模212形成在该介电层208上方的该ARL210的上方。通常,该ARL210包括有机BARC211和无机DARC213。该底部抗反射层211在该掩模特征的底部暴露出来。
如图4A和4B所示,该修整-蚀刻阶段在该掩模特征214a、214b的该底部232a、232b中蚀刻该ARL210。这个ARL蚀刻是局部蚀刻,并且不会在一个循环中完全去除该ARL210或BARC211。另外,该掩模212的顶部234a、234b以及该掩模特征214a和214b的该侧壁215a和215b也部分去除。因为该包含NF3的修整-蚀刻气体在该分离区域216中比在该密集区域218中具有更高的蚀刻速率,所以该分离区域216中该掩模特征214a的侧壁214a比该密集区域218中该掩模特征214b的侧壁215b减少的更多。
该沉积-蚀刻阶段中,该沉积-蚀刻气体在该掩模212上沉积沉积层230,覆盖该掩模特征214a、214b的底部232a和232b以及该掩模特征214a、214b的侧壁215a和215b,同时进一步蚀刻该掩模特征214a和214b的底部232a和232b中的该ARL210,如图4C和5C所示。该沉积层230可以是包括碳氢化合物的聚合物(主要成分为碳氢化合物的聚合物)。通常,每个沉积-蚀刻阶段中,沉积在该掩模的顶部234a、234b上的该沉积层230的厚度大于沉积在该掩模特征的该侧壁215a、215b上的沉积层的厚度。进而,该分离区域216中的该沉积层可比该密集区域218中的该沉积层厚。该沉积-蚀刻气体还可在该分离区域216中的掩模特征的侧壁215a上比在该密集区域218中的掩模特征的侧壁214b上沉积更多的沉积材料。
在这个示例中,每个沉积-蚀刻阶段所沉积的该沉积层230厚度基本上与被先前的修整-蚀刻阶段去除的掩膜的厚度相同,如图4C和5C所示。即,在每个循环结束时,该掩模212的最初厚度可由该沉积层230基本上保持。然而,至于该掩模特征的侧壁,由于该修整-蚀刻工艺中的微负载效应比该沉积-蚀刻工艺中的微负载更占优势,所以该分离区域216中的该掩模特征214a的侧壁215a上的沉积层仍不足以完全恢复之前的修整-蚀刻阶段期间损失的侧壁。因而,该分离区域中,如图4C中,该修整和开口步骤减少该掩模的侧壁,同时基本上保持该掩模最初的厚度,导致该掩模的净修整。另一方面,该密集区域中,如图5C所示,该掩模的最初形貌(即,该掩模的厚度和该掩模特征的形状)基本上可以保留。在任一个区域中,在该修整-蚀刻和沉积-蚀刻阶段中至始至终蚀刻该掩模特征的底部的该ARL210。
因而,通过控制该修整和开口步骤中的两个阶段,该分离区域216中的该掩模特征214a的该侧壁215a相对该密集区域218被选择性修整,同时从该掩模特征的底部开口该ARL210并保持该掩模212的最初厚度。
图6A示范性说明多个该修整和开口步骤循环之后该分离区域216中该掩模特征214a的剖视图。通过重复该修整-蚀刻阶段和该沉积-蚀刻阶段,将该分离区域中的该掩模特征214的该侧壁215a一点点向下修整到所需的形貌。同时,为了随后的介电层蚀刻工艺,开口该掩模特征的底部214a中的该ARL210。图6B示意性说明多个该修整和开口步骤循环之后该密集区域218中的该掩模特征214b的剖视图。密集区域218中,该ARL210在该掩模特征的底部中开口,但是该掩模基本上保持其最初厚度和掩模特征形貌。
应当注意,为了在每个沉积-蚀刻阶段沉积薄沉积层而重复多个循环(多循环工艺)比在较大程度的修整和开口之后一次沉积厚沉积层具有许多优点。首先,该多循环工艺提供更好的形貌调节。沉积较厚的聚合物层的单个长沉积-蚀刻步骤往往产生称作“方包化”的形貌(如图7A所示),在极端情况下,该特征甚至会被夹断。另一方面,单个长修整-蚀刻步骤会产生刻面的形貌(如图7B所示)。多个交替的修整-蚀刻步骤和沉积-蚀刻步骤的循环提供更好的形貌控制,具有最小或在没有方包化的以及更直的侧壁。另外,该聚合物层变得致密,最小化脱层、条纹、起泡(剥落)。例如,厚沉积层(例如超过200nm),易于从该掩模剥落,尤其在该掩模特征的边缘。另外,应当注意,因为设计规则的要求,改变该分离区域中最初掩模特征的CD是不希望的或者是不实际的。
回到图1,该修整和开口(步骤108)之后,将特征穿过该修整后的掩模蚀刻进该介电层208(步骤112)。图2C示出蚀刻进该介电层208的特征240(240a、240b)。
回到图1,然后剥除该掩模212和该ARL210(步骤116)。图2D示出该掩模212和该ARL210去除之后的层叠200。可执行额外的形成步骤(步骤124)。例如,然后可在该特征中形成触点242。在形成触点之后可执行额外的工艺。
图8是可用于上述修整和开口的处理室400的示意图,该工艺包括蚀刻该ARL和选择性修整该掩模的第一阶段以及沉积该沉积层和进一步蚀刻该ARL的第二阶段。该等离子处理室400包括限制环402、上部电极404、下部电极408、通过气体入口连接的气体源410和连接到气体出口的排气泵420。该气体源410包括修整-蚀刻气体源412和沉积-蚀刻气体源416。优选地,该处理室400能够蚀刻介电层。更优选地,该处理室400还可剥除该掩模(和ARL)从而在原位完成掩模-修整、电介质蚀刻和掩模-剥除。因此,该气体源410可包括额外的气体源,如用于该介电层的蚀刻气体源418和掩模剥除的气体源(未示)。在等离子处理室400内,该基片204设在该下部电极408上方。该下部电极408结合合适的基片卡紧机构(例如,静电、机械夹紧等等)用以夹持该基片204。该反应器顶部428结合该上部电极404,其设为正对该下部电极408。该上部电极404、下部电极408和限制环402形成受限等离子容积。气体由该气体源410提供到该受限等离子容积并由该排气泵420通过该限制环402和排气端口排出该受限等离子容积。第一RF源444电气连接到该上部电极404。第二RF源448电气连接到该下部电极408。室壁452围绕该限制环402、该上部电极404和该下部电极408。该第一RF源444和该第二RF源448两者可包括27MHz功率源、2MHz功率源和60MHz功率源。可以有不同的将RF功率连接到电极的组合方式。在Lam ResearchCorporation的电介质蚀刻系统系统的情况中,如
Figure GPA00001029445000101
系列,由Fremont,California的LAM Research CorporationTM,其可用于本发明的优选实施例,该27MHz、2MHz和60MHz功率源构成该连接到该下部电极的第二RF功率源448,以及该上部电极接地。控制器435以可控方式连接到该RF源444、448、排气泵420和该气体源410。该待蚀刻层208是介电层时,可使用该电介质蚀刻系统,如硅氧化物或有机硅酸盐玻璃。该控制器435控制该RF源444、448、排气泵420、该修整-蚀刻气体源412和该沉积-蚀刻气体源416,并且将执行修整-蚀刻和沉积-蚀刻作为多个循环的每个循环的两个阶段交替,从而该修整-蚀刻和该沉积-蚀刻在该分离区域中产生对掩模的净修整。
图9A和9B说明了一个计算机系统1300,其适于实现用于本发明的实施方式的控制器435。图9A示出该计算机系统一种可能的物理形式。当然,该计算机系统可以具有从集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算机系统1300包括监视器1302、显示器1304、机箱1306、磁盘驱动器1308、键盘1310和鼠标1312。磁盘1314是用来与计算机系统1300传入和传出数据的计算机可读介质。
图9B是计算机系统1300的框图的一个例子。连接到系统总线1320的是各种各样的子系统。处理器1322(也称为中央处理单元,或CPU)连接到存储设备,包括存储器1324。存储器1324包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的,ROM用作向CPU单向传输数据和指令,而RAM通常用来以双向的方式传输数据和指令。这两种类型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘1326也是双向连接到CPU1322;其提供额外的数据存储并且也包括下面描述的任何计算机可读介质。固定磁盘1326可用来存储程序、数据等,并且通常是次级存储介质(如硬盘),其比主存储器慢。可以理解的是保留在固定磁盘1326内的信息可以在适当的情况下作为虚拟存储器以标准的方式结合在存储器1324中。可移动存储器1314可以采用下面描述的任何计算机可读介质的形式。
CPU1322还连接到各种输入/输出设备,如显示器1304、键盘1310、鼠标1312和扬声器1330。通常,输入/输出设备可以是下面的任何一种:视频显示器、轨迹球、鼠标、键盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触针、语音或手写识别器、生物阅读器或其他计算机。CPU1322可选地可使用网络接口1340连接到另一台计算机或者电信网络。利用这样的网络接口,计划在执行上述方法步骤地过程中,CPU可从网络接收信息或者向网络输出信息。此外,本发明的方法实施方式可在CPU1322上单独执行或者可在如Internet的网络上与共享该处理一部分的远程CPU一起执行。
另外,本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品,在计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码可以是那些为本发明目的专门设计和构建的,或者它们可以是对于计算机软件领域技术人员来说公知并且可以得到的类型。计算机可读介质的例子包括,但不限于:磁介质,如硬盘、软盘和磁带;光介质,如CD-ROM和全息设备;磁-光介质,如光软盘;以及为了存储和执行程序代码专门配置的硬件设备,如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和RAM器件。计算机代码的例子包括如由编译器生成的机器代码,以及包含高级代码的文件,该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。
多循环两阶段工艺用来执行该修整和开口(图1中的步骤108),其中该分离区域(大掩模特征)中的该掩模特征的侧壁相对密集区域(小掩模特征)选择性修整,同时蚀刻该特征的底部中的该ARL。参照本发明一个实施例,其中该掩模是光刻胶,该第一阶段(修整-蚀刻阶段)提供包含NF3的修整-蚀刻气体。修整-蚀刻阶段(步骤304)的一个示例提供100-500sccm、优选地300sccm NF3流。压力设在140mTorr。该基片保持在20℃的温度。该第二RF源448提供60MHz频率的400瓦特功率。在别的实施例中,该第二RF源448可提供2MHz频率的100-500瓦特功率,或27MHz频率的100-500瓦特功率,取决于晶片和应用。在一个优选实施例中,NF3是该修整-蚀刻气体的唯一成分没有任何载体或者调谐气体。每个修整-蚀刻阶段中,在将包含该NF3修整-蚀刻气体引入该室之后,由其形成修整-蚀刻等离子以选择性修整该掩模和蚀刻该ARL,如上所述。停止该修整-蚀刻气体流从而将该掩模特征的侧壁减少该循环所需的量。侧壁减少的量通过对于给定的参数设置下该修整-蚀刻阶段的持续时间来控制,如气体流率、压力和RF功率,以及该ARL的厚度。
沉积-蚀刻阶段(步骤308)的一个示例提供含CF4的气体(如20-200sccm CF4和20-200sccm H2)作为沉积-蚀刻气体,以及载体气体(含20-200sccm N2和/或50-500sccm Ar)。优选地,该沉积-蚀刻气体包括60sccm CF4、70sccm H2、30sccm N2,带有120sccm Ar的载体气体。在该室内提供40-200mTorr,优选地80mTorr的压力。该第二RF源448提供60MHz频率的100-500瓦特功率,优选地400瓦特。在别的实施例中,该第二RF源448可提供2MHz频率的100-500瓦特,或27MHz频率的100-500瓦特,取决于晶片和应用。在别的实施例中,每个循环可进一步包括额外的沉积和/或形貌成形阶段。每个沉积-蚀刻阶段中,将该含CF4的蚀刻气体引入该室后,由其形成等离子以沉积沉积层并进一步蚀刻该ARL,如上所述。停止该含CF4蚀刻气体流从而该沉积层恢复在先前的修整-蚀刻阶段损失的掩模厚度。该循环的净修整的量可通过在给定的参数设置下该修整-蚀刻阶段和该沉积-蚀刻阶段的持续时间来控制,如气体流率、压力和该RF功率,以及该ARL的厚度。通常,该修整-蚀刻阶段越长,该沉积-蚀刻阶段越长。通过控制每个循环的该两阶段,以及循环的数量,在该修整和开口步骤结束,去除该掩模特征的底部中的该ARL,以及修整该分离区域中该特征的侧壁以补偿在随后的电介质蚀刻中的微负载效应。
待蚀刻介电层208的一个示例可以是传统的蚀刻层,如SiN、SiC、氧化物或低k电介质。可使用传统的蚀刻制法来蚀刻该待蚀刻层。
为了剥除该掩模和该ARL(步骤116),可使用氧气灰化。
如上所述,该修整和开口工艺,其在去除该ARL过程中组合该修整-蚀刻阶段和该沉积-蚀刻阶段,使得能够在随后的介电层蚀刻中控制该分离区域(大特征)和该密集区域(小特征)之间的CD偏差。该修整-蚀刻和沉积-蚀刻循环可根据需要重复许多次以获得对该掩模的理想修整从而实现该介电层的目标CD,以及去除该掩模特征的底部中的该ARL。该修整和开口,其提供该分离区域的扩大的CD(即,“负向微负载”直到该ARL蚀刻),补偿该介电层蚀刻期间的微负载效应,以便在最终特征中实现目标CD。
尽管本发明依照多个实施方式描述,但是存在落入本发明范围内的改变、置换和各种替代等同物。还应当注意,有许多实现本发明方法和设备的可选方式。所以,其意图是下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种替代等同物。

Claims (35)

1.一种用以蚀刻设在抗反射层(ARL)下方的介电层的方法,该方法包括:
在该ARL上方形成具有掩模特征的图案化掩模,该掩模具有该掩模特征的分离区域和密集区域;
修整和开口包括多个循环,每个循环包括:
修整-蚀刻阶段,其蚀刻该掩模特征的底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域;以及
沉积-蚀刻阶段,其在该掩模上沉积沉积层,同时进一步蚀刻该掩模特征的底部中的该ARL,其中该修整和开口产生对在该分离区域中的掩模的净修整;和
使用该修整过的掩模蚀刻该介电层。
2.根据权利要求1所述的方法,其中该图案化掩模是光刻胶掩模。
3.根据权利要求2所述的方法,其中该ARL包括有机底部抗反射涂层(BARC)和无机电介质抗反射涂层(DARC)。
4.根据权利要求1所述的方法,其中该沉积-蚀刻阶段将聚合物材料沉积为沉积层。
5.根据权利要求4所述的方法,其中该沉积-蚀刻阶段所沉积的该沉积层基本上恢复在先前的修整-蚀刻阶段中去除的掩模的厚度。
6.根据权利要求1所述的方法,其中该修整和开口基本上保持分离图案区域中的最初掩模厚度并减少掩模侧壁。
7.根据权利要求6所述的方法,其中该修整和开口基本上保持密集图案区域中的最初掩模形貌。
8.根据权利要求1-7任一项所述的方法,其中该修整-蚀刻阶段包括:
提供包括NF3的修整-蚀刻气体;
由该修整-蚀刻气体形成等离子;以及
停止该修整-蚀刻气体流。
9.根据权利要求8所述的方法,其中该沉积-蚀刻阶段包括:
提供包括CF4的沉积-蚀刻气体;
由该沉积-蚀刻气体形成等离子;以及
停止该沉积-蚀刻气体流。
10.根据权利要求9所述的方法,其中该沉积-蚀刻气体进一步包括:
H2;以及
载体气体,包括N2或Ar至少一种。
11.根据权利要求1-7任一项所述的方法,其中该修整和开口包括至少三个循环。
12.根据权利要求11所述的方法,其中该修整和开口包括四到十二个循环。
13.根据权利要求12所述的方法,其中该修整和开口包括六到七个循环。
14.一种用以蚀刻设在抗反射层(ARL)和形成在该ARL上方的具有掩模特征的图案化掩模的下方的介电层的设备,该掩模具有该掩模特征的分离区域和密集区域,该设备包括:
等离子处理室,包括:
形成等离子处理室外壳的室壁;
用以在该等离子处理室外壳内支撑基片的基片支撑件;
用以调节该等离子处理室外壳内压力的压力调节器;
至少一个用以提供功率至该等离子处理室外壳以维持等离子的电极;
提供气体至该等离子处理室外壳的气体入口;以及
用于从该等离子处理室外壳排出气体的气体出口;气体源,与该气体入口流体连通,包括;
修整-蚀刻气体源;
沉积-蚀刻气体源;以及
介电层蚀刻气体源;
控制器,以可控方式连接到该气体源和该至少一个电极,包括:
至少一个处理器;以及
计算机可读介质包括:
用于修整和开口的计算机可读代码,其包括多个循环,其中用于每个循环的计算机可读代码包括:
用于从该修整-蚀刻气体源提供修整-蚀刻气体以形成沉积层的计算机可读代码;
由该修整-蚀刻气体生成第一等离子的计算机可读代码,该第一等离子蚀刻该掩模特征底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域;
用于停止来自该修整-蚀刻气体源的修整-蚀刻气体的计算机可读代码;
用于从该沉积-蚀刻气体源提供沉积-蚀刻气体的计算机可读代码;
用于由该沉积-蚀刻蚀刻气体源生成第二等离子的计算机可读代码,该第二等离子在该掩模上沉积沉积层同时进一步蚀刻该掩模特征底部中的该ARL;
用于停止来自该沉积-蚀刻气体源的沉积-蚀刻气体的计算机可读代码;
用于使用修整过的掩模蚀刻该介电层的计算机可读代码;以及
用于去除该掩模的计算机可读代码。
15.一种用以蚀刻设在抗反射层(ARL)下方的介电层的设备,在该ARL上方形成具有掩模特征的图案化掩模,该掩模具有该掩模特征的分离区域和密集区域,该设备包括:
用于修整和开口的装置,包括:
用于修整-蚀刻的装置,配置为蚀刻该掩模特征底部中的该ARL并相对该密集区域选择性修整该掩模的分离区域;
用于沉积-蚀刻的装置,配置为在该掩模上沉积沉积层同时进一步蚀刻该掩模特征底部中的该ARL;以及用于交替运行该用于修整-蚀刻的装置和该用于沉积
-蚀刻的装置的装置,其中该修整-蚀刻和该沉积-蚀刻产生对在该分离区域中的掩模的净修整;以及
使用该修整过的掩模蚀刻该介电层的装置。
16.根据权利要求15所述的设备,其中该图案化掩模是光刻胶掩模,以及其中该ARL包括有机底部抗反射涂层(BARC)和无机电介质抗反射涂层(DARC)。
17.根据权利要求15所述的设备,其中该用于沉积-蚀刻的装置将聚合物材料沉积为沉积层。
18.根据权利要求17所述的设备,其中该用于沉积-蚀刻的装置所沉积的该沉积层基本上恢复被用于修整-蚀刻的装置去除的该掩模的厚度。
19.根据权利要求15所述的设备,其中该用于修整和开口的装置基本上保持分离图案区域中的最初掩模厚度并减少掩模侧壁,以及基本上保持密集图案区域中最初掩模形貌。
20.根据权利要求15所述的设备,其中该修整-蚀刻的装置包括修整-蚀刻气体源,用以提供包括NF3的修整-蚀刻气体,以及其中该用于沉积-蚀刻的装置包括沉积-蚀刻源,用以提供包括CF4和H2的沉积-蚀刻气体。
21.根据权利要求1或2所述的方法,其中该ARL包括有机底部抗反射涂层(BARC)和无机电介质抗反射涂层(DARC)。
22.根据权利要求1-2和21任一项所述的方法,其中该沉积-蚀刻阶段将聚合物材料沉积为该沉积层。
23.根据权利要求1-2和21-22任一项所述的方法,其中该沉积-蚀刻阶段所沉积的该沉积层基本上恢复在先前的修整-蚀刻阶段中去除的该掩模的厚度。
24.根据权利要求1-2和21-23任一项所述的方法,其中该修整和开口基本上保持分离图案区域中的最初掩模厚度并减少掩模侧壁。
25.根据权利要求1-2和21-24任一项所述的方法,其中该修整和开口基本上保持密集图案区域中最初掩模形貌。
26.根据权利要求1-2和21-25任一项所述的方法,其中修整-蚀刻阶段包括:
提供包括NF3的修整-蚀刻气体;
由该修整-蚀刻气体形成等离子;以及
停止该修整-蚀刻气体流。
27.根据权利要求26所述的方法,其中该沉积-蚀刻阶段包括:提供包括CF4的沉积-蚀刻气体;
由该沉积-蚀刻气体形成等离子;以及
停止该沉积-蚀刻气体流。
28.根据权利要求27所述的方法,其中该沉积-蚀刻气体进一步包括:
H2;以及
载体气体,包括N2或Ar至少一种。
29.根据权利要求1-2和21-28任一项所述的方法,其中该修整和开口包括至少三个循环。
30.根据权利要求29所述的方法,其中该修整和开口包括四到十二个循环。
31.根据权利要求30所述的方法,其中该修整和开口包括六到七个循环。
32.根据权利要求15或16所述的设备,其中该用于沉积-蚀刻的装置将聚合物材料沉积为沉积层。
33.根据权利要求15-16和32任一项所述的设备,其中该用于沉积-蚀刻的装置所沉积的该沉积层基本上恢复被该用于修整-蚀刻的装置去除的掩模的厚度。
34.根据权利要求15-16和32-33任一项所述的设备,其中该用于修整和开口的装置基本上保持分离图案区域中的最初掩模厚度并减少该掩模侧壁,以及基本上保持密集图案区域中最初掩模形貌。
35.根据权利要求15-16和32-24任一项所述的设备,其中该修整-蚀刻的装置包括修整-蚀刻气体源,用以提供包括NF3的修整-蚀刻气体,
以及,其中该用于沉积-蚀刻的装置包括沉积-蚀刻源,用以提供包括CF4和H2的沉积-蚀刻气体。
CN2008801034934A 2007-08-20 2008-08-19 用于蚀刻设在反射层下方的介电层的方法和设备 Active CN101779277B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/841,209 2007-08-20
US11/841,209 US7785484B2 (en) 2007-08-20 2007-08-20 Mask trimming with ARL etch
PCT/US2008/073601 WO2009026297A1 (en) 2007-08-20 2008-08-19 Mask trimming with arl etch

Publications (2)

Publication Number Publication Date
CN101779277A true CN101779277A (zh) 2010-07-14
CN101779277B CN101779277B (zh) 2011-12-28

Family

ID=40378590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801034934A Active CN101779277B (zh) 2007-08-20 2008-08-19 用于蚀刻设在反射层下方的介电层的方法和设备

Country Status (5)

Country Link
US (1) US7785484B2 (zh)
KR (1) KR101516455B1 (zh)
CN (1) CN101779277B (zh)
TW (1) TWI433235B (zh)
WO (1) WO2009026297A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468188A (zh) * 2010-11-19 2012-05-23 旺宏电子股份有限公司 一种半导体蚀刻方法
CN104658964A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN108885977A (zh) * 2016-03-04 2018-11-23 东京毅力科创株式会社 在集成方案的各个阶段期间进行图案化的修整方法
CN109074004A (zh) * 2016-02-19 2018-12-21 东京毅力科创株式会社 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂
CN109920758A (zh) * 2019-03-20 2019-06-21 上海华虹宏力半导体制造有限公司 金属线的制造方法
CN111627808A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
CN101989046B (zh) * 2009-08-06 2013-05-29 中芯国际集成电路制造(上海)有限公司 图形转移方法和掩模版制作方法
US20120094494A1 (en) * 2010-10-14 2012-04-19 Macronix International Co., Ltd. Methods for etching multi-layer hardmasks
US8440473B2 (en) * 2011-06-06 2013-05-14 Lam Research Corporation Use of spectrum to synchronize RF switching with gas switching during etch
US8609548B2 (en) * 2011-06-06 2013-12-17 Lam Research Corporation Method for providing high etch rate
US9257298B2 (en) * 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
US11417525B2 (en) * 2018-10-08 2022-08-16 Globalfoundries U.S. Inc. Multiple patterning with mandrel cuts defined by block masks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024048A1 (en) 1998-10-19 2000-04-27 Applied Materials, Inc. Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6150678A (en) 1999-02-11 2000-11-21 Vanguard International Semiconductor Corporation Method and pattern for avoiding micro-loading effect in an etching process
US7018780B2 (en) 1999-06-25 2006-03-28 Lam Research Corporation Methods for controlling and reducing profile variation in photoresist trimming
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US7294580B2 (en) 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US7094613B2 (en) 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
US7053003B2 (en) 2004-10-27 2006-05-30 Lam Research Corporation Photoresist conditioning with hydrogen ramping
US7241683B2 (en) 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7682516B2 (en) 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468188A (zh) * 2010-11-19 2012-05-23 旺宏电子股份有限公司 一种半导体蚀刻方法
CN104658964A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN104658964B (zh) * 2013-11-19 2017-12-01 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN109074004A (zh) * 2016-02-19 2018-12-21 东京毅力科创株式会社 利用选定的蚀刻剂气体混合物以及调整操作变量修整无机抗蚀剂
CN108885977A (zh) * 2016-03-04 2018-11-23 东京毅力科创株式会社 在集成方案的各个阶段期间进行图案化的修整方法
CN108885977B (zh) * 2016-03-04 2023-08-08 东京毅力科创株式会社 在集成方案的各个阶段期间进行图案化的修整方法
CN111627808A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN111627808B (zh) * 2019-02-28 2023-10-20 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109920758A (zh) * 2019-03-20 2019-06-21 上海华虹宏力半导体制造有限公司 金属线的制造方法

Also Published As

Publication number Publication date
US20090050603A1 (en) 2009-02-26
US7785484B2 (en) 2010-08-31
TWI433235B (zh) 2014-04-01
WO2009026297A1 (en) 2009-02-26
TW200926295A (en) 2009-06-16
KR101516455B1 (ko) 2015-05-19
KR20100074119A (ko) 2010-07-01
CN101779277B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
CN101779277B (zh) 用于蚀刻设在反射层下方的介电层的方法和设备
CN101496141B (zh) 在蚀刻层中提供特征的方法
CN101779276B (zh) 掩模修整
KR101555397B1 (ko) 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스
CN101971291B (zh) 双掩模自对准双图案化技术(SaDPT)工艺
CN100530541C (zh) 用于蚀刻工艺的稳定的光致抗蚀剂结构
CN100543946C (zh) 蚀刻掩模特征临界尺寸的减小
CN101595551B (zh) 临界尺寸减小及粗糙度控制
CN1922722B (zh) 减少图案特征的临界尺寸
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN101523567B (zh) 去氟化工艺
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
JP5180121B2 (ja) 基板処理方法
US8262920B2 (en) Minimization of mask undercut on deep silicon etch
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TWI545648B (zh) 擬硬遮罩用之擺動控制
TWI424490B (zh) 垂直輪廓修正
CN102318037B (zh) 利用arc层打开的cd偏置负载控制
JP2008512853A (ja) 均一性を制御したエッチング
KR20070046095A (ko) 유전층 에칭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant