CN109920758A - 金属线的制造方法 - Google Patents

金属线的制造方法 Download PDF

Info

Publication number
CN109920758A
CN109920758A CN201910210578.2A CN201910210578A CN109920758A CN 109920758 A CN109920758 A CN 109920758A CN 201910210578 A CN201910210578 A CN 201910210578A CN 109920758 A CN109920758 A CN 109920758A
Authority
CN
China
Prior art keywords
layer
metal
metal wire
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910210578.2A
Other languages
English (en)
Inventor
张怡
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910210578.2A priority Critical patent/CN109920758A/zh
Publication of CN109920758A publication Critical patent/CN109920758A/zh
Priority to US16/592,000 priority patent/US20200303252A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

本发明提供一种金属线的制造方法，在金属层上形成底部抗反射层和图案化的光刻胶层，对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层，然后以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。本发明对图案化的光刻胶层进行修剪的同时刻蚀所述底部抗反射层，无需单独打开所述底部抗反射层，避免了底部抗反射层打开步骤对金属线线宽的影响，进而获得均匀线宽的金属线，有效避免了金属线短路的问题，提高了产品的良率。

Description

金属线的制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种金属线的制造方法。
背景技术
在半导体制造工艺中，刻蚀工艺主要用于采用化学的或者物理的方法将半导体衬底上的各种材料层进行去除，以使得刻蚀后的材料层在半导体衬底上形成特定的图案，满足工艺的要求。金属刻蚀作为刻蚀工艺的一种，主要用于对半导体衬底上的金属层进行刻蚀，以在半导体衬底上形成特定图形的金属线。
金属互连结构，是半导体器件不可或缺的结构，随着半导体制造技术的发展，金属互连结构中金属线的线宽(Line)及其间距(Space)也不断缩小。在金属线线宽及间距做到极小的情况下，例如小于0.1μm时，金属线的刻蚀难以满足产品要求，蚀刻后金属线线宽变粗，金属线线间隔太小(如小于30nm)，容易产生金属线短路(Metal bridge)，严重时甚至引起金属互连失败。如何增强金属线的刻蚀效果以减少金属线短路现象的发生成为本领域技术人员亟待解决的问题。
发明内容
本发明提供一种金属线的制造方法，用于现有技术中金属线刻蚀过程中存在的金属线短路问题。
本发明提供一种金属线的制造方法，包括；
提供一金属层，于所述金属层上形成图案化的光刻胶层；
对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层；
以及，以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。
可选的，所述金属层包括依次重叠的第一金属阻挡层、金属铝层和第二金属阻挡层，其中，所述第二金属阻挡层较所述第一金属阻挡层更靠近所述底部抗反射层。
可选的，所述第一金属阻挡层和所述第二金属阻挡层均为Ti/TiN叠层。
可选的，所述底部抗反射层与所述金属层之间还形成有电介质抗反射层。
可选的，所述底部抗反射层为有机底部抗反射层或无机底部抗反射层，所述电介质抗反射层为SiO2层、SiON层或SiN层。
可选的，所述底部抗反射层的厚度介于30nm-60nm，所述电介质抗反射层的厚度介于20nm-50nm。
可选的，采用干法刻蚀对所述图案化的光刻胶层进行修剪。
可选的，所述干法蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于0.5～5，射频功率介于100～500瓦，偏置电压介于50～200伏。
可选的，所述底层抗反射层的刻蚀依次包括主蚀刻和过蚀刻。
可选的，所述主蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于1～5，射频功率介于100～500瓦，偏置电压介于200～500伏。
可选的，所述过蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于1～5，射频功率介于100～500瓦，偏置电压介于200～500伏。
综上所述，本发明提供一种金属线的制造方法，在金属层上形成底部抗反射层和图案化的光刻胶层，对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层，然后以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。本发明对图案化的光刻胶层进行修剪的同时刻蚀所述底部抗反射层，无需单独打开所述底部抗反射层，避免了底部抗反射层打开步骤对金属线线宽的影响，进而获得均匀线宽的金属线，有效避免了金属线短路的问题，提高了产品的良率。
附图说明
图1A至图1C为现有技术中金属线的制造方法对应的结构示意图；
图2本发明实施例提供的一种金属线制造方法的流程图；
图3A至图3E为本发明实施例提供的一种金属线制造方法对应的结构示意图。
附图标记：
10、100-衬底；11、101-金属层；11a、101a-第一金属阻挡层；11b、101b-金属铝层；11c、101c-第二金属阻挡层；12、102-电介质抗反射层；13、103-底部抗反射层；14、104-光刻胶层；14′、104′-图案化的光刻胶层。
具体实施方式
随着半导体器件变得越来越高集成化，半导体器件的尺寸得以减小，并且半导体器件的金属线的线宽(Line)及其间距(Space)也不断缩小。为了在高集成化的半导体器件中，实现精细金属图案，采用发出较短波长的光束的光源代替曝光工艺中的光源。例如，为了实现lmm和90nm或更小的精细图案，利用波长为248nm的氟化氮(KrF)准分子激光器或波长为93nm的氟化氢(ArF)准分子激光器作为曝光设备。另外，为了在曝光工艺期间提高金属图案的分辨率，通常，在光刻步骤中，在图案化的光刻胶层的下方提供底层抗反射涂层(Bottom Anti-Reflection Coating，BARC)层和/或电介质抗反射涂层(Dielectic Anti-Reflective Coating，DARC)层，以减少或防止曝光工艺期间的反射效应(其可能产生驻波)，例如，形成BARC层可抑制在曝光工艺期间由于正弦波和反射凹口(reflectivenotching)引起的背部衍射光(back diffracted light)的影响，进而获得稳定的图案化的光刻胶层。
图lA至图1C是一种采用BARC层来实现图案化金属线的示意图。如图1A所示，在半导体衬底10上形成用于金属线的金属层11，所述金属层11是由第一金属阻挡层11a、金属铝层11b以及第二金属阻挡层11c顺序形成的叠层。接着，在所述金属层11沉积电介质抗反射层(Dielectic Anti-Reflective Coating，DARC)12，然后，在DARC层12上形成BARC层13。之后，在BARC层13上涂覆光刻胶层14′，并使用金属线掩模执行曝光和显影，由此形成图案化的光刻胶层14，如图1B所示。然后，以图案化的光刻胶层14为蚀刻掩模，通过干法蚀刻，刻蚀去除部分BARC层13、DARC层12及金属层11，进而形成金属线，如图1C所示。其后，通过灰化工艺去除保留在BARC层13上保留的图案化的光刻胶层14。
上述金属线的形成过程中，打开BARC层13是必不可少的一道工序，该工序通常也成为BARC Open，所述的BARC Open过程就是使用刻蚀气体在BARC层13上刻蚀出一个“缺口”，由图1可见，所述BARC层13被打开后就会露出下面的DARC层12，BARC层13剩余的形状在进行接下来的刻蚀工艺中将起到掩模(Mask)的作用，也就是说，在该BARC层中存在的某些类型的缺陷可以转化为下面的各蚀刻层(比如金属层)中的特征中的类似缺陷。例如，这种缺陷可能是临界尺寸(CD)的缺陷。图案化的光刻胶层14通常限定期望的特征尺寸，如果，在蚀刻之后，BARC层13比光刻胶的开口更窄的话，那么下面的蚀刻层的最终CD可能也比期望的更窄。目前进行BARC Open的方法是使用HBr、O2和Cl2的混合气体对BARC层13进行一步干法刻蚀。在现有的工艺下，由于所述混合气体对BARC层13进行刻蚀时反应生成物，因此BARC层13的刻蚀不均匀，在BARC层13的底部开口较窄，使后续蚀刻后金属线线宽变粗，金属线线间隔太小(如小于30nm)，容易产生金属线短路(Metal bridge)，容易产生金属桥连(Metalbridge)缺陷，严重时甚至引起金属互连失败。
解决上述问题，本实施例提供一种金属线的制造方法，在金属层上形成底部抗反射层和图案化的光刻胶层，对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层，然后以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。本发明对图案化的光刻胶层进行修剪的同时刻蚀所述底部抗反射层，无需单独打开所述底部抗反射层，避免了底部抗反射层打开步骤对金属线线宽的影响，进而获得均匀线宽的金属线，有效避免了金属线短路的问题，提高了产品的良率。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2为本实施例提供的一种金属线的制造方法的流程图，如图2所示，本实施例提供的一金属线的制造方法，包括以下步骤：
S01：提供一金属层，于所述金属层上形成底部抗反射层；
S02：于所述底部抗反射层上形成图案化的光刻胶层；
S03：对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层；以及
S04：以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。
图3A至图3E为本实施例提供的一种金属线的制造方法相应步骤对应的结构示意图，以下将参考图2并结合图3A至图3E详细说明本实施例提供的金属线的制造方法。
首先，执行步骤S01，如图3A所示，提供一金属层101，所述金属层101可以是金属互连结构中的任意层金属层，即在制程中任意阶段的已形成的层间介质层上形成金属层，所述层间介质层内将形成通孔。本实施例中，所述金属层为底层金属层(M1)，即在衬底100上形成金属层101。所选用的衬底的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底还可以是这些半导体材料构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，以上为本领域技术人员所熟知的内容，不再一一举例。
所述金属层101可由铝(Al)、铜(Cu)、钻(Co)、钨(W)、铁(Ti)、镍(Ni)、铊(Ta)、氮化钛(TiN)、氮化铊(TaN)或氮化钨(WN)或其中的部分组合而形成。例如，采用溅射工艺、蒸镀工艺或化学气相沉积工艺于所述衬底100表面形成第一金属阻挡层101a、金属铝层101b以及第二金属阻挡层101c，以形成金属层101。即所述金属层101是由第一金属阻挡层101a、金属铝层101b以及第二金属阻挡层101c形成的叠层。通过层叠具有50nm厚度的钛(Ti)和具有49nm厚度的氮化钛(TiN)，分别形成第一金属阻挡层101a和第二金属阻挡层101c。所述金属铝层101b的厚度为120nm-200nm。例如为150nm、160nm、170nm。
在所述金属层101上依次形成电介质抗反射层(DARC)层102、底层抗反射涂层(BARC)103。所述电介质抗反射层102可以是由基于硅的氧化物、氮化硅或正硅酸乙醋(TEOS)的电介质材料制成的，例如所述电介质抗反射层102可以为SiO2层、SiON层或SiN层，所述电介质抗反射层102的厚度为30nm-60nm。所述底层抗反射涂层103可以是以有机物或无机物为基础的，而且通常是由与下层电介质抗反射层102不同的材料组成的。例如，所述底层抗反射涂层103为氮化钛层，其厚度为20nm-50nm。
接着，执行步骤S02，于所述底部抗反射层103上形成光刻胶层104′，图案化所述光刻胶层104′，形成图案化的光刻胶层104。首先，采用旋涂工艺于所述底部抗反射层103上形成光刻胶层104′，然后，依据所需金属线101的图形，采用曝光及显影工艺于图形化所述光刻胶层104′，形成图案化的光刻胶层104，如图3B所示。
接着，执行步骤S03，采用修剪工艺对所述图案化的光刻胶层104进行修剪，同时刻蚀去除部分底部抗反射层103。如图3C所示，虚线部分为修剪前的图案化的光刻胶层，实线部分为修剪后的图案化的光刻胶层，具体的，采用等离子蚀刻的方法对图案化的光刻胶层104进行修剪。例如，所述蚀刻采用Cl2和BCL3作为蚀刻气体，Cl2和BCL3的气体流量比介于0.5～5，射频功率为100～500瓦(W)，偏置电压为50～200伏(V)，例如50V、65V、100V、150V、200V等。所述蚀刻的时间需要综合考虑显影后检测的特征尺寸要求以及蚀刻后检测的特征尺寸要求。而蚀刻时采用的偏置电压的大小将影响修剪的效果。经实验证实，在蚀刻反应时，较高的偏置电压可以使得蚀刻气体离子轰击被蚀刻材料的方向更趋于垂直。
如图3D所示，在对所述图案化的光刻胶层104修剪后，对所述底部抗反射层103进行主蚀刻，所述主蚀刻采用干法蚀刻。例如，所述蚀刻采用Cl2和BCL3作为蚀刻气体，Cl2和BCL3的气体流量比介于1～5，射频功率为100～500瓦(W)，偏置电压为200～500伏(V)。在对所述底部抗反射层103进行主蚀刻后，继续对所述底部抗反射层103进行过蚀刻，所述过蚀刻采用干法蚀刻。例如，所述蚀刻采用Cl2和BCL3作为蚀刻气体，Cl2和BCL3的气体流量比介于1～5，射频功率为100～500瓦(W)，偏置电压为200～500伏(V)。经过上述步骤后，将光刻胶层104的图案化转移至电介质抗反射层102上。
从对所述图案化的光刻胶层104的修剪及对所述底部抗反射层103的主蚀刻、过蚀刻的说明可以看到，由于上述各个蚀刻过程均需采用偏置电压，且相应蚀刻所采用的蚀刻气体等蚀刻工艺参数均相似，因而上述各个蚀刻过程可在同一台蚀刻设备中进行，相当于将修剪图案化的光刻胶层104及对底部抗反射层103的蚀刻进行了整合，避免了在形成图案化的光刻胶层104后直接进行底部抗反射层的打开工艺(BARC Open)造成的金属线线宽不均匀，进而防止由金属线线宽不均匀引起的金属线短路问题。且将修剪图案化的光刻胶层104及对底部抗反射层103的蚀刻进行整合，相应的工艺效率也有了一定的提高。
另外，本发明的另一实施例中所述底部抗反射层103为有机抗反射层，所述有机底部抗反射层例如为FPI(fluorinated polyimide)、PAE(polyarylene ether、FLARE(fluorinatedpoly(arylethers))、BCB(benzocyclobutene)、非晶系碳(amorphouscarbon)、SILK、MSQ等有机介电材料，类似光刻胶的有机高分子聚合物，但不具有感光性，其形成方法例如是旋转涂布法。采用干法刻蚀对图案化的光刻胶层104进行修剪，在微缩图案化的光刻胶层104的同时，也对其下方的底部抗反射层103加以蚀刻移除，图案化底部抗反射层103。干法刻蚀中的刻蚀气体可以为Cl2和O2，也可以为HBr和O2等其他刻蚀气体。
本实施例中通过对图案化的光刻胶层104进行修剪，以微缩图案化的光刻胶层104，进而弥补金属线线宽及间距做到极小时获得精细光刻图案的不足。本实施例中采用对图案化的光刻胶层104的修剪和对底部抗反射层103的刻蚀整合到同一步骤进行，无需单独对底部抗反射层103进行刻蚀，进而避免BARK Open对后续形成的金属线线宽的影响。
接着，执行步骤S04，以修剪后的所述图案化的光刻胶层104为掩膜对所述金属层101进行刻蚀，以形成金属线。于所述金属层101中形成若干凹槽，所述凹槽将所述金属层101分割为若干金属线。具体的，经过步骤S03，在电介质抗反射层102上就形成了以蚀刻后的底层抗反射层103及其上的图案化的光刻胶层104构成的掩模，以所构成的掩模对金属层101进行蚀刻，于所述金属层101中形成若干凹槽，所述凹槽将所述金属层101分割为若干金属线。例如，以所述掩模依次对所述金属层101进行主蚀刻和过蚀刻，并采用灰化工艺等去除保留在底部抗反射层103上的图案化的光刻胶层104，就可形成所需的金属线。对所述金属层101的蚀刻可根据实际蚀刻厚度及时间的需要而采用现有合适的蚀刻方法，此处就不再对此过程进行详细说明。
形成金属线后的测量中发现：现有技术中，采用形成图案化的光刻胶层后，直接对底部抗反射层、电介质抗反射层及金属层进行一步刻蚀以形成金属线的方法，刻蚀后所述底部抗反射层的底部尺寸(bot CD)为140nm，最终刻蚀形成的金属线较粗，导致金属线间距(Space)较小(约30nm)。而本发明实施例中，对图案化的光刻胶层进行修剪后所述底部抗反射层的底部尺寸(bot CD)为90nm，刻蚀形成的金属线的线宽均匀，金属线间距(Space)为50nm。因此，该结果也就证实了上述说明中提及的：形成图案化的光刻胶层后，对图案化的光刻胶层修剪的同时刻蚀部分所述底部抗反射层，再以修剪后图案化的光刻胶层刻蚀电介质抗反射层及金属层以形成金属线的方案，可以有效减少金属线的线宽粗糙度，增大金属线间距，有效避免了金属线短路的问题。
综上所述，本发明提供一种金属线的制造方法，在金属层上形成底部抗反射层和图案化的光刻胶层，对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层，然后以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。本发明对图案化的光刻胶层进行修剪的同时刻蚀所述底部抗反射层，无需单独打开所述底部抗反射层，避免了底部抗反射层打开步骤对金属线线宽的影响，进而获得均匀线宽的金属线，有效避免了金属线短路的问题，提高了产品的良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种金属线的制造方法，其特征在于，包括；
提供一金属层，于所述金属层上形成底部抗反射层；
于所述底部抗反射层上形成图案化的光刻胶层；
对所述图案化的光刻胶层进行修剪，同时刻蚀去除部分底部抗反射层；以及
以修剪后的图案化的光刻胶层为掩膜对所述金属层进行刻蚀，以形成金属线。
2.根据权利要求1所述的金属线的制造方法，其特征在于，所述金属层包括依次重叠的第一金属阻挡层、金属铝层和第二金属阻挡层，其中，所述第二金属阻挡层较所述第一金属阻挡层更靠近所述底部抗反射层。
3.根据权利要求2所述的金属线的制造方法，其特征在于，所述第一金属阻挡层和所述第二金属阻挡层均为Ti/TiN叠层。
4.根据权利要求1所述的金属线的制造方法，其特征在于，所述底部抗反射层与所述金属层之间还形成有电介质抗反射层。
5.根据权利要求4所述的金属线的制造方法，其特征在于，所述底部抗反射层为有机底部抗反射层或无机底部抗反射层，所述电介质抗反射层为SiO2层、SiON层或SiN层。
6.根据权利要求5所述的金属线的制造方法，其特征在于，所述底部抗反射层的厚度介于30nm-60nm，所述电介质抗反射层的厚度介于20nm-50nm。
7.根据权利要求1所述的金属线的制造方法，其特征在于，采用干法刻蚀对所述图案化的光刻胶层进行修剪。
8.根据权利要求7所述的金属线的制造方法，其特征在于，所述干法蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于0.5～5，射频功率介于100～500瓦，偏置电压介于50～200伏。
9.根据权利要求1所述的金属线的制造方法，其特征在于，所述底层抗反射层的刻蚀依次包括主蚀刻和过蚀刻。
10.根据权利要求9所述的金属线的制造方法，其特征在于，所述主蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于1～5，射频功率介于100～500瓦，偏置电压介于200～500伏。
11.根据权利要求9所述的金属线的制造方法，其特征在于，所述过蚀刻采用的刻蚀气体包括Cl2和BCL3，Cl2和BCL3的气体流量比介于1～5，射频功率介于100～500瓦，偏置电压介于200～500伏。
CN201910210578.2A 2019-03-20 2019-03-20 金属线的制造方法 Pending CN109920758A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910210578.2A CN109920758A (zh) 2019-03-20 2019-03-20 金属线的制造方法
US16/592,000 US20200303252A1 (en) 2019-03-20 2019-10-03 Method of forming metal traces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910210578.2A CN109920758A (zh) 2019-03-20 2019-03-20 金属线的制造方法

Publications (1)

Publication Number Publication Date
CN109920758A true CN109920758A (zh) 2019-06-21

Family

ID=66965705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910210578.2A Pending CN109920758A (zh) 2019-03-20 2019-03-20 金属线的制造方法

Country Status (2)

Country Link
US (1) US20200303252A1 (zh)
CN (1) CN109920758A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005386B1 (en) * 2003-09-05 2006-02-28 Advanced Micro Devices, Inc. Method for reducing resist height erosion in a gate etch process
CN1985363A (zh) * 2004-09-17 2007-06-20 株式会社瑞萨科技 半导体器件的制造方法
CN101266913A (zh) * 2007-03-12 2008-09-17 旺宏电子股份有限公司 增进图案均匀度的方法
CN101779277A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 具有arl蚀刻的掩模修整

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005386B1 (en) * 2003-09-05 2006-02-28 Advanced Micro Devices, Inc. Method for reducing resist height erosion in a gate etch process
CN1985363A (zh) * 2004-09-17 2007-06-20 株式会社瑞萨科技 半导体器件的制造方法
CN101266913A (zh) * 2007-03-12 2008-09-17 旺宏电子股份有限公司 增进图案均匀度的方法
CN101779277A (zh) * 2007-08-20 2010-07-14 朗姆研究公司 具有arl蚀刻的掩模修整

Also Published As

Publication number Publication date
US20200303252A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
US11183392B2 (en) Method for manufacturing semiconductor devices and structures thereof
US8916472B2 (en) Interconnect formation using a sidewall mask layer
CN109786236B (zh) 蚀刻和由此形成的结构
US9508560B1 (en) SiARC removal with plasma etch and fluorinated wet chemical solution combination
US8222140B2 (en) Pitch division patterning techniques
US11081642B2 (en) MTJ CD variation by HM trimming
US11088018B2 (en) Method of forming contacts in a semiconductor device
US9589832B2 (en) Maintaining mask integrity to form openings in wafers
CN110957211B (zh) 形成半导体器件的方法
KR20030025174A (ko) Ｎ₂플라즈마기체 및 ｎ₂/ｈ₂플라즈마기체의 두 단계에싱과정을 포함한 반도체장치 제조방법
CN109920758A (zh) 金属线的制造方法
US11373880B2 (en) Creating different width lines and spaces in a metal layer
US20040166691A1 (en) Method of etching a metal line
US6248252B1 (en) Method of fabricating sub-micron metal lines
CN109804463A (zh) 用于形成双镶嵌互连结构的方法
US8476160B2 (en) Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall
US10998225B2 (en) Semiconductor device and method of forming the same
CN106033719B (zh) 半导体结构的形成方法
KR20220156881A (ko) 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법
CN106298635B (zh) 半导体器件的制造方法
US11804378B2 (en) Surface conversion in chemical mechanical polishing
US20230061485A1 (en) Method of Forming A Semiconductor Device
US7208420B1 (en) Method for selectively etching an aluminum containing layer
Chen et al. Recessive self-aligned double patterning with gap-fill technology
TW594871B (en) Method of etching a metal line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190621