CN101441996B - 硬掩膜层的形成方法及刻蚀方法 - Google Patents

Abstract

本发明公开了一种硬掩膜层的形成方法，包括步骤：提供衬底；在所述衬底上形成初始硬掩膜层；对所述初始硬掩膜层进行等离子体处理，形成硬掩膜层。本发明还对应公开了应用该硬掩膜层进行刻蚀的方法。采用本发明的硬掩膜层的形成方法及刻蚀方法，不仅可以形成质量较好的光刻图形，提高刻蚀的质量。还可以提高光刻或刻蚀后图形关键尺寸的一致性。

Description

硬掩膜层的形成方法及刻蚀方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种硬掩膜层的形成方法及刻蚀方法。

背景技术

半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。

以硬掩膜技术为例，当半导体工艺进入90nm以后，因光刻尺寸越来越小，常需要在晶片表面形成硬掩膜层配合光刻胶形成掩膜图形。

图1至图4为说明现有技术中利用硬掩膜形成刻蚀图形的示意图。其中，图1为现有技术中形成硬掩膜后的器件剖面示意图，如图1所示，在衬底101上形成了待刻蚀层102，在待刻蚀层102上形成了硬掩膜层103。

该硬掩膜层103通常为利用化学气相沉积方法在低温下形成的氧化硅层(LTO，Low Temperature Oxide)，通常较为疏松，且表面也较为粗糙。

图2为现有技术中形成光刻胶图形后的器件剖面示意图，如图2所示，利用旋涂的方式在硬掩膜层103上覆盖一层光刻胶104，并利用光刻技术在光刻胶内形成刻蚀图形。但是，如图中110所示，由于晶片表面的硬掩膜层103较为疏松、粗糙，光刻显影时显影液易向该硬掩膜层103内发生不均匀地扩散，导致光刻胶在显影时发生不正常，显影后得到的光刻图形易出现足部(footing)110现象。

图3为现有技术中形成硬掩膜图形后的器件剖面示意图，如图3所示，利用光刻胶104形成的刻蚀图形为掩膜，对硬掩膜层103进行刻蚀，以将该刻蚀图形转移至硬掩膜层103中。由于光刻胶104内出现了足部110现象，在硬掩膜层103内形成的图形120也会随之出现形状不规则、侧壁垂直度不佳的现象。

图4为现有技术中形成刻蚀图形后的器件剖面示意图，如图4所示，以光刻胶104及硬掩膜层103内形成的图形为掩膜，对待刻蚀层102进行刻蚀，在待刻蚀层102内形成刻蚀图形130。同样地，由于掩膜的图形质量不佳，以其为掩膜在该待刻蚀层102内形成的刻蚀图形130也会出现形状不规则，侧壁垂直度不佳的现象。从显微镜下观察晶片表面，表现为形成的刻蚀图形边缘不清晰。

当晶片表面硬掩膜层较为疏松、粗糙时，不仅会出现上述光刻图形异常，进而导致刻蚀图形质量不佳的现象，还会影响到光刻可以达到的关键尺寸(CD，Critical Dimension)，以及最终得到的光刻、刻蚀图形的关键尺寸的一致性。尤其对于小尺寸的器件，器件的性能，如击穿电压特性(VBD，Voltage Break Down)，也会受到明显的影响。

为解决刻蚀过程中刻蚀图形关键尺寸出现偏差的问题，于2005年1月19日授权的公告号为CN1185548C的中国专利采用了一种厚度较大的氮氧化硅层作为硬掩膜层，使待刻蚀层表面的反射光被完全吸收，改善了因硬掩膜层表面粗糙而导致的关键尺寸不一致的现象。但因硬掩膜层疏松而导致的光刻图形质量不佳的问题仍然存在。另外，厚氮氧化硅层在去除时较为不易，该方法对器件性能的改善有限。

发明内容

本发明提供一种硬掩膜层的形成方法及刻蚀方法，以改善现有的刻蚀技术中因硬掩膜层疏松、粗糙而导致的刻蚀图形质量不佳的现象。

本发明提供的一种硬掩膜层的形成方法，包括步骤：

提供衬底；

在所述衬底上形成初始硬掩膜层；

对所述初始硬掩膜层进行等离子体处理，形成硬掩膜层。

可选地，所述初始硬掩膜层包括低温氧化硅层。

可选地，所述等离子体处理包括氧气等离子体处理。

优选地，所述氧气的流量在100至300sccm之间。

优选地，所述等离子体处理的时间在10至60秒之间，所述等离子体处理的功率在500至1000W之间，所述等离子体处理的压力在5至10mTorr之间。

本发明具有相同或相应技术特征的一种刻蚀方法，包括步骤：

提供衬底，且所述衬底上已形成待刻蚀层；

在所述待刻蚀层上形成初始硬掩膜层；

对所述初始硬掩膜层进行等离子体处理，形成硬掩膜层；

利用光刻胶在所述硬掩膜层上形成光刻图形；

以所述光刻图形为掩膜去除曝露在外的所述硬掩膜层；

以所述光刻图形及所述硬掩膜层为掩膜去除曝露在外的所述待刻蚀层。

可选地，所述初始硬掩膜层包括低温氧化硅层。

可选地，所述等离子体处理包括氧气等离子体处理。

优选地，所述氧气的流量在100至300sccm之间。

优选地，所述等离子体处理的时间在10至60秒之间；所述等离子体处理的功率在500至1000W之间；所述等离子体处理的压力在5至10mTorr之间。

可选地，所述待刻蚀层包括黑钻石材料层。

与现有技术相比，本发明具有以下优点：

本发明的硬掩膜层的形成方法及刻蚀方法，在待刻蚀层上形成初始硬掩膜层后，利用等离子体对其进行了灰化处理，形成新的硬掩膜层，该硬掩膜层的材质变得更加致密化，表面变得更加平坦。一方面在光刻时显影液不易向其内扩散，另一方面曝光光线在其上的反射率也发生了改变，结果形成了质量较好的光刻图形，进而也提高了刻蚀的质量。

采用本发明的硬掩膜层的形成方法及刻蚀方法后，还提高了刻蚀图形侧壁的垂直度，进一步改善了器件的性能。

采用本发明的硬掩膜层的形成方法及刻蚀方法后，还提高了光刻或刻蚀后图形关键尺寸的一致性。

附图说明

图1为现有技术中形成硬掩膜后的器件剖面示意图；

图2为现有技术中形成光刻胶图形后的器件剖面示意图；

图3为现有技术中形成硬掩膜图形后的器件剖面示意图；

图4为现有技术中形成刻蚀图形后的器件剖面示意图；

图5为本发明第一实施例的硬掩膜层形成方法的流程图；

图6为本发明第一实施例中形成初始硬掩膜层后的器件剖面示意图；

图7为本发明第一实施例中对初始硬掩膜层进行等离子处理后的器件剖面示意图；

图8为本发明第二实施例的刻蚀方法的流程图；

图9为本发明第二实施例中衬底的剖面示意图；

图10为本发明第二实施例中形成初始硬掩膜层后的器件剖面示意图；

图11为本发明第二实施例中对初始硬掩膜层进行等离子处理后的器件剖面示意图；

图12为本发明第二实施例中形成光刻图形后的器件剖面示意图；

图13为本发明第二实施例中在硬掩膜层内形成图形后的器件剖面示意图；

图14为本发明第二实施例中形成刻蚀图形后的器件剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。

随着器件尺寸的缩小、集成度的提高，对半导体制造工艺提出了更高的要求，原本在大尺寸下可以满足要求的工艺也会出现一些新的问题，需要对其进行改进。

本发明通过对硬掩膜层及刻蚀方法的改进，提高了小尺寸下光刻及刻蚀的质量，并扩大了光刻时的工艺窗口。

第一实施例：

本实施例介绍了一种新的硬掩膜层的形成方法，图5为本发明第一实施例的硬掩膜层形成方法的流程图，图6至图7为说明本发明第一实施例的器件剖面图，下面结合图5至图7对本发明的第一实施例进行详细说明。

步骤501：提供衬底。

该衬底可以为已形成金属氧化物半导体晶体管的衬底，也可以为已形成底层金属连线结构的衬底。通常其表面已具有待刻蚀层。

步骤502：在衬底上形成初始硬掩膜层。

图6为本发明第一实施例中形成初始硬掩膜层后的器件剖面示意图，如图6所示，在本实施例中所提供的衬底601(图中未示出衬底内的具体结构)上形成了初始硬掩膜层602。其厚度通常可以设置在300至1000

之间，如为500

。

本实施例中，为了不增加器件生产的热预算，该初始硬掩膜层为利用化学气相沉积方法在低温下形成的氧化硅层(LTO)。由于在低温下生成，该初始硬掩膜层602通常较为疏松，表面也较为粗糙。

在利用光刻技术在其上定义刻蚀图形时，一方面显影液易向该初始硬掩膜层602内发生不均匀地扩散，导致光刻胶在显影时出现异常，在图形底部出现足部现象；另一方面曝光光线易发生光栅渗透，使光刻胶图形的侧壁形状不佳。

为此，本实施例中，在进行光刻前，先利用等离子体对该初始硬掩膜层602进行了处理。

步骤503：对所述初始硬掩膜层进行等离子体处理。

图7为本发明第一实施例中对初始硬掩膜层进行等离子处理后的器件剖面示意图，如图7所示，在对初始硬掩膜层602进行处理后，形成了新的硬掩膜层(其表层603变得致密，表面的粗糙度也有所改善)。

本实施例中，本步等离子体处理的具体工艺条件为：通入流量在100至300sccm，如为200sccm的氧气作为等离子体气体；将射频功率设置在500至1000W之间，如为750W；令腔室内的压力保持在5至10mTorr之间，如为8mTorr；在室温下对该初始硬掩膜层进行10至60秒的等离子体处理，具体处理时间可以为20秒、30秒或40秒等。

上述工艺条件经过了大量实验优化：如，若等离子处理时间短，处理效果会不明显，若处理时间过长，则可能会损伤LTO表面，导致其它问题的产生。再如，选择在室温下进行处理，可以防止因增加本步等离子体处理而导致器件热预算增加，对维持器件具有良好的性能有利。

在上述工艺条件下对LTO进行等离子体处理，不仅可以有效改善LTO(或LTO表层)的致密性、平滑度，而且不会损伤LTO，对后续工艺及器件性能均没有明显的影响。

形成的新的硬掩膜层具有以下几个方面的优点：

1、在该硬掩膜层上利用光刻定义图形时，可以避免因硬掩膜层疏松、粗糙而导致的光刻图形质量不佳的问题(如足部问题、侧壁垂直度不佳问题等)，得到形状较为规则、侧壁垂直度较好的光刻图形。显微镜下观察发现光刻图形的边缘更为清晰。

2、采用本实施例中的硬掩膜层的形成方法后，用于在其上形成光刻图形的光刻工艺的工艺窗口可以适当放宽。

光刻工艺窗口的大小通常可以通过在曝光时允许的焦深(DOF)及曝光能量的范围来衡量，其允许的范围越大，说明光刻的工艺窗口越大，工艺难度越低。

本实施例中，在对初始硬掩膜层进行等离子体处理前，当焦深变化达-0.38时，所适用的曝光能量的范围仅在32.7至34.3之间；而在对初始硬掩膜层进行等离子体处理后，当焦深变化达-0.38时，其所适用的曝光能量的范围可达31.1至34.3之间，光刻的工艺窗口得到了明显的扩展，这降低了光刻的工艺难度。

3、采用本实施例中的硬掩膜层的形成方法后，器件关键尺寸的一致性有所提高。表1说明了不同的等离子处理时间下器件关键尺寸的分散度。

表1  不同的等离子处理时间下器件关键尺寸的分散度

等离子体处理时间	高密集度器件(μm)	孤立器件(μm)	测试区(μm)
				0s	0.0063	0.0070	0.0096
25s	0.0042	0.0044	0.0029
				35s	0.0033	0.0039	0.0066
45s	0.0024	0.0036	0.0035

如表1所示，与硬掩膜层未进行过等离子处理的器件相比，硬掩膜层进行过氧气等离子体处理的各类器件(包括高密集度器件、孤立器件或用于测试用的检测区)的关键尺寸的分散度都降低了4nm左右，证实器件的关键尺寸的一致性有所提高。

本实施例中，所用的等离子体处理可以在专用的灰化(ashing)设备中完成，也可以利用其它具有等离子体处理功能的设备完成，如等离子体刻蚀设备、等离子体沉积设备等。

本实施例中，所用的等离子气体为氧气，在本发明的其它实施例中，还可以利用其它的气体进行硬掩膜层的等离子体处理，如氧气与氮气或氧气与氩气的混合气体等。

本实施例中，所用的初始硬掩膜层为LTO层，在本发明的其它实施例中，还可以是由其它材料形成的初始硬掩膜层，如氮氧化硅层等。

第二实施例：

本实施例介绍了一种应用硬掩膜层的刻蚀方法，图8为本发明第二实施例的刻蚀方法的流程图，图9至图14为说明本发明第二实施例的器件剖面图，下面结合图8至图14对本发明的第二实施例进行详细说明。

步骤801：提供衬底，且所述衬底上已形成待刻蚀层。

该衬底可以为已形成金属氧化物半导体晶体管的衬底，也可以为已形成底层金属连线结构的衬底。

本实施例中的刻蚀方法应用了硬掩膜层来辅助光刻胶对刻蚀图形进行保护定义。在形成硬掩膜层前，通常其表面已形成待刻蚀层，本实施例中的待刻蚀层为黑钻石(BD，Black Diamond)材料层。在本发明的其它实施例中，还可以采用其它材料层作为待刻蚀层，如掺氟的氧化硅层等。

图9为本发明第二实施例中衬底的剖面示意图，如图9所示，在衬底901上已形成了待刻蚀层902(图中未示出衬底内的其它具体结构)。

为了确保刻蚀该待刻蚀层902时能较为均匀、一致，还可以在该待刻蚀层902下先形成一层刻蚀停止层，其的刻蚀速率要明显低于待刻蚀层。

步骤802：在所述待刻蚀层上形成初始硬掩膜层。

图10为本发明第二实施例中形成初始硬掩膜层后的器件剖面示意图，如图10所示，在待刻蚀层902上上形成了初始硬掩膜层903。其厚度通常可以设置在300至1000

之间，如为500

。

本实施例中，在形成初始硬掩膜层前已在衬底内进行了掺杂等对温度敏感的操作，需要对严格控制后续生产中的热预算。为此，形成该初始硬掩膜层时通常是利用化学气相沉积方法在低温下形成氧化硅层(LTO)。在低温下生成的该初始硬掩膜层903通常较为疏松，表面也较为粗糙。

该低温下生成的初始硬掩膜层会影响到后续的光刻图形的质量，对于小尺寸器件而言，还会因此而影响到器件的性能。为此，本实施例中，在利用光刻技术定义刻蚀图形前，先利用等离子体对该初始硬掩膜层903进行了处理，以令其变得更为致密化、更为平滑。

步骤803：对所述初始硬掩膜层进行等离子体处理。

图11为本发明第二实施例中对初始硬掩膜层进行等离子处理后的器件剖面示意图，如图11所示，在对初始硬掩膜层903进行处理后，其表层904变得致密，表面的粗糙度也有所改善。

本实施例中，本步等离子体处理的具体工艺条件为：通入流量在100至300sccm，如为200sccm的氧气作为等离子体气体；将射频功率设置在500至1000W之间，如为750W；令腔室内的压力保持在5至10mTorr之间，如为8mTorr；在室温下对该初始硬掩膜层进行10至60秒的等离子体处理，具体处理时间可以为20秒、30秒或40秒等。

大量实验证实，在上述工艺条件下，不仅可以有效改善LTO(或LTO表层)的致密性、平滑度，而且不会损伤LTO，对后续工艺及器件性能均没有明显的影响。

步骤804：利用光刻胶在所述等离子体处理后的硬掩膜层上形成光刻图形。

图12为本发明第二实施例中形成光刻图形后的器件剖面示意图，如图12所示，由于此时形成的硬掩膜层的表层904较为致密、平滑，其表面的反射率会有所改变，显影液也不易扩散至其内，光刻后，在其上可以得到形状较为规则、侧壁垂直度较好的光刻图形905，不会再出现图2中所示的具有足部现象的光刻图形。

步骤805：以所述光刻图形为掩膜去除曝露在外的所述硬掩膜层。

图13为本发明第二实施例中在硬掩膜层内形成图形后的器件剖面示意图，如图13所示，由于光刻图形905的形成质量较好，以其为掩膜在硬掩膜层903内形成的图形的质量也较为规则。

步骤806：以所述光刻图形及所述硬掩膜层为掩膜去除曝露在外的所述待刻蚀层。

图14为本发明第二实施例中形成刻蚀图形后的器件剖面示意图，如图14所示，以光刻胶图形905与硬掩膜层一起作为掩膜，对待刻蚀层902进行刻蚀。由于采用本实施例的上述方法对硬掩膜层进行处理后，光刻图形905与硬掩膜层903内形成的图形的质量有所改善，在待刻蚀层902内形成的刻蚀图形的质量也有了明显的提高。

采用本实施例的刻蚀方法进行刻蚀，可以避免上述因硬掩膜层疏松、粗糙而导致的光刻图形质量不佳的问题(如足部问题、侧壁垂直度不佳问题等)，得到形状较为规则、侧壁垂直度较好的刻蚀图形。显微镜下观察发现刻蚀图形的边缘更为清晰。

采用本实施例中的硬掩膜层的形成方法后，用于在其上形成光刻图形的光刻工艺的工艺窗口可以适当放宽，降低了光刻工艺的难度。

采用本实施例中的硬掩膜层的形成方法后，器件关键尺寸的一致性有所提高，器件的性能(如VBD性能)有所改善

本实施例中，所用的等离子体处理可以在专用的灰化(ashing)设备中完成，也可以利用其它具有等离子体处理功能的设备完成，如等离子体刻蚀设备、等离子体沉积设备等。

本实施例中，所用的等离子气体为氧气，在本发明的其它实施例中，还可以利用其它的气体进行硬掩膜层的等离子体处理，如氧气与氮气或氧气与氩气的混合气体等。

本实施例中，所用的初始硬掩膜层为LTO层，在本发明的其它实施例中，还可以是由其它材料形成的初始硬掩膜层，如氮氧化硅层等。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (2)

1.一种刻蚀方法，其通过形成新的硬掩膜层来提高后续刻蚀的质量，其特征在于，包括步骤：

提供衬底，且所述衬底上已形成刻蚀停止层、待刻蚀层；

在所述待刻蚀层上形成初始硬掩膜层，所述初始硬掩膜层包括低温氧化硅层；

对所述初始硬掩膜层进行等离子体处理，形成致密、平滑的硬掩膜层，其中，所述等离子体处理的具体条件为：氧气的流量在100至300sccm之间，射频功率在500至1000W之间，压力在5至10mTorr之间，处理时间在10至60秒之间；

利用光刻胶在所述硬掩膜层上形成光刻图形；

以所述光刻图形为掩膜去除曝露在外的所述硬掩膜层；

以所述光刻图形及所述硬掩膜层为掩膜去除曝露在外的所述待刻蚀层。

2.如权利要求1所述的刻蚀方法，其特征在于：所述待刻蚀层包括黑钻石材料层。

Images