JP2021082828A - 基板の表面の金属汚染物を減少させるための方法 - Google Patents

基板の表面の金属汚染物を減少させるための方法 Download PDF

Info

Publication number
JP2021082828A
JP2021082828A JP2021013447A JP2021013447A JP2021082828A JP 2021082828 A JP2021082828 A JP 2021082828A JP 2021013447 A JP2021013447 A JP 2021013447A JP 2021013447 A JP2021013447 A JP 2021013447A JP 2021082828 A JP2021082828 A JP 2021082828A
Authority
JP
Japan
Prior art keywords
substrate
plasma
metal contaminants
bonding
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021013447A
Other languages
English (en)
Other versions
JP7160469B2 (ja
Inventor
バルジュ ティエリ
Thierry Barge
バルジュ ティエリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2021082828A publication Critical patent/JP2021082828A/ja
Application granted granted Critical
Publication of JP7160469B2 publication Critical patent/JP7160469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning In General (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】基板の表面の金属汚染物を減少させるための新規な方法を提供する。【解決手段】本発明は、イオン照射による基板の表面のプラズマ処理を含む、基板の表面の金属汚染物を減少させるための方法であって、供給されたガスのプラズマが生成され、プラズマ中のイオンの照射エネルギーが高周波電磁場によって制御される、方法に関する。イオンの照射エネルギーは、金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つイオンの照射エネルギーは、基板表面の表面品質劣化を防止するための第２のしきい値よりも小さい。【選択図】 図１

Description

本発明は、基板の表面の金属汚染物を減少させるための方法に関する。これらの基板は、マイクロエレクトロニクス、マイクロメカニクス、フォトニクス及びＬＥＤデバイスの分野において特に使用されている。
半導体デバイス処理における難題の１つは、基板表面の金属汚染物の問題である。半導体デバイスは、基板の表面又は基板の内部に存在する微量の金属に極めて敏感である。これらの金属種は、能動層の電気的性能を劣化させることがよく知られている。シリコン基板産業は、非常に成熟しており、主要な供給者は、（表面においては及びバルク内では）金属汚染物のレベルが非常に低い材料を提供することが可能である。半導体産業において広い用途を有する最も重要な金属酸化物の１つであるサファイア（Ａｌ２Ｏ３単結晶）は、数年前から改善しているとしても成熟度は低い。特に、サファイアウェハは、シリコンオンサファイア（以降「ＳＯＳ」と呼ぶ）製造用に使用されているが、ＬＥＤデバイス用のＩＩＩ族窒化物膜の堆積用の基板としても使用されている。サファイアウェハは、製造上の成熟度が低いため、基板準備の様々なステップで並びにポリシング、保管及び特性評価のような取り扱いプロセスにおいて汚染されることがあり得る。半導体デバイス用に使用されるサファイア基板の表面上には、通常、大量の金属汚染物が見つかり得る。金属汚染物は、主にＴｉ、Ｆｅ及びＮｉ元素を含み、これらの元素は、通常、サファイア表面をポリシングするために使用するスラリ中に存在する。
ＳＯＳ基板の製造プロセスでは、薄い能動シリコン層が、サファイア基板上に成長される又は移転される。ＳＯＳ基板の製造プロセス中又はプロセス後に実行される高温熱処理は、サファイア基板の表面からシリコン層に向かう金属種の移動をトリガし、したがってＳＯＳ基板を電子デバイスの製造には不向きにさせている。特に、シリコン中の鉄の拡散速度は大きく、シリコン中の鉄の溶解度は非常に小さい。多大な鉄汚染物の条件下では、鉄シリサイド析出物が、薄い能動シリコン層内に生成することがあり、シリコン層の電気的完全性を劣化させることがある。
ＲＣＡ洗浄シーケンスは、シリコン表面を洗浄するための標準的な方法である。しかしながら、サファイア基板は、シリコンよりもさらに化学的に不活性であり、サファイア基板の表面をエッチングし、金属汚染物を溶解させるためにはさらに強烈な化学処理を必要としている。
特許ＣＮ１０２２１８４１０は、アンモニア過酸化水素水混合液、硫酸過酸化水素水混合液、及びＨＦ混合液を含むアルカリ性溶液及び酸性溶液に基づく連続的なウェット処理を含み、ポリシングしたサファイア基板の表面を洗浄するための方法を詳細に報告している。この特許は、有機化合物及び無機化合物並びに金属イオンが効果的に除去され得ることを教示している。
ＣＮ１０３５３７４５３では、発明は、粒子、金属イオン及び有機化合物を除去することができる超音波槽に基づいて、ポリシングしたサファイア基板を洗浄するための方法に関する。
ＣＮ１０１９１２８５５では、発明は、中性溶媒から調合した水ポリシング溶液に関する。アルカリ性ポリシングが終わった直後に上記の溶液を用いて水ポリシングを実行することによって、残留するＣＭＰポリシング溶液が、洗い流されることが可能であり、容易に洗浄される物質が吸着することがあり、表面張力が急速に低下することがあり、したがって清浄なポリシングした表面が得られる。
もう１つの文書では、Ｄａｎ Ｚｈａｎｇ及びＹａｎｇ Ｇａｎは、サファイア単結晶基板に適用されるウェット及びドライ洗浄プロセスの全体的な再調査を行っている（「Ｒｅｃｅｎｔ ｐｒｏｇｒｅｓｓ ｏｎ ｃｒｉｔｉｃａｌ ｃｌｅａｎｉｎｇ ｏｆ ｓａｐｐｈｉｒｅ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｓｕｂｓｔｒａｔｅｓ： ａ ｍｉｎｉ−ｒｅｖｉｅｗ」−Ｒｅｃｅｎｔ Ｐａｔｅｎｔｓ ｏｎ Ｃｈｅｍｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ， ２０１３， ６、１６１〜１６６ページ）。様々な洗浄プロセスの中で、彼らは、有機汚染物の薄層を除去できるが大部分の無機汚染物が影響を受けずに残る、特にＵＶ及びプラズマ照射を再調査している。彼らは、このタイプの処理の後の表面モホロジの変化も記している。
金属汚染物元素は、表面のところ並びに、例えば深さ０．５〜１．５ｎｍ及び可能性として深さ５ｎｍまでの基板の表面下に位置することがあり得る。これが、普通には基板の表面とだけ反応するウェット処理が十分に効果的ではなく、電子デバイスの製造のための特定の要求を満足しないという理由である。加えて、サファイアなどの、化学薬品への反応性に乏しい基板に関して、ウェット処理は、金属汚染物元素の化学結合に依存して、基板の表面においてさえすべての金属汚染物元素を溶解するためには不十分である。
化学機械ポリシングは、表面下の汚染された層を最終的には除去することが可能であるが、スラリ汚染残留物及び表面近くでのこれらのわずかな拡散を防止することが困難なままであり、金属汚染物残留レベルは、目標とする特定の要求にはほとんど達し得ない。
或いは、リン酸（Ｈ３ＰＯ４）化学作用に基づき且つ高温（１００℃以上）で実行されるウェット洗浄ステップは、表面のところの及び表面下近くの金属汚染物を除去するために効果的であり得る、それにもかかわらず、このタイプの溶液は、このような高温における安全性及び槽ヒータ素子の信頼性のために産業インフラに実装することが困難である。その上、表面におけるリンの残留汚染物が観察されてきており、リンはシリコンに対するドーパントであり、目的とする電子機器用途にとって適切ではない。
既存のウェット又はドライ化学エッチ溶液は、いずれか、化学的反応性に乏しい基板（サファイアなど）の表面における金属汚染物を除去するためには不十分である、又は効果的であるときには、少なくとも部分的にこれらのエッチ溶液は基板表面を劣化させる（表面局所ピッティング、粗さの増加）ことがあり、その結果、これらのエッチ溶液のさらなる使用が危ぶまれることがある。
そのため、本発明の第１の技術的目的は、より効果的な金属汚染物洗浄方法を開発することである。
本発明のもう１つの技術的目的は、別の表面上への直接分子接着に適合させるために表面劣化を限定する方法を提供することである。
本発明は、イオン照射による基板の表面のプラズマ処理を含む、基板の表面の金属汚染物を減少させるための方法であって、供給されたガスのプラズマが生成され、プラズマ中のイオンの照射エネルギーが高周波電磁場によって制御される、方法に関する。イオンの照射エネルギーは、金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つイオンの照射エネルギーは、基板表面の表面品質劣化を防止するための第２のしきい値よりも小さい。
本発明は、特に粗さ及び欠陥率に関して、表面品質を劣化させずに基板表面の金属汚染物を除去することを目的としている。
本発明の様々な有利な特性によれば、個々に又は一緒に組み合わせて利用して、
本発明は、金属汚染物を２Ｅ＋１０ａｔｏｍｓ／ｃｍ２未満まで減少させることを可能にし、
金属汚染物は、Ｔｉ及び／又はＮｉ及び／又はＦｅ元素を含み、
基板は、５よりも大きい硬度（モース硬度スケール）、そして７よりも大きいことが好ましい硬度を有し、
基板は、絶縁体、例えば、サファイアであり、
基板は、半導体、例えば、シリコンである。
発明の好ましい実施形態によれば、
供給されたガスは、少なくとも１種類の希ガス、好ましくはアルゴンを含み、
高周波電磁場は、０．８ワット／ｃｍ２と４ワット／ｃｍ２との間、好ましくは２ワット／ｃｍ２と３ワット／ｃｍ２との間のパワー密度を与え、
供給されたガスは、３０ミリトールと１２０ミリトールとの間のガス圧を有し、
供給されたガスは、７５ｓｃｃｍのガス流で配送され、
プラズマ処理は、１０〜６０秒間続く。
本発明は、ウェハボンディングによって、プラズマ処理したサファイア基板表面とシリコン基板などの半導体基板表面との間にボンディングを形成するためのボンディングプロセスであって、サファイア基板表面の金属汚染物が、イオン照射を用いたプラズマ処理によって減少され、供給されたガスのプラズマが生成され、且つプラズマ中のイオンの照射エネルギーが、高周波電磁場によって制御される、ボンディングプロセスにも関する。イオンの照射エネルギーは、金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つイオンの照射エネルギーは、上記基板の上記表面の表面品質劣化を防止するための第２のしきい値よりも小さい。
有利な実施形態では、ボンディングプロセスは、プラズマ処理したサファイア基板表面と半導体基板表面との間のボンディング強度を増加させるための熱処理ステップを含む。
本発明は、プラズマ処理したサファイア基板表面及び半導体基板表面を含む基板であって、ボンディングが、これら２つの表面間のウェハボンディングによって形成されており、サファイア基板表面の金属汚染物が、イオン照射のプラズマ処理によって減少されており、供給されたガスのプラズマが生成されており、且つプラズマ中のイオンの照射エネルギーが、高周波電磁場によって制御されている、基板にも関する。イオンの照射エネルギーは、金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つイオンの照射エネルギーは、上記基板の上記表面の表面品質劣化を防止するための第２のしきい値よりも小さい。
本発明による実施形態を含む、初期及び様々な洗浄処理後のサファイア基板の表面における金属汚染物のレベルを描いている。３つの異なる元素（Ｆｅ、Ｎｉ、Ｔｉ）の金属汚染物レベルが、平方センチメートル当たりの原子で示されている。 様々な洗浄処理後のサファイア基板表面の粗さを描いている。粗さは、様々なスキャン領域、２μｍｘ２μｍ、１０μｍｘ１０μｍ及び４０μｍｘ４０μｍについて原子間力顕微鏡（ＡＦＭ）によって測定されている。図は、ＲＭＳ（「二乗平均平方根」）粗さ値を示している。
本発明は、イオン照射による基板の表面のプラズマ処理を含む、基板の表面の金属汚染物を減少させるための方法に関し、ここでは、供給されたガスのプラズマが生成され、プラズマ中のイオンの照射エネルギーが、高周波（ＲＦ）電磁場によって制御される。イオンの照射エネルギーは、金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つイオンの照射エネルギーは、基板表面の表面品質劣化を防止するための第２のしきい値よりも小さい。
好ましい実施形態では、プラズマは、少なくとも１種類の希ガスから生成される。具体的な実施形態では、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの中から選択した純粋な希ガスが使用される。異なる希ガスの混合物も、妥当な結果を与える。希ガスの選択は、副生成物の生成及び塩素汚染物を避けるために、塩素及び塩化ホウ素のような反応性ガスなどの他のガスが好ましい。
１つ又は複数の希ガスを水素ガスと混合することも可能である。
プラズマは、７５ｓｃｃｍの制御された流れで且つ３０ミリトールと１２０ミリトールとの間の圧力での処理中にプラズマ室内にガスを配送することによってプラズマ室内で形成されることが好ましい。圧力は、プラズマ室に接続された真空ポンプによって制御される。
プラズマ中のイオンの照射エネルギーは、ＲＦ出力に主に依存する。プラズマ室内の高周波電磁場は、１５０ｍｍウェハに対して、基板表面上でのイオンの照射エネルギーを制御するために、２００ワットと１０００ワットとの間の出力で設定される。これは、０．８付近〜４ワット／ｃｍ２の範囲にわたるパワー密度に対応する。パワー密度は、１．５〜４ワット／ｃｍ２の範囲にわたることが有利である。
一様で安定な結果を得るために、プラズマ処理は、１０秒〜６０秒行われる。
上記のパラメータによるプラズマ処理は、基板から表面及び表面下の金属汚染物を除去するために、並びに高品質直接ボンディングに適合するレベルの欠陥率及び粗さを保つために効果的である。この目的で、表面粗さは、０．５ｎｍＲＭＳ以下に維持することが好ましく、そしてそれどころか０．４ｎｍＲＭＳ以下に維持することが有利である（２μｍｘ２μｍ、１０μｍｘ１０μｍ及び４０μｍｘ４０μｍのスキャン領域のＡＦＭ測定値）。
本発明は、化学的反応性に乏しい基板表面、特にモース硬度で５より大きい硬度を有する材料から作られた基板のプラズマ処理に対して特に有利である（モース硬度は、１つの物質の他の物質に傷をつける能力の比較に基づいて、鉱物物質の硬度測定のためのよく知られている基準である）。７よりも大きい硬度（モース硬度）を有する材料についてより関心の高いものでさえある。
このような材料に対して、イオンの照射エネルギーは、表面から数原子層をうまく除去し且つ表面及び表面下から金属汚染物元素結合を効果的に切断するための表面スパッタリングエネルギーに達しなければならない。それにもかかわらず、照射エネルギーは、引き続く高品質直接分子ボンディングを妨げるはずの表面劣化を避けるように制御されなければならない。
本発明による洗浄方法は、サファイア基板に対して特に関心の高いものである。
出願人は、このような基板上の金属汚染物が、特にＴｉ、Ｎｉ及びＦｅ元素を含むことを見出している。これらの元素は、基板のさらなる処理に対して有害であり得る。例えば、シリコンの能動層が、２Ｅ１０ａｔｏｍｓ／ｃｍ２を超える金属汚染物のサファイア基板上に形成されると、金属汚染物は、ＳＯＳ製造プロセス中又は後に能動シリコン層内にシリサイド析出物を誘発させ、これが能動シリコン層の電気的特性を劣化させる。
図１に示したように、何らかの洗浄処理前の初期サファイア基板上のＴｉ、Ｎｉ及びＦｅ汚染物レベルは、２Ｅ＋１０ａｔｏｍｓ／ｃｍ２よりも高く、特に、Ｆｅ及びＮｉのレベルは、２Ｅ＋１１ａｔｏｍｓ／ｃｍ２よりもさらに高い。汚染物レベルは、全反射蛍光Ｘ線分析（ＴＸＲＦ）によって測定されてきている。ＴＸＲＦは、平滑表面上の粒子、残留物、及び不純物の分析のためにしばしば使用される表面元素分析技術である。ＴＸＲＦは、半導体チップ製造におけるウェハ表面汚染物制御のための、特に表面金属汚染物を分析するための現在のところ重要なツールである。Ｘ線プローブは、５ｎｍ付近まで侵入し、基板の表面及び表面下近くの分析を可能にすることが知られている。
本発明によるプラズマ処理は、サファイア基板の金属汚染物のレベルを電子デバイスの引き続く製造のために適した２Ｅ１０ａｔｏｍｓ／ｃｍ２の限界レベル以下に減少させることを可能にする。図１に示したように、本発明によるプラズマ処理の２つの条件Ａ及びＢが、試験されてきている。これら２つの条件は、結果も図１に描かれている標準洗浄（すなわち、ＲＣＡ洗浄）よりも著しく優れた洗浄効率を何よりもまず示している。２ワット／ｃｍ２（プラズマＡ）及び４ワット／ｃｍ２（プラズマＢ）のパワー密度でそれぞれ実行され、すべての他のパラメータが２つの条件に対して同一である２つの条件は、金属汚染物を、特にＦｅ及びＮｉ種に対して除去する良い効率を示している。０．８ワット／ｃｍ２よりも低いパワー密度は、金属汚染物残留物を目標とする用途に対して要求される２Ｅ１０ａｔｏｍｓ／ｃｍ２限度よりも低くなるようにできなかった。これは、イオンの関係づけられた照射エネルギーが金属汚染物をはぎ取るための第１のしきい値を超えなかったことを示している。金属汚染物を効率的にはぎ取るためには、１．５ワット／ｃｍ２よりも高いパワー密度が好ましい。
他方で、上記の用途必要条件を満足させるために、プラズマ処理後の表面品質は、直接分子ボンディングなどの要求されるプロセスに適合したままでなければならない。表面品質は、本発明の状況では、図２に見られることができるように表面粗さ測定のおかげで評価されており、粗さ値は、ｎｍで表されたＲＭＳ値である。粗さ測定は、２μｍｘ２μｍ、１０μｍｘ１０μｍ及び４０μｍｘ４０μｍのスキャン領域について、原子間力顕微鏡（ＡＦＭ）で行われてきている。よく知られているように、ＡＦＭは、ナノメートルの数分の１のオーダーの実証された分解能を有する、非常に高分解能タイプの走査型プローブ顕微鏡である。様々なスキャン領域についての測定が、異なる範囲の表面品質についての情報をもたらし、小さなスキャンがマイクロラフネスとも呼ばれることがある短距離粗さを表し、中間のスキャンが中距離粗さを表し、そして最後に大きなスキャンが表面うねりに近い長距離粗さを表している。
図２は、初期サファイア基板の表面粗さ及び２つの前に説明した条件のプラズマ処理の後のサファイア基板の表面粗さの例を示し、２ワット／ｃｍ２（プラズマＡ）及び４ワット／ｃｍ２（プラズマＢ）のパワー密度をそれぞれ有し、すべての他のパラメータが２つの条件に対して同一である。これらの２つの条件は、基板表面上のイオンの２つの異なる照射エネルギーの代表である。
結果は、プラズマの２つの条件が、通常２μｍｘ２μｍ及び１０μｍｘ１０μｍのＡＦＭスキャンによる短距離粗さ及び中距離粗さの予想される表面品質をもたらすことを示している。初期表面粗さと比較して、プラズマ処理は、同じ結果又は良い結果さえもたらしている。
長距離粗さでは、４０μｍｘ４０μｍのＡＦＭスキャンによれば、出願人は、初期状態と比較してプラズマ処理Ｂの後で粗さの増加を観察している。これは、有害な表面劣化を避けるために超えてはならない第２の照射しきい値を規定する表面劣化の予兆であり、有害な表面劣化状態は、通常、表面粗さが０．５ｎｍＲＭＳを超えるときに達せられる。いくつかの状況では、表面粗さが０．４ｎｍＲＭＳを超えることを避けることが好ましい。
好ましい実施形態によれば、プラズマ処理の前に、サファイア基板は、有機汚染物及び粒子汚染物を除去するために、最初のステップとしてウェット洗浄、例えば、ＲＣＡタイプの洗浄に供されることが可能である。
サファイア基板表面のプラズマ処理の後で、サファイア基板は、半導体基板、例えば、シリコンウェハ上への直接ウェハボンディングのために準備されていることが可能である。それ自体でよく知られているように、直接ボンディングとしても知られている分子ボンディングの原理は、２つの表面を直接接触に、すなわち、何らかの特定のボンディング材料（接着剤、ワックス、はんだ、等）を使用せずに置くことに基づく。このような操作は、ボンディングのための表面を、十分に平滑に、粒子又は汚染物がないようにし、そして接触が始められることを可能にするために十分に近接して、典型的には数ナノメートル未満の距離になるようにすることが必要である。このような状況下で、２つの表面間の引力は、分子ボンディング（２つの表面の原子又は分子間の電子の相互作用を含む引力（ファンデルワールス力）のすべてによって引き起こされるボンディング）を生じさせるのに十分に大きい。
プラズマ処理したサファイア基板は、このように半導体基板上へとボンディングされることが可能である。ボンディングの前に、組み立てられるべき２つの基板は、ウェット洗浄及び／又はプラズマ活性化処理に供されることが任意選択で可能であり２つの基板間のその後のボンディング強度を明らかに向上させている。ボンディング強度をさらに大きくするために、熱処理ステップが、ボンディングの後でボンディングした構造にも適用されることが可能である。
ボンディングの後で、ボンディングした構造の半導体ウェハは、支持基板の上部に半導体能動層を含む最終基板を実現するために、グラインディング、ポリシング、化学エッチング、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）、犠牲酸化、等、などの知られた方法により薄くされることが可能である。この支持基板は、ＳＯＳ最終基板の例ではサファイアである。後続の高温処理が、ボンディング界面を強化するために構造に適用され、７００℃〜９５０℃の範囲に及ぶ温度が好ましい。
サファイア基板がボンディングステップの前に効果的に洗浄されていると、金属汚染物が作る析出物に起因する劣化が、半導体上部能動層には観察されない。
本発明による特定の実施形態の例が、以下に説明される。
供給者から受け取ったままの１５０ｍｍサファイア基板は、５Ｅ１０ａｔｏｍｓ／ｃｍ２〜１００Ｅ１０ａｔｏｍｓ／ｃｍ２の範囲に及ぶ上部表面の鉄汚染物を有することがある。サファイア基板は、７５ｓｃｃｍのガス流及び５０ミリトールの圧力でのアルゴンガスに基づき、３０秒間、２．８ワット／ｃｍ２のパワー密度に対応する７００ワットのＲＦ出力でプラズマ処理に供される。イオン照射によるサファイア基板表面のプラズマ処理の後で、表面の金属汚染物は減少し、鉄レベルは、０．８Ｅ１０ａｔｏｍｓ／ｃｍ２付近である。Ｔｉ及びＮｉ元素の金属汚染物レベルも、プラズマ処理の後ではそれぞれ、３Ｅ１０ａｔｏｍｓ／ｃｍ２から１Ｅ１０ａｔｏｍｓ／ｃｍ２へと及び１８０Ｅ１０ａｔｏｍｓ／ｃｍ２から０．４Ｅ１０ａｔｏｍｓ／ｃｍ２へと減少している。
表面粗さは、直接ボンディングに適合し、短距離では０．１ｎｍＲＭＳ付近、そして長距離では０．３ｎｍＲＭＳ付近のままである。
サファイア基板及びシリコン基板は、次いでボンディングの前に標準ＲＣＡ洗浄に供される。２つの基板間のボンディングは、良い品質を示し、そして組み立てられた構造は、引き続いて１５０℃でアニールされ、次いで標準シンニングプロセス及びアニーリングプロセスに供されて、サファイア基板の上部にシリコン能動層を有する最終基板を実現する。
本発明によるプラズマ処理は、例えば、窒化アルミニウム及び炭化ケイ素のようなセラミック基板にもうまく適用されることが可能である。これらの基板も、標準のマイクロエレクトニクス化学薬品に対して反応性に乏しく、マイクロエレクトロニクス分野における様々な用途に対して関心が大きくなっているものである。本発明によるプラズマ処理は、清浄度の完成度がマイクロエレクトロニクス標準にはまだ適合しない新たに入手する基板の表面上及び表面下近くの金属汚染物を減少させることを可能にする。

Claims (14)

  1. イオン照射による基板の表面のプラズマ処理を含む、前記基板の前記表面の金属汚染物を減少させるための方法であって、供給されたガスのプラズマが生成され、前記プラズマ中のイオンの照射エネルギーが高周波電磁場によって制御される、方法において、前記イオンの前記照射エネルギーが、前記金属汚染物をはぎ取るための第１のしきい値よりも大きく、且つ前記イオンの前記照射エネルギーが、前記基板の前記表面の表面品質劣化を防止するための第２のしきい値よりも小さいことを特徴とする、方法。
  2. 前記金属汚染物が、イオン照射による前記基板の前記表面の前記プラズマ処理によって２Ｅ１０ａｔｏｍｓ／ｃｍ２未満まで減少されることを特徴とする、請求項１に記載の方法。
  3. 前記金属汚染物が、Ｔｉ及び／又はＮｉ及び／又はＦｅ元素からの汚染物を含むことを特徴とする、請求項２に記載の方法。
  4. 前記基板が、５よりも大きい硬度（モース硬度スケール）、好ましくは７よりも大きい硬度を有することを特徴とする、請求項１に記載の方法。
  5. 前記基板が、絶縁体、例えば、サファイアであることを特徴とする、請求項４に記載の方法。
  6. 前記基板が、半導体、例えば、シリコンであることを特徴とする、請求項４に記載の方法。
  7. 前記供給されたガスが、少なくとも１種類の希ガス、好ましくはアルゴンを含むことを特徴とする、請求項１に記載の方法。
  8. 前記高周波電磁場が、０．８ワット／ｃｍ２と４ワット／ｃｍ２との間、好ましくは２ワット／ｃｍ２と３ワット／ｃｍ２との間のパワー密度を与えることを特徴とする、請求項１に記載の方法。
  9. 前記供給されたガスが、３０ミリトールと１２０ミリトールとの間のガス圧を有することを特徴とする、請求項１に記載の方法。
  10. 前記供給されたガスが、７５ｓｓｃｍのガス流で配送されることを特徴とする、請求項１に記載の方法。
  11. 前記プラズマ処理が、１０〜６０秒間続くことを特徴とする、請求項１に記載の方法。
  12. ウェハボンディングによって、プラズマ処理したサファイア基板表面とシリコン基板などの半導体基板表面との間にボンディングを形成するためのボンディングプロセスであって、前記サファイア基板表面の金属汚染物が、請求項１〜１１のいずれか一項に記載の方法にしたがって、イオン照射を用いたプラズマ処理によって減少される、ボンディングプロセス。
  13. プラズマ処理したサファイア基板表面と半導体基板表面との間のボンディング強度を増加させる熱処理ステップを含むことを特徴とする、請求項１２に記載のボンディングプロセス。
  14. プラズマ処理したサファイア基板表面及び半導体基板表面を含む基板であって、ボンディングが、前記２つの表面間のウェハボンディングによって形成されており、前記サファイア基板表面の金属汚染物が、請求項１〜１１のいずれか一項に記載の方法にしたがって、イオン照射のプラズマ処理によって減少されている、基板。

JP2021013447A 2015-03-24 2021-01-29 基板の表面の金属汚染物を減少させるための方法 Active JP7160469B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1552416 2015-03-24
FR1552416A FR3034252B1 (fr) 2015-03-24 2015-03-24 Procede de reduction de la contamination metallique sur la surface d'un substrat

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016058779A Division JP2016181699A (ja) 2015-03-24 2016-03-23 基板の表面の金属汚染物を減少させるための方法

Publications (2)

Publication Number Publication Date
JP2021082828A true JP2021082828A (ja) 2021-05-27
JP7160469B2 JP7160469B2 (ja) 2022-10-25

Family

ID=53008789

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016058779A Pending JP2016181699A (ja) 2015-03-24 2016-03-23 基板の表面の金属汚染物を減少させるための方法
JP2021013447A Active JP7160469B2 (ja) 2015-03-24 2021-01-29 基板の表面の金属汚染物を減少させるための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016058779A Pending JP2016181699A (ja) 2015-03-24 2016-03-23 基板の表面の金属汚染物を減少させるための方法

Country Status (5)

Country Link
US (1) US9812371B2 (ja)
JP (2) JP2016181699A (ja)
KR (1) KR102507136B1 (ja)
AU (1) AU2016201774B2 (ja)
FR (1) FR3034252B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278341A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
WO2014017369A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
WO2014178356A1 (ja) * 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399521A (ja) * 1985-12-12 1988-04-30 Agency Of Ind Science & Technol 半導体薄膜の製造方法
KR19980050972A (ko) * 1996-12-21 1998-09-15 양승택 리모트 수소 플라즈마를 이용한 금속오염 제거 방법
KR20010043555A (ko) * 1998-05-12 2001-05-25 조셉 제이. 스위니 진공 프로세싱 시스템에서 예비세정용 산소-아르곤 가스혼합물
KR100275534B1 (ko) * 1998-07-31 2000-12-15 정선종 실리콘 기판 표면위의 금속 오염물 제거방법
KR100573929B1 (ko) * 2001-12-14 2006-04-26 (주)에이피엘 플라즈마를 이용한 표면 세정 장치 및 방법
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
JP2012004272A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
CN101912855B (zh) 2010-07-21 2012-09-05 河北工业大学 蓝宝石衬底材料抛光后表面洁净方法
JP5613580B2 (ja) * 2011-02-09 2014-10-22 三菱電機株式会社 基板の製造方法
CN102218410A (zh) 2011-04-19 2011-10-19 浙江露笑光电有限公司 蓝宝石抛光后的清洗方法
CN103537453B (zh) 2013-08-20 2015-06-10 曾锡强 一种蓝宝石衬底晶片抛光后的超声清洗方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278341A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
WO2014017369A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
WO2014178356A1 (ja) * 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板

Also Published As

Publication number Publication date
JP7160469B2 (ja) 2022-10-25
KR20160114544A (ko) 2016-10-05
AU2016201774B2 (en) 2021-02-25
KR102507136B1 (ko) 2023-03-07
FR3034252B1 (fr) 2018-01-19
JP2016181699A (ja) 2016-10-13
US20160284608A1 (en) 2016-09-29
AU2016201774A1 (en) 2016-10-13
US9812371B2 (en) 2017-11-07
FR3034252A1 (ja) 2016-09-30

Similar Documents

Publication Publication Date Title
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
CN101661910B (zh) 氮化镓半导体衬底和蓝色发光器件
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
KR101453135B1 (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
KR101762463B1 (ko) 웨이퍼 공정 중에 반도체 웨이퍼들에 전해지는 오염물의 양을 모니터하는 방법
JP5315596B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP2006352075A (ja) 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
JP7095213B2 (ja) 裏側にピットを有するリン化インジウムウエハ、ならびに、それを製造するための方法およびエッチング液
JP2010087492A (ja) Ｓｏｉ基板の作製方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
WO2018216203A1 (ja) ＧａＡｓ基板およびその製造方法
JP7160469B2 (ja) 基板の表面の金属汚染物を減少させるための方法
JP2008227283A (ja) ＳｉＣパーティクルモニタウエハの製造方法
CN113690128A (zh) 一种磷化铟晶片的清洗方法
JP2014127719A (ja) 接合方法における塩素化プラズマによる表面処理
Zhang et al. Recent progress on critical cleaning of sapphire single-crystal substrates: A mini-review
JP5689218B2 (ja) 支持基板が透明なｓｏｉ基板の欠陥検出方法
JP2595935B2 (ja) 表面清浄化方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
TW202205424A (zh) 半導體基板的蝕刻方法及蝕刻液
JP2006267048A (ja) 断面観察用試料の作製方法
KR20160070058A (ko) 접합 웨이퍼의 제조방법
JP5953340B2 (ja) 貼り合わせ基板の製造方法
JP2006303088A (ja) シリコン基板の洗浄方法
Waugh et al. Application of In-situ Pre-epi Clean Process for Next Generation Semiconductor Devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221007

R150 Certificate of patent or registration of utility model

Ref document number: 7160469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150