KR101453135B1 - 직접 접합 방법에서의 질소-플라즈마 표면 처리 - Google Patents

직접 접합 방법에서의 질소-플라즈마 표면 처리 Download PDF

Info

Publication number
KR101453135B1
KR101453135B1 KR1020107026487A KR20107026487A KR101453135B1 KR 101453135 B1 KR101453135 B1 KR 101453135B1 KR 1020107026487 A KR1020107026487 A KR 1020107026487A KR 20107026487 A KR20107026487 A KR 20107026487A KR 101453135 B1 KR101453135 B1 KR 101453135B1
Authority
KR
South Korea
Prior art keywords
silicon
plasma
nitrogen
less
silicon oxide
Prior art date
Application number
KR1020107026487A
Other languages
English (en)
Other versions
KR20110010740A (ko
Inventor
로레 리브라레소
우베르 모리소
크리스토쁘 모랄레
프랑수아 류또르
까롤린 뱅또사
티에리 슈볼로
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20110010740A publication Critical patent/KR20110010740A/ko
Application granted granted Critical
Publication of KR101453135B1 publication Critical patent/KR101453135B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

표면에 실리콘 박막 또는 실리콘 산화물 박막을 각각 갖는 2 개의 웨이퍼가, 적어도 하나의 웨이퍼의 박막에 5 ㎚ 미만의 두께를 갖는 실리콘 산질화물 표면 박막을 형성하는 표면 처리를 수행함으로써 접합된다. 이 박막은 유도 결합형 플라즈마 소스에 의해 생성된 질소-계 플라즈마에 의해 형성된다. 또한, 표면 처리 도중에, 상기 웨이퍼를 지지하는 기판 홀더와 플라즈마 사이의 전위차는 50 V 미만, 유리하게는 15 V 미만, 바람직하게는 0 이다. 이는, 접촉 단계 이후에 수행된 임의의 열 처리의 온도에 상관없이 결함이 없는 접합 계면을 획득하는 것을 가능하게 한다.

Description

직접 접합 방법에서의 질소-플라즈마 표면 처리{NITROGEN-PLASMA SURFACE TREATMENT IN A DIRECT BONDING METHOD}
본 발명은, 플레이트 각각이 그 표면에 실리콘 또는 실리콘 산화물의 박층을 포함하는 2 개의 플레이트들의 직접 접합 방법에 관한 것이다.
분자 접착 또는 직접 접합에 의한 접합 원리는, 접착제, 왁스, 또는 저융점 금속 등과 같은 특정 재료의 이용 없이, 2 개의 표면 사이의 직접 접촉에 기초한다. 함께 접촉하도록 디자인된 표면들은 친수성 또는 소수성일 수 있다.
소수성 표면은, 예를 들어, 실리콘 산화물이 없는 2 개의 실리콘 웨이퍼 (또는 기판) 의 프리 표면일 수 있는 반면에, 친수성 표면은 예를 들어 실리콘 산화물의 박층을 각각 포함하는 2 개의 실리콘 웨이퍼의 프리 표면일 수 있다.
또한, 분자 접합 방법은, 적절한 표면 화학적 성질을 나타내기 위해 표면들이 파티클 또는 오염물질이 없이 충분히 평활하게 접합되도록 요구하고, 접촉을 개시하게 하기 위해 표면들이 서로 충분히 가깝게 접합되도록 요구한다. 이 경우, 2 개의 표면 사이의 인력은 분자 접합을 야기하기에 충분히 높다.
일반적으로, 접합 프로세스는, 표면들의 화학적 세정 이후에, 주변 온도 및 주변 압력에서 수행된다. 그러나, 예를 들어, 약 1000℃ 의 온도에서의 후속 가열 처리가 종종 수행되어 접합 에너지를 강화시킨다. 그러나, 수많은 어플리케이션에서, 이러한 온도에서의 가열 처리 단계들은 허용불가하다.
고온 가열 처리를 요구하지 않는 접합 방법들은 이미 제안되어 있다. 이들은 일반적으로 표면 활성화 단계를 포함한다.
예를 들어, P. Amirfeiz 등에 의한 논문 "Formation of silicon structures by plasma-activated wafer bonding" (Journal of the Electrochemical Society, 147(7) 2693-2698) 은 주변 온도에서 직접 접합을 달성하기 위해 산소 플라즈마 또는 아르곤 플라즈마에 의한 실리콘, 실리콘 산화물 및 결정질 석영 (crystal quartz) 의 활성화의 효과를 연구했다. 산소 플라즈마 또는 아르곤 플라즈마에 의해 활성화된 접합 구조체는, 접합 이전의 종래의 습식 프로세스에 의한 활성화 그리고 접촉 이후의 고온 (600℃ 와 800℃ 사이) 에서의 가열 처리가 수행된 접합 구조체에서 획득된 것과 비교가능한 높은 표면 에너지를 나타낸다. 산소 플라즈마 또는 아르곤 플라즈마에 대한 노출은 RIE/ICP (반응성 이온 에칭/유도 결합형 플라즈마; reactive ion etching/inductively coupled plasma) 유형의 디바이스에 의해 수행된다.
T. Suni 등에 의한 논문 "Effects of Plasma Activation on Hydrophilic bonding of Si and SiO2" (Journal of the Electrochemical Society, 149(6) G348-G651 (2002)) 에서는, 반응성 이온 에칭 모드 (RIE 로도 지칭) 는 실리콘 웨이퍼들의 저온 접합을 수행하기 위해 질소, 아르곤 또는 산소 플라즈마에 의한 활성화와 관련하여 사용된다. 활성화 도중에, 125V 와 280V 사이에서 변화하는 분극 전압 (polarization voltage) 은 실리콘 웨이퍼와 접지 사이에서 측정된다. 이 전압의 존재는 상기 웨이퍼들의 방향에서 플라즈마의 대전된 종 (charged species) 의 가속화 및 이들 대전된 종에 의한 웨이퍼 표면들의 충돌을 생성한다. 또한, 활성화 처리 이후에 그리고 접합 이전에, 웨이퍼들은 RCA-1 유형 (NH3 : H2O2 : H2O, 70℃) 의 용액에서 및/또는 탈이온수에서 세정되고, 건조된다. 이들이 접촉된 후, 접합 구조체에는 2 시간 동안 100℃ 의 온도에서 가열 처리가 수행된다. 이 논문에서 기록된 결과는, 반응성 이온 에칭에 연결된 플라즈마 처리의 이전 단계를 포함하는 방법에 따라서 접합된 구조체의 표면 에너지가 화학적 세정 이후에 직접 접합된 구조체의 표면 에너지보다 더 높다는 것을 나타낸다.
특허 US5503704 에서, 2 개의 표면들의 접합은 2 개의 표면들을 저온에서 친수성 및 반응성으로 되도록 생성하기 위해 2 개의 표면들 중 하나의 표면 상에 질화물 층을 형성함으로써 획득된다. 표면 재료가 비-질소계 재료, 예를 들어, 실리콘인 경우, RCA 유형의 표준 세정, 탈이온수에 의한 린싱 및 건조 이후에, NH3 플라즈마 강화된 화학 기상 증착 (PECVD) 에 의해 질화물 층이 형성된다. 그후, 이러한 방법으로 처리된 재료는 다른 친수성 및 반응성 표면과 접촉하도록 놓이고, 다음으로, 그 전체는 약 300℃ 의 온도까지 열 처리된다.
전술한 활성화 기술이, 고온 접합 방법의 응집 에너지 (cohesion energies) 와 적어도 동일한 응집 에너지에 의해 획득되는 저온 접합 방법을 가능하게 하지만, 이러한 활성화 기술은 결함이 없는 분자 접합 계면을 획득하게 하지는 않는다. 특히, 특허 US5503704 는 Si3N4 필름의 증착에 의해 생성된 기판에서의 결함의 존재를 언급한다.
본 발명의 목적은, 특히, 표면에 실리콘 또는 실리콘 산화물의 박층을 각각 포함하는 2 개의 플레이트들의 직접 접합을 위한 방법을 제공하여, 특히 2 개의 접합된 플레이트에 의해 형성된 구조체에 가해진 (특히, 주변 온도와 1300℃ 사이에 포함된) 어떠한 온도에서도, 종래 기술에 따른 접합 방법과 비교하여 상당히 감소된 수의 결함을 나타내는 접합 계면 및 유리하게 결함이 없는 계면을 획득하는 것에 관한 것이다.
본 발명에 따르면, 이 목적은 첨부된 청구범위에 의해 달성된다. 특히, 이 목적은, 2 개의 플레이트의 각각의 박층들의 접촉 단계 이전에, 유도 결합형 플라즈마 소스에 의해 생성된 질소계 플라즈마에 의해 그리고 상기 플레이트를 지지하는 기판 홀더와 플라즈마 사이에서 50 V 미만의 전위차의 존재 하에서, 적어도 하나의 플레이트의 박층에 5 ㎚ 미만의 두께를 갖는 실리콘 산질화물의 표면상 박막을 형성하는 단일 표면 처리 단계가 수행된다.
다른 이점 및 특징들이 비제한적이고 예시적인 목적만을 위해 제공되고 첨부된 도면에서 나타낸 본 발명의 특정 실시형태들의 이하의 설명으로부터 더욱 확실하게 명백해질 것이다.
도 1 은 본 발명에 따른 접합 방법의 특정 실시형태의 상이한 단계들을 블록도 형태로 나타낸다.
도 2 내지 도 4 는, 도 1 에 나타낸 특정 실시형태에 따른 접합 구조체를 제조하기 위한 상이한 단계들을 단면도로 간략하게 나타낸다.
도 5 및 도 6 은, 본 발명에 따른 접합의 특정 실시형태에 의해 그리고 종래 기술에 따른 접합 방법에 의해 획득된 2 개의 실리콘 웨이퍼들의 접합 구조체에서, 주변 온도에서의
Figure 112010077331332-pct00001
ρ/ρsi 대 깊이 z 의 변동을 각각 나타낸다.
도 7 은, 주변 온도에서, 본 발명에 따른 특정 실시형태로 형성된 실리콘 산질화물 박막의 적외선 스펙트럼 및 종래 기술에 따른 접합 방법으로 형성된 실리콘 산화 박막의 적외선 스펙트럼을 나타낸다.
도 1 내지 도 4 에서 나타낸 특정 실시형태에 따르면, 소위 실리콘 웨이퍼로 지칭되는 2 개의 실리콘 기판 (1 및 1') 은:
- 실리콘 산화물 (2 및 2') 의 박층이 기판 (1 및 1') 의 표면에서 습식 프로세스에 의해 형성되는 단계 F1,
- 실리콘 산질화물 (3 및 3') 의 표면 박막에 단계 F1 에서 이전에 형성된 실리콘 산화물의 박층의 적어도 일부를 변형시키는 표면 처리 단계 F2, 및
- 2 개의 기판 (1 및 1') 을 접촉시키는 단계 F3
을 연속적으로 수행함으로써 접합된다.
각각의 표면 박층 (2 및 2') 의 형성은 SC1 유형의 제 1 스테이지 및 SC2 유형의 제 2 스테이지를 포함하는 RCA 유형의 세정 이전에 CARO 유형의 세정을 수행하는 것이 바람직하다. CARO 세정은 소위 CARO (H2SO4 + H2O2) 로 지칭되는 산 욕 (acid bath) 에서의 세정이다. RCA 세정의 제 1 스테이지 (SC1 또는 표준 세정 1) 및 제 2 스테이지 (SC2 또는 표준 세정 2) 각각은 NH4OH + H2O2 + H2O 와 같은 알칼리 용액에 의한 세정 및 HCl + H2O2 + H2O 와 같은 강한 산화제에 의한 세정으로 이루어진다. 예를 들어, 이에 따라 형성된 실리콘 산화물 (2 및 2') 의 박층은 결함이 없는 이점을 나타낸다. 따라서, 이 방법의 이 단계에서, 실리콘 산화물 층 (2 및 2') 의 프리 표면에 의해 형성된 각각의 기판 (1 및 1') 의 표면은 친수성이다.
도 1 및 도 3 에 나타낸 바와 같이, 세정 단계 F1 와 기판 (1 및 1') 을 접촉시키는 단계 F3 사이에, 소위 활성화 단계로 지칭된, 상기 표면들의 단일 처리 단계 F2 가 수행된다. 이는, 5 ㎚ 미만 유리하게는 약 2 ㎚ 미만의 두께를 갖는 실리콘 산질화물의 표면 박막 (3 및 3') 이 각각의 기판 (1 및 1') 의 실리콘 산화물 박층 (2 및 2') 내에 형성되는 것을 가능하게 한다.
이를 위해, 각각의 기판 (1 및 1') 의 실리콘 산화물 박층 (2 및 2') 의 프리 표면이 유도 결합형 플라즈마 소스 (또한, ICP 로 지칭) 에 의해 생성된 질소 플라즈마에 단일 단계에서 노출된다.
기판 (1 및 1') 은 질소 플라즈마에 동시에 또는 연속적으로 노출될 수 있다. 연속적으로 노출되는 경우, 2 개의 기판 (1 및 1') 에 가해진 표면 처리 조건은 동일하거나 또는 상이할 수 있다. 또한, 기판 또는 기판들 (1 및 1') 의 질소 플라즈마로의 노출은 하나 이상의 단계들로 수행될 수 있다.
질소 플라즈마가 의미하는 것은 순수 질소 플라즈마 (pure nitrogen plasma) 이다. 그러나, 더욱 일반적인 방식으로, 기판 (2 및 2') 이 노출된 플라즈마는 아르곤 또는 다른 가스와 같은 캐리어 가스의 플라즈마에 잔류하는 방식으로 존재하는 가능성을 배제하지 않는, 질소계 플라즈마, 즉, 반응성 가스가 질소인 플라즈마일 수 있다. 특히, 이들이 실리콘 산질화물의 표면 박막의 형성을 방지하지 않는 한, 질소계 플라즈마에 다른 가스들이 소량 존재할 수 있다. 예를 들어, 플라즈마는 산소, 수소 및/또는 물을 포함할 수 있다. 이러한 다른 가스들의 농도는 대략 몇 퍼센트, 더욱 특정적으로는 5% 미만이다.
일반적인 방식으로, 실리콘 산질화물 막 표면 박막은, 예를 들어, 수소 또는 산소와 같은 화학 종을 소량 포함할 수 있다. 따라서, 실리콘 산질화물의 일반식은 SizOxNyHw 인 것이 바람직하다. 이들 화학 종은 표면 처리 챔버에 잔류 방식으로 존재할 수 있거나 또는 플라즈마내에 가스의 형태로 도입될 수 있거나 또는 처리된 표면 박막의 레벨로 재차 존재할 수 있다.
도 3 및 도 4 에서, 실리콘 산화물 (2 및 2') 의 박층의 산질화는 부분적이다. 이에 따라, 표면 박막 (3 및 3') 의 두께는 실리콘 산화물 박층 (2 및 2') 의 초기 두께보다 얇다. 그러나, 대안적인 실시형태에서, 적어도 하나의 실리콘 산화물 박층 (2 및/또는 2') 의 산질화는 전체적일 수 있다. 또한, 아래 놓인 실리콘의 일부는 이 단계 도중에 소모될 수 있다. 따라서, 실리콘 산화물 박층 (2 및 2') 아래 위치된 기판 (1 및 1') 의 실리콘의 일부는 실리콘 산질화물로 변형될 수 있다.
또한, 플라즈마와 기판 홀더 사이의 전위차는 작다. 이는 특히 50 V 미만이고, 바람직하게는 15V 미만, 더욱 바람직하게는 0 이거나 또는 거의 0 이다. 이 전위차는, 특히 50 eV 미만, 바람직하게는 15 eV, 미만 더욱 바람직하게는 0 또는 거의 0 인 웨이퍼 레벨에서의 대전된 종 에너지에 해당한다. 따라서, 질소 플라즈마 또는 질소계 플라즈마의 대전된 종은 처리될 기판 또는 기판의 표면을 향해 가속화되지 않는다.
본 발명에 따르면, 실리콘 산질화물의 표면 박막의 형성은 단일 플라즈마 (질소계 플라즈마) 에 의한 단일, 짧은 표면 처리 단계로 수행된다. 그러나, 이러한 단계는 5 ㎚ 미만의 두께를 갖는 산질화물의 박막, 즉, 단지 질소와 실리콘뿐만이 아니라 산소도 포함하는 막이 획득되는 것을 가능하게 한다. 본 발명에 따라서 형성된 표면 박막에 존재하는 산소는, 특히, 질소계 플라즈마에 포함된 산소의 양으로부터 및/또는 아래 놓인 박층에 존재할 수도 있는 산소로부터 및/또는 표면 처리 단계를 수행하는데 사용된 챔버에 잔류하는 산소로부터 기원할 수 있다. 따라서, 본 발명에 따른 표면 박막은 Ming Zhu 등 (Applied Surface Science 243 (2005) 89-95) 에 의한 논문 "Formation of silicon on plasma synthesized SiOxNy and reaction mechanism" 에서와 같이 (질소 플라즈마에 의한) 질화, 및 그후 (예를 들어, 산소 플라즈마에 의한) 산화로 각각 구성되는 2 개의 연속적인 단계들로 형성되지는 않는다. 이는, 양호한 전기적 특성 및 양호한 표면 질화를 갖는 실리콘과의 계면을 나타내는 우수한 실리콘 산질화물이 획득되는 것을 가능하게 한다. 그러나, Ming Zhu 등에 의한 논문에서, 실리콘-온-절연체 (SOI) 기판의 매립 산화물 (buried oxide) 을 대체하고 그 기판에 의한 열 소실을 개선시키기 위해 약 80 ㎚ 의 두께를 갖는 실리콘 산질화물을 제조하는 것이 제안된다.
또한, 플라즈마와 기판 홀더 사이의 전위차를 50 V 미만, 유리하게는 15 V 미만 그리고 바람직하게는 0 으로 선택함으로써, 접합 계면에 존재하는 결함의 수가 상당히 감소되고 또는 거의 0 으로 된다.
마지막으로, 도 1 에 나타낸 단계 F3 는 2 개의 표면 박막 (3 및 3') 의 프리 표면들을 직접 접촉하는 것으로 구성된다. 이 단계는, 인시츄 (in situ) 로, 즉, 단계 F2 의 표면 처리가 수행되는 챔버에서 수행되거나, 또는 엑스 시츄 (ex situ) 로 수행될 수 있다. 또한, 이 단계 F3 는, 단계 F2 직후에, 즉, 2 개의 단계 F2 와 F3 사이에서 임의의 중간 단계 없이 수행될 수 있다. 대안적인 실시형태에서, 단계 F2 와 F3 사이에, 예를 들어, 단계 F2 도중에 또는 단계 F2 에 후속하여 증착될 수도 있는 파티클 또는 임의의 오염물질 (금속성 또는 탄화수소 등) 을 제거하는 하나 이상의 중간 단계가 수행될 수 있다. 이러한 중간 단계는, 예를 들어, 화학 물질일 수 있는 표면 처리 단계 또는 마이크로전자공학 분야에서 종래 사용되는 단계를 포함할 수 있다. 예를 들어, 표면 박막 (3 및 3') 이 제공된 기판 (1 및 1') 은 메가소닉-지원된 화학적 배쓰 또는 메가소닉-지원되지 않은 화학적 배쓰 내에 침지될 수 있고, 또는, 이들 기판에는 하나 이상의 브러싱 동작, 제어된 분위기 (controlled atmosphere) 에서의 하나 이상의 가열 처리 및/또는 하나 이상의 자외선 방사/오존 처리가 수행될 수 있다.
도 1 내지 도 4 에 나타난 실시형태에서, 2 개의 벌크 실리콘 기판의 접합은 2 개의 기판 각각의 표면에 실리콘 산질화물 (3 및 3') 의 표면 박막을 형성함으로써 수행된다. 그러나, 본 발명에 따른 접합 방법은 도 1 내지 도 4 에 나타난 실시형태로 제한되지 않는다.
특히, 도 1 내지 도 4 에 나타난 특정 실시형태에서, 실리콘 산화물의 표면 박층들은 습식 프로세스, 특히 습식 프로세스 세정 단계에 의해 기판 (1 및 1') 의 표면들에 형성된다. 그러나, 실리콘 산화물의 표면 박층들 중 적어도 하나의 층은 다른 기술에 의해 단독으로 또는 조합하여 형성될 수 있다. 예를 들어, 열적 산화에 의해 형성될 수 있다. 또한, 화학 기상 증착 (CVD), 이온 빔 스퍼터링 (IBS) 과 같은 증착에 의해 또는 유도 결합형 플라즈마 증착 (ICP) 에 의해 형성될 수 있다. 또한, 이는, 예를 들어, RCA 처리 또는 UV 방사-오존 처리 또는 오존처리수 (ozonized water) 처리에 의해 생성된 자연 실리콘 산화물의 박층일 수 있다. 따라서, 2 개의 기판 또는 2 개의 웨이퍼의 접촉은 이하의 초기 실리콘 산화물 표면 박층들의 조합으로 달성될 수 있다:
- 습식 프로세스에 의해 획득된 SiO2 상에 접합되는 습식 프로세스에 의해 획득된 SiO2,
- 습식 프로세스에 의해 획득된 SiO2 상에 접합되는 자연 SiO2,
- 자연 SiO2 상에 접합되는 자연 SiO2,
- 습식 프로세스에 의해 획득된 SiO2 상에 접합되는 열적 SiO2 (예를 들어, 약 2.5 ㎚ 내지 약 1 ㎛ 의 두께를 갖는 박층),
- 자연 SiO2 상에 접합되는 열적 SiO2 (예를 들어, 약 2.5 ㎚ 내지 약 25 ㎚ 의 두께를 갖는 박층), 및
- 열적 SiO2 (예를 들어, 약 2.5 ㎚ 내지 약 25 ㎚ 의 두께를 갖는 박층) 상에 접합되는 열적 SiO2 (예를 들어, 약 2.5 ㎚ 내지 약 25 ㎚ 의 두께를 갖는 박층).
또한, 2 개의 실리콘 기판들 중 하나의 기판 (1) 의 표면에만 실리콘 산질화물의 단일 표면 박막을 형성함으로써 접합이 달성될 수 있다. 이 경우, 접촉 단계 이전에, 기판 (1) 의 실리콘 산질화물 표면 박막 (2) 과 접촉하도록 디자인된 다른 기판 (1') 의 표면은 실리콘 산화물의 표면 박층을 생성함으로써 친수성 렌더링될 수 있고, 또는 소수성 렌더링될 수 있다.
사실상, 도 1 내지 도 4 에 나타난 실시형태는 2 개의 친수성 표면들을 접합하도록 구성되지만, 질소계 플라즈마에 의한 활성화를 이용하는 직접 접합은 적어도 하나의 소수성 표면을 통해 수행될 수 있다. 따라서, 실리콘 산질화물의 단일 표면 박막이 2 개의 기판들 중 하나의 기판의 표면에만 형성되는 경우, 소수성 표면은 질소계 플라즈마 활성화 단계가 수행되지 않은 기판들 중 하나의 기판의 프리 표면일 수 있다. 또한, 소수성 표면은 질소계 플라즈마 활성화 단계가 수행되도록 디자인된 기판들 중 적어도 하나의 기판 또는 그 중 프리 기판일 수 있다. 이 경우, 이는 유도 결합형 플라즈마 소스에 의해 생성된 질소-계 플라즈마에 노출된 기판의 실리콘-프리 표면이다. 또한, 이 경우, 예를 들어, 플라즈마 내에 존재하거나 또는 프레임 구조체 내에 잔류하는 방식으로 존재하는 산소 또는 물의 소량은 실리콘 기판의 표면에 실리콘 산질화물 막을 생성시키는데 필요하다. 양자의 경우, 실리콘 표면은 CARO 세정, RCA 세정 및 액체 또는 증기 형태의 플루오르화 수소산 (HF; hydrofluoric acid) 에 의한 세정을 수행함으로써 소수성 렌더링될 수 있다. 이는, 세정 페이즈까지 지속되고, 그후, CARO 및 RCA 세정이 수행될 때 생성된 실리콘 산화물 층을 제거한다.
마지막으로, 기판들은 꼭 벌크 실리콘 기판일 필요는 없다. 따라서, 대안적인 실시형태에서, 적어도 하나의 기판은 그 표면상에 실리콘 박층 및/또는 실리콘 산화물 박층을 포함하는 플레이트에 의해 대체될 수 있다. 예시적인 목적으로, 이 플레이트는 실리콘 특히 게르마늄으로부터의 상이한 반도체 재료에 의해, 유리에 의해 또는 금속에 의해 형성될 수 있고, 이 플레이트는 그 표면상에 실리콘 또는 실리콘 산화물의 박층을 포함한다. 바람직하게, 실리콘 또는 실리콘 산화물 얇으 층의 두께는 몇몇 나노미터와 몇몇 마이크로미터 사이에 포함된다. 예를 들어, 게르마늄 기판은 그 표면상에 3 과 5 ㎜ 사이 유리하게는 3 ㎜ 에 포함되는 두께를 갖는 실리콘 또는 실리콘 산화물 박층을 포함한다.
모든 경우에서, 기판들 (또는 플레이트들) 이 접촉되면, 적어도 하나의 실리콘 산질화물 표면 박막에 의해 형성된 접합 계면는 종래기술에 따른 접합 방법과 비교하여 상당히 적은 수의 결함을 나타낸다. 이 접합 계면는 유리하게 결함이 없다. 특히, 이 접합 계면는 어떠한 버블도 포함하지 않는다. 또한, 이 계면는, 주변 온도에서 1300℃ 까지의 범위의 임의의 온도에서의 열 처리가 접합된 구조체에 수행될 때에도, 시간 경과에 따라 우수한 품질로 잔존한다.
이 접합 계면의 품질은, 활성화 단계 (도 1 에서 단계 F2) 의 동작 컨디션이,
- 몇 퍼센트 (예를 들어, 5%) 초과, 특히, 15% 초과, 바람직하게는 30% 초과, 그리고 65 % 미만, 특히 바람직하게는 50% 미만의 질소의 원자 백분율,
- 층의 두께를 초과하는 최대값에 대해 10% 초과, 바람직하게는 15% 초과, 보다 더욱 바람직하게는 18% 초과의
Figure 112010077331332-pct00002
Figure 112010077331332-pct00003
의 값에 해당하는 전자 치밀화 (여기서, ρ 는 실리콘 산질화물의 전자 밀도를 나타내고, ρsi 는 실리콘의 전자밀도를 나타냄),
- 0.1 ㎚ 초과, 유리하게는 1 ㎚ 이상의 두께,
- -OH 결합의 매우 낮은 표면 및 체적 농도,
- -NH 결합의 상당한 표면 및 체적 농도
를 나타내는 실리콘 산질화물 박막을 획득하는 것을 가능하게 한다.
전술한 특성을 갖는 실리콘 산질화물 막의 표면 박막을 획득하기 위해서, 질소 플라즈마에 의한 활성화 단계를 수행하는 동작 컨디션은 이하 나타난다.
- 기판 또는 기판들이 ICP 챔버 내에 위치된다.
- 표면 처리 이전의 챔버 내부 압력은 10-3 millitorr (mT), 즉, 약 0.1333 mPa 보다 낮은 것이 바람직하다.
- 플라즈마 활성화는 40 mT (즉, 약 5.33 Pa) 이하 바람직하게는 약 5 mT (즉, 약 0.66 Pa) 의 질소 부분 압력을 가지고 매우 짧은 시간 동안 수행된다. 따라서, 표면 처리 도중에 질소 부분 압력은 6 Pa 이하인 것이 바람직하고, 1 Pa 이하인 것이 유리하다. 또한, 표면 처리 시간은 5 분 미만이 유리하고 2 분 미만이 바람직하다. 특히, 이 표면 처리 시간은 30 초와 90 초 사이에 포함된다.
- 처리되는 기판 또는 기판들을 지지하도록 디자인된 기판 홀더의 온도는 주변 온도보다 높은 것이 유리하다. 따라서, 기판 홀더는 150℃-350℃ 범위에 포함된 값의 고정 온도에서 유지될 수 있다.
- 유도 결합형 플라즈마 소스는 바람직하게는 500 W 와 800 W 사이의 수백 와트일 수 있는 전력을 갖는 고주파 (radiofrequency) 발전기를 포함한다.
설명의 목적으로, 친수성 프리 표면 (5°미만의 액적의 습윤 각도) 을 초기에 나타내는 200 ㎜ 의 직경 및 750 미크론의 두께를 갖는 실리콘 기판을 통해서 테스트가 수행되었다. 따라서, 이하의 표에서 설정된 컨디션들을 특정적으로 동작시키는 실시예 1 내지 실시예 7 각각은 접촉 이전에 ICP 소스에 의한 다양한 컨디션들 하에서 생성된 질소 플라즈마에서의 세정 및 노출이 수행된 2 개의 기판들 사이에서 결합 프로세스에 해당한다.
실시예 1 내지 실시예 7 에 대해 표면 처리가 수행된 챔버는 명칭 AMAT Centura DPS+ 으로 Applied Materials 에 의해 상용화된 디바이스이다. 또한, 실시예 1 내지 실시예 7 모두에서, 이하 설정된 동작 컨디션이 적용된다.
- 기판 홀더와 접지 사이의 전위차 : 0
- 플라즈마 활성화 단계 이전의 챔버내 압력 : 10-3 mT
- 플라즈마 활성화 단계 도중의 질소 부분 압력 : 5 mT
- 플라즈마 활성화 단계 도중의 질소 플럭스 : 100 sccm.
Figure 112010077331332-pct00004
플라즈마 활성 단계 이전에, 모든 기판은 Caro 세정으로 세정된 후 RCA 세정 (SC1 및 SC2) 으로 세정되었다. 한편, 실시예 4 의 기판들에는 플루오르화 수소 처리가 수행되어 소수성 표면 및 표면에서의 산화물 제거가 획득된다. 실시예 4 에서의 다른 표면 처리 컨디션은 실시예 1 에서의 컨디션과 동일하다. 실시예 2 및 실시예 3 의 동작 컨디션은, 실시예 1 에서는 60 초, 실시예 2 에서는 30 초 그리고 실시예 3 에서는 90 초인 질소 플라즈마에 대한 기판의 노출 시간을 제외하고는 실시예 1 에서의 컨디션과 동일하다. 실시예 5 의 동작 컨디션은, 실시예 5 에서는 500 W 이고 실시예 1 에서는 800 W 인 고주파 생성기 전력을 제외하고는 실시예 1 의 컨디션과 동일하다. 실시예 6 및 실시예 7 의 동작 컨디션은, 실시예 1 에서는 250℃ 이고, 실시예 6 에서는 150℃ 이고, 실시예 7 에서는 350℃ 인 기판 홀더의 온도를 제외하고는 실시예 1 의 컨디션과 동일하다.
기판들 내에 형성된 표면 박막 및 2 개의 기판이 접촉된 이후에 획득된 접합 계면는, X-레이 광전자 방출 분광학 (XPS), X-레이 반사율 (XRR), 퓨리에 변환 적외선 분광학 (FTIR) 및 스캐닝 어쿠스틱 마이크로스코프 (SAM) 와 같은 상이한 분석 기술에 의해 특징화되었다.
수행된 상이한 분석은 질화 실리콘 산화물 막의 존재를 증명한다. 실시예 1 및 실시예 4 에서 획득된 필름의 조성은, 플라즈마 처리 챔버에 연결된 X-선 광전자 방출 분광학에 의해 특징화되었다. 실시예 1 에 따라서 처리된 기판들에 대해 이루어진 측정들은 시간 경과에 따라 안정적인 (주 종 (majority species) Si, O 및 N 만이 정량화된) Si48N38O14 의 박막의 존재를 나타냈다. 실시예 4 에 대해, 또한, 측정들은 시간 경과에 따라 안정적인 Si48N45O7 의 박막의 존재를 나타냈다.
고해상도 X-선 반사율 (HR-XRR) 에 의한 분석은, 실시예 1 및 실시예 2 에 대해, 각각의 기판의 실리콘 산질화물 박막이 약 2 ㎚ 의 두께를 갖는다는 것을 가능하게 한다. 또한, 질소 플라즈마로의 노출 도중에 형성된 필름의 전자 밀도의 증가는 실리콘의 밀도와 비교하여 관찰될 수 있다. 예를 들어, 실시예 1 에 형성된 필름의 최대 값
Figure 112010077331332-pct00005
ρ/ρsi 은 적어도 18% 인 반면에, 실시예 2 에서는 적어도 20% 이다. 특히, 플라즈마 활성화 단계가 수행되지 않지만 세정 단계에 대한 실시예 1 에서와 동일한 컨디션을 포함하는 종래 기술에 따른 접합 방법에 의해 그리고 실시예 1 에 따른 접합 방법에 의해 각각 획득된 2 개의 실리콘 기판들을 갖는 접합된 구조체에서의
Figure 112010077331332-pct00006
ρ/ρsi 대 깊이 z 의 변동에 해당하는 전자 밀도의 증가가 도 5 및 도 6 에 도시된다. 상이한 온도에 대한 전자 밀도 값 ρ 대 깊이는, F. Rieutord 등 (Physical review B, Volume 63, 125408) 에 의한 논문 "High-energy x-ray reflectivity of buried interfaces created by wafer bonding" 에 기록된 것과 같은 X-선 반사율 (XRR) 에 의해 획득된다. 또한, 도 5 는 각각의 필름의 두께가 측정되는 것을 가능하게 한다.
또한, 실시예 1 내지 실시예 7 에 따라서 형성된 모든 필름에 대해, SAM (약 ±30㎛ 의 횡 해상도를 갖는 SAM) 에 의한 분석은, 2 개의 접합된 기판들의 접합 계면가 임의의 결함 (버블의 부재) 을 나타내지 않고 접합 이후에 수행될 수도 있는 임의의 어닐링의 온도에서 그리고 주변 온도에서 1300℃ 까지의 범위의 온도에서 안정적이라는 것을 관찰하는 것을 가능하게 한다.
실시예 1 내지 실시예 7 에 따라서 제조된 모든 필름에 대한 -OH 표면 및 체적 접합의 부재 및 -N-H 접합의 존재는 FTIR-MIR 분광학에 의해 관찰된다. 예를 들어, 도 7 은 (질소 플라즈마에 의한 활성화를 하지 않은 실시예 1 의 세정 컨디션 하에서) 실시예 1 에서 형성된 실리콘 산질화물 박막의 주변 온도에서 FTIR 스펙트럼 (플롯 A) 및 종래 기술에 따른 접합 방법 도중에 형성된 실리콘 산화물의 FTIR 스펙트럼 (플롯 B) 을 나타낸다.
따라서, 플라즈마 및 기판 홀더 및 접지 사이의 낮은 또는 유리하게는 거의 0 의 전위차를 갖는 ICP 모드에서 제어되는 질소 플라즈마에 의한 활성화는, 넓은 후-접합 어닐링 온도 범위에서 임의의 접합 결함을 나타내지 않는 접합이 획득되는 표면 처리 기술이다.
ICP 모드에서 제어되는 질소 플라즈마에 의한 활성화는, 실리콘 산질화물 막을 제조하기 위해 이미 사용되었다. 예를 들어, Hideo Kitagawa (Japanese Journal of Applied Physics, Vol 46, n°8A, 2007 년 5304-5312 페이지) 에 의한 논문 "Mechanism of Plasma Nitridation of Silicon Dioxide Employing Surface-Wave and Inductively Coupled Plasma Sources" 는 MOSFEP 트랜지스터에서 게이트 유전체로서 실리콘 산질화물 막을 제조하기 위한 표면 처리의 이용을 보고한다.
한편, 본 발명에 따르면, 이러한 표면 처리는 기판 홀더와 플라즈마 사이의 낮은 또는 거의 0 의 전위차를 2 개의 플레이트가 갖도록 그 2 개의 플레이트의 접합 처리에 사용되고, 이는 (후-접합 어닐링 온도가 어떻더라도 결함이 부재하여) 접합 계면의 결함율이 현저하게 개선되는 것을 가능하게 한다. 특히, 이 개선은 플레이트 표면에서의 전자 밀도 (전자 치밀화) 가 증가되는 것을 가능하게 하는 적어도 수십 나노미터, 그리고 5 ㎚ 미만의 두께를 갖는 적어도 하나의 실리콘 산질화물 표면 박막의 생성에 의해 획득된다.
또한, 본 발명에 따른 접합 방법은, 2 개의 기판들이 접촉되기 전에 실리콘-온-절연체 (SOI) 기판을 제조하고 가스 이온 주입 단계를 포함하는데 사용된 방법에 공동으로 적용되는 것이 유리하다. "SmartCutTM" 의 명칭으로 알려진 이러한 방법은 유럽 특허 출원 EP-A-0533551 에 설명된다. 또한, 본 발명에 따른 접합 방법은, 단일-결정 층을 갖는 적층된 구조체가 매립된 산화물 층 위에 생성될 수 있는 "Bond- and Etch-Back Silicon on Insulator" (각각 "Bonded Silicon on Insulator") 을 나타내는 소위 BESOI (각각, BSOI) 로 지칭되는 프로세스에 공동으로 적용될 수 있다.

Claims (14)

  1. 2 개의 플레이트들을 직접 접합하는 방법으로서,
    상기 2 개의 플레이트들 각각은, 상기 플레이트의 표면에 실리콘 또는 실리콘 산화물로 이루어진 박층을 포함하고,
    상기 2 개의 플레이트들의 각각의 박층들 사이를 접촉시키는 단계 이전에,
    유도 결합형 플라즈마 소스에 의해 생성된 질소계 플라즈마에 의해 그리고 상기 플레이트를 지지하는 기판 홀더와 상기 질소계 플라즈마 사이에서 50 V 미만의 전위차 존재하에서, 적어도 하나의 플레이트의 상기 박층에 5㎚ 미만의 두께를 갖는 실리콘 산질화물의 표면 박막 (superficial thin film) 을 형성하는 단일 표면 처리 단계를 수행하는 것을 특징으로 하는 직접 접합 방법.
  2. 제 1 항에 있어서,
    상기 전위차는 15V 미만인 것을 특징으로 하는 직접 접합 방법.
  3. 제 2 항에 있어서,
    상기 기판 홀더와 상기 질소계 플라즈마가 동일한 전위에 있는 것을 특징으로 하는 직접 접합 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단일 표면 처리의 시간은 5 분 미만인 것을 특징으로 하는 직접 접합 방법.
  5. 제 4 항에 있어서,
    상기 단일 표면 처리의 시간은 30 초와 90 초 사이에 포함되는 것을 특징으로 하는 직접 접합 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 홀더는 상기 단일 표면 처리 도중에 150℃ 와 350℃ 사이에 포함된 온도에서 유지되는 것을 특징으로 하는 직접 접합 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단일 표면 처리 도중에 질소 부분 압력은 6Pa 이하인 것을 특징으로 하는 직접 접합 방법.
  8. 제 7 항에 있어서,
    상기 단일 표면 처리 도중에 상기 질소 부분 압력은 1 Pa 이하인 것을 특징으로 하는 직접 접합 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 플레이트의 실리콘 산화물로 이루어진 상기 박층은 자연 실리콘 산화물의 박층인 것을 특징으로 하는 직접 접합 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 플레이트의 실리콘 산화물로 이루어진 상기 박층은 습식 프로세스에 의해 형성되는 것을 특징으로 하는 직접 접합 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    하나의 플레이트의 실리콘 산화물로 이루어진 상기 박층은 열적 산화에 의해 형성되는 것을 특징으로 하는 직접 접합 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    하나의 플레이트의 실리콘 산화물로 이루어진 상기 박층은 증착에 의해 형성되는 것을 특징으로 하는 직접 접합 방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 플레이트는 상기 플레이트의 표면에 실리콘 또는 실리콘 산화물로 이루어진 상기 박층을 포함하는 반도체 기판에 의해 형성되는 것을 특징으로 하는 직접 접합 방법.
  14. 제 13 항에 있어서,
    상기 반도체 기판은 게르마늄계인 것을 특징으로 하는 직접 접합 방법.
KR1020107026487A 2008-05-26 2009-04-28 직접 접합 방법에서의 질소-플라즈마 표면 처리 KR101453135B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0802833A FR2931585B1 (fr) 2008-05-26 2008-05-26 Traitement de surface par plasma d'azote dans un procede de collage direct
FR0802833 2008-05-26
PCT/FR2009/000502 WO2009153422A1 (fr) 2008-05-26 2009-04-28 Traitement de surface par plasma d'azote dans un procédé de collage direct

Publications (2)

Publication Number Publication Date
KR20110010740A KR20110010740A (ko) 2011-02-07
KR101453135B1 true KR101453135B1 (ko) 2014-10-27

Family

ID=40085439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107026487A KR101453135B1 (ko) 2008-05-26 2009-04-28 직접 접합 방법에서의 질소-플라즈마 표면 처리

Country Status (8)

Country Link
US (1) US8318586B2 (ko)
EP (1) EP2304787B1 (ko)
JP (1) JP5661612B2 (ko)
KR (1) KR101453135B1 (ko)
CN (1) CN102047410B (ko)
AT (1) ATE529891T1 (ko)
FR (1) FR2931585B1 (ko)
WO (1) WO2009153422A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
CN102222637A (zh) * 2011-06-23 2011-10-19 北京大学 一种绝缘体上锗衬底的制备方法
US9589801B2 (en) 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
KR20130141985A (ko) * 2012-06-18 2013-12-27 삼성전자주식회사 2개 표면을 결합시키는 방법 및 그에 의하여 제조된 구조물
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
KR102182791B1 (ko) 2013-09-25 2020-11-26 에베 그룹 에. 탈너 게엠베하 기판 본딩 장치 및 방법
KR102287811B1 (ko) * 2014-10-31 2021-08-09 삼성전자주식회사 2개 표면을 결합시키는 방법 및 그에 의하여 제조된 구조체, 및 상기 구조체를 포함하는 미세유동 장치
TWI741988B (zh) * 2015-07-31 2021-10-11 日商新力股份有限公司 堆疊式透鏡結構及其製造方法,以及電子裝置
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
US9496239B1 (en) * 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US9716088B1 (en) 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
US9941241B2 (en) * 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9620479B1 (en) 2016-06-30 2017-04-11 International Business Machines Corporation 3D bonded semiconductor structure with an embedded resistor
US9773741B1 (en) 2016-08-17 2017-09-26 Qualcomm Incorporated Bondable device including a hydrophilic layer
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
FR3074959B1 (fr) * 2017-12-08 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage par adhesion directe
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10859981B1 (en) 2019-10-21 2020-12-08 Quantum Valley Ideas Laboratories Vapor cells having one or more optical windows bonded to a dielectric body
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US20220320035A1 (en) * 2021-03-31 2022-10-06 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
US11307233B1 (en) 2021-04-13 2022-04-19 Quantum Valley Ideas Laboratories Vapor cells having stacks of layers defining target three-dimensional volumes for internal cavities
FR3131434B1 (fr) * 2021-12-29 2023-12-15 Commissariat Energie Atomique Procédé d’activation d’une couche exposée
CN116022731B (zh) * 2023-02-17 2023-07-07 西南应用磁学研究所(中国电子科技集团公司第九研究所) 一种基于wlp工艺的mems磁通门传感器的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079353A (ja) * 2003-08-29 2005-03-24 Tadatomo Suga 基板接合方法、照射方法、および基板接合装置
KR20090037332A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5503704A (en) * 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
JP3294934B2 (ja) * 1994-03-11 2002-06-24 キヤノン株式会社 半導体基板の作製方法及び半導体基板
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
WO2002084725A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7361572B2 (en) * 2005-02-17 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. STI liner modification method
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079353A (ja) * 2003-08-29 2005-03-24 Tadatomo Suga 基板接合方法、照射方法、および基板接合装置
KR20090037332A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법

Also Published As

Publication number Publication date
EP2304787B1 (fr) 2011-10-19
US8318586B2 (en) 2012-11-27
CN102047410B (zh) 2014-03-26
FR2931585B1 (fr) 2010-09-03
WO2009153422A8 (fr) 2010-12-23
ATE529891T1 (de) 2011-11-15
KR20110010740A (ko) 2011-02-07
EP2304787A1 (fr) 2011-04-06
CN102047410A (zh) 2011-05-04
WO2009153422A1 (fr) 2009-12-23
US20110129986A1 (en) 2011-06-02
JP2011523784A (ja) 2011-08-18
JP5661612B2 (ja) 2015-01-28
FR2931585A1 (fr) 2009-11-27

Similar Documents

Publication Publication Date Title
KR101453135B1 (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
US10312217B2 (en) Method for low temperature bonding and bonded structure
US7670929B2 (en) Method for direct bonding two semiconductor substrates
JP5572347B2 (ja) Soi基板の作製方法
TWI590341B (zh) 晶圓永久結合之方法及裝置
JP2009501440A (ja) 厚い絶縁層の粗さを減少させるための方法
US7235461B2 (en) Method for bonding semiconductor structures together
CN104488066B (zh) 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
US9659777B2 (en) Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
JP4549726B2 (ja) 半導体ウエハの接着前表面処理
US20140174649A1 (en) Surface treatment by chlorinated plasma in a bonding method
US8382933B2 (en) Molecular bonding method with cleaning with hydrofluoric acid in vapor phase and rinsing with deionized water
JP5364345B2 (ja) Soi基板の作製方法
Zhu et al. Formation of silicon on plasma synthesized SiOxNy and reaction mechanism
JP2023174562A (ja) 強塩基に補助された直接接合方法
RADT et al. Silicon wafer bonding using deposited and thermal oxide: A comparative study

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee