JP2003188107A

JP2003188107A - 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ

Info

Publication number: JP2003188107A
Application number: JP2001386729A
Authority: JP
Inventors: Tetsushi Oka; 哲史岡
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2001-12-19
Filing date: 2001-12-19
Publication date: 2003-07-04

Abstract

(57)【要約】【課題】ウエーハの反りが小さく、ゲッタリング能力
の高いポリシリコン膜を有する高品質な半導体エピタキ
シャルウエーハを安価に高生産性で製造する。【解決手段】半導体ウエーハの表裏面にドーパント揮
散防止用保護膜を形成し、前記半導体ウエーハの表面に
形成したドーパント揮散防止用保護膜を除去した後、前
記半導体ウエーハを反応炉内に配置し、前記反応炉内に
エピタキシャル成長ガスを導入することにより、前記反
応炉内に配置した半導体ウエーハの表面にエピタキシャ
ル膜を、裏面にポリシリコン膜を、それぞれ同時に形成
する半導体エピタキシャルウエーハの製造方法。およ
び、半導体ウエーハの表面にエピタキシャル膜が形成さ
れ、前記半導体ウエーハの裏面にドーパント揮散防止用
保護膜が形成され、前記ドーパント揮散防止用保護膜上
に前記エピタキシャル膜と同じ導電型を有するポリシリ
コン膜が形成されている半導体エピタキシャルウエー
ハ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は安価でゲッタリング
能力の高い高品質の半導体エピタキシャルウエーハ及び
その製造方法に関する。

【０００２】

【従来の技術】半導体エピタキシャルウエーハは、その
優れた特性から広く個別半導体やバイポーラＩＣ等を製
造するウエーハとして、古くから用いられてきた。ま
た、ＭＯＳＬＳＩについても、ソフトエラーやラッチ
アップ特性が優れている事から、マイクロプロセッサユ
ニットやフラッシュメモリデバイスに広く用いられてい
る。半導体エピタキシャルウエーハの優れた特性の一例
としては、単結晶製造時に導入される、ＣＯＰ（Ｃｒｙ
ｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ）
等のいわゆるＧｒｏｗｎ−ｉｎ欠陥が実質的に存在しな
いので、ＤＲＡＭの信頼性等の不良が低減するというこ
とがあげられ、需要はますます拡大している。

【０００３】ここで、半導体エピタキシャルウエーハの
従来技術による製造方法の一例を説明する。半導体単結
晶インゴットは、一般的にチョクラルスキー（ＣＺ）法
またはフローティングゾーン（ＦＺ）法等により育成さ
れる。育成された半導体単結晶インゴットは、切断さ
れ、直径を揃えるために丸め加工（円筒研削工程）が施
される。この半導体単結晶インゴットからウエーハ状の
半導体ウエーハが切り出され（スライス加工工程）、切
り出された半導体ウエーハの周辺部の角を落とすために
面取り（ベベリング加工工程）が施される。さらに、こ
の半導体ウエーハ表面の凹凸を無くし、平坦度を高め、
表面の傷を最小にする為に機械研磨（ラッピング加工工
程；この段階でラップドウエーハと呼ぶ）が施され、機
械研磨時に半導体ウエーハの表面層に形成された研磨歪
み層が混酸エッチングにより除去される（エッチング工
程；この段階でエッチドウエーハと呼ばれる）。

【０００４】次いで、オートドーピングを防止するため
の保護膜（ドーパント揮散防止用保護膜）が半導体ウエ
ーハの表裏面上に形成され、その後、機械的研磨では取
り除くことができない表面の傷を化学的かつ機械的に研
磨（化学的機械的研磨；ＣＭＰ）をすることで半導体ウ
エーハの表面を鏡面状にするための鏡面研磨（ミラーポ
リッシュ工程；この段階でポリッシュドウエーハと呼ば
れる）が施され、この研磨された半導体ウエーハの表面
にエピタキシャル膜を形成する工程を経て半導体エピタ
キシャルウエーハを製造している。

【０００５】ここでオートドーピングについて、説明を
補足する。半導体ウエーハ上に半導体単結晶薄膜を気相
成長させるエピタキシャル工程においては、その半導体
ウエーハは、通常、おおよそ１０００〜１２００℃の高
温にさらされる。その際、その半導体ウエーハ中に含ま
れていたドーパントがエピタキシャル成長を行う気相中
に揮散し、エピタキシャル膜に取り込まれる現象、いわ
ゆるオートドーピング現象が発生する。特に、従来から
ロジックデバイス用半導体エピタキシャルウエーハの製
造には、不純物を高濃度にドープしてＰ型あるいはＮ型
のいずれかの導電型を備えたゲッタリング効果が高い低
抵抗率の半導体ウエーハがエピタキシャル膜形成用の基
板として用いられ、この場合、オートドーピングの発生
が顕著となる。

【０００６】すなわち、このような高濃度にドープされ
た半導体ウエーハを加熱させた場合に、ドーパント揮散
防止用保護膜が半導体ウエーハに形成されていないと、
半導体ウエーハにドープしてあるボロンやリン、アンチ
モン、ヒ素等の不純物が半導体ウエーハから飛び出し、
エピタキシャル成長膜に入り込むオートドーピング現象
が生じ、所望する抵抗率のエピタキシャル膜が得られな
い。その結果、半導体エピタキシャルウエーハの電気特
性が変化してしまい、このエピタキシャル膜を用いて作
製した半導体素子が設計通りの特性を示さず不良とな
る。

【０００７】オートドーピングによる影響を極力小さく
するために、半導体エピタキシャルウエーハの製造工程
には、酸化膜（例えばＳｉＯ_２）や窒化膜（例えばＳｉ
_３Ｎ _４）等のドーパント揮散防止用保護膜を化学気相成
長（ＣＶＤ；Chemical VaporDeposition）法や熱酸化
法、熱窒化法等を用いることにより半導体ウエーハ裏面
に形成する工程が、不可欠な製造工程となっている。特
に、オートドーピングが顕著となる抵抗率が低い半導体
ウエーハ上にエピタキシャル膜を形成する場合だけでは
なく、抵抗率が高い半導体ウエーハを用いる場合であっ
ても高抵抗エピタキシャル膜を得ようとする場合には、
同様に必要不可欠な製造工程と言える。ここで、半導体
ウエーハの抵抗率について触れるとドーパントがＢの場
合は０．００３〜５０００Ω・ｃｍ、Ｐの場合は０．０
０６〜１００００Ω・ｃｍ、Ａｓは０．００３〜０．０
１Ω・ｃｍ、Ｓｂは０．０１〜０．５Ω・ｃｍの範囲が
可能である。

【０００８】一方、このような半導体エピタキシャルウ
エーハを用いて半導体デバイスを製造する工程では、種
々の重金属汚染に曝されることになり、この結果、半導
体デバイスの性能、歩留まり、信頼性が低下してしま
う。特に最先端のデバイスに必要とされる重金属不純物
の濃度は１×１０^１０ａｔｏｍｓ／ｃｍ^２以下と考えら
れており、重金属不純物は極力減少させなければならな
い。半導体エピタキシャルウエーハにおいても、このよ
うな半導体デバイスへの重金属不純物の影響を低減させ
る技術の一つとしてゲッタリング技術の重要性がますま
す高くなってきている。

【０００９】このようなゲッタリング効果を高める手法
として、半導体ウエーハの裏面にポリシリコンを堆積さ
せる方法（ＰＢＳ；Poly Back Seal）が知られてお
り、半導体エピタキシャルウエーハにおいても適用され
てきている。ＰＢＳ法は、半導体エピタキシャルウエー
ハの裏面に約１μｍ乃至１．５μｍ程度のポリシリコン
膜を６５０℃程度のＣＶＤ法で成長させるものであり、
形成されたポリシリコン膜中のポリシリコンの粒界に各
種重金属不純物をゲッタリングさせるものである。

【００１０】

【発明が解決しようとする課題】ところで、近年、半導
体デバイスの高集積化、高精度化がますます進み、半導
体ウエーハも大口径化の一途をたどっていて、特に直径
２００ｍｍ以上の大口径の半導体ウエーハに対する需要
が増大している。このような直径２００ｍｍ以上の大口
径半導体ウエーハのエピタキシャル成長においては、エ
ピタキシャル膜の膜厚均一性および抵抗率分布の均一
性、遷移幅（異なるドーパント濃度を持つエピタキシャ
ル膜と半導体ウエーハの境界付近で、ドーパント濃度が
遷移する領域の幅）低減、金属汚染低減などの品質を実
現するため、低温エピタキシャル成長プロセスが適用さ
れはじめている。低温エピタキシャル成長に用いられる
半導体ウエーハは、上記品質を満足するため、従来の高
温エピタキシャル成長に比べて、さらに厳しいウエーハ
の平坦度の向上や反りの低減が求められる。

【００１１】しかしながら、前述したＰＢＳ法によりポ
リシリコン膜を形成した半導体ウエーハはゲッタリング
効果が高い一方で、半導体ウエーハの裏面にポリシリコ
ンを堆積させる工程を必要とする。また、ＰＢＳ膜付き
半導体ウエーハを半導体エピタキシャルウエーハ用の基
板ウエーハとして用いた場合、従来のエピタキシャル膜
成長温度は１０００℃以上なので、エピタキシャル膜成
長中にポリシリコンの粒形が拡大したり、結晶化してし
まったりして、ゲッタリング能力が低下してしまう問題
がある。

【００１２】またＰＢＳ法では、半導体ウエーハの片面
にポリシリコンを形成するため、半導体ウエーハに対す
るストレスが大きくなって半導体ウエーハが反ってしま
う欠点がある。特に、半導体ウエーハの裏面に形成され
たドーパント揮散防止用保護膜上にポリシリコンを堆積
すると、表面の平坦度が低下し、半導体ウエーハに対す
るストレスがより大きくなって反り量が顕著に大きくな
ってしまう。特に大口径ウエーハではその影響は顕著で
ある。そのため、半導体デバイスの製造工程にあるフォ
トリソ工程などのような厳しい平坦度を要求される工程
で不具合が生じてくる。

【００１３】更に、半導体ウエーハの裏面にドーパント
揮散防止用保護膜並びにポリシリコン膜を順次形成した
場合には、形成工程中に上述した半導体ウエーハの反り
だけでなく、半導体ウエーハに対するストレスがあまり
にも大きくなるため、半導体ウエーハ中に新たに結晶欠
陥が生じることが危惧される。

【００１４】加えてＰＢＳ法では、ポリシリコンを半導
体ウエーハの表裏面に堆積させた後、エピタキシャル膜
を成長させる前に、半導体ウエーハ表面のポリシリコン
を除去するために、裏面のポリシリコン膜を保護した上
でエッチングにより表面のポリシリコン膜のみを除去し
たり、平面研削により表面のポリシリコン膜のみを除去
した後、研磨する手法があるが、いずれも工程が大幅に
追加されることになり、管理が複雑になるため、生産性
も低下しコストアップにもなるという問題がある。

【００１５】従って、本発明はこのような問題点に鑑み
てなされたもので、半導体ウエーハ上に成長するエピタ
キシャル膜の膜厚均一性、抵抗率分布の均一性、及び狭
い遷移幅を維持したまま、半導体ウエーハに及ぼすスト
レスが小さく、反りが小さくなり、しかも、表面のポリ
シリコン膜をエッチング等で除去する等の特別な工程を
加えることなく、表面の平坦度が優れ、エピタキシャル
膜成長後も裏面にゲッタリング能力の高いポリシリコン
膜を有する半導体エピタキシャルウエーハを安価に高品
質でしかも高生産性で製造し供給する事を主たる目的と
する。

【００１６】

【課題を解決するための手段】上記課題を解決するため
の本発明は、半導体エピタキシャルウエーハの製造方法
であって、少なくとも、半導体ウエーハの表裏面にドー
パント揮散防止用保護膜を形成し、前記半導体ウエーハ
の表面に形成したドーパント揮散防止用保護膜を除去し
た後、前記半導体ウエーハを反応炉内に配置し、前記反
応炉内にエピタキシャル成長用ガスを導入することによ
り、前記反応炉内に配置した半導体ウエーハの表面にエ
ピタキシャル膜を、裏面にポリシリコン膜を、それぞれ
同時に形成することを特徴とする半導体エピタキシャル
ウエーハの製造方法である（請求項１）。

【００１７】このように、本発明の半導体エピタキシャ
ルウエーハの製造方法では、例えば熱酸化法あるいはＣ
ＶＤ法により酸化膜等のドーパント揮散防止用保護膜を
形成した半導体ウエーハを用意し、前記半導体ウエーハ
の表面のドーパント揮散防止用保護膜をエッチングある
いは研削等により除去した後、半導体ウエーハの表面を
鏡面研磨する。この半導体ウエーハを反応炉内に複数枚
配置し、エピタキシャル成長用ガスを反応炉内に導入す
ることで、鏡面となって結晶格子が整然と並んでいる表
面にはエピタキシャル膜が、ドーパント揮散防止用保護
膜が形成されている裏面にはポリシリコン膜が、それぞ
れ同時に形成される。

【００１８】このような製造方法を取ることで、一つの
工程で、エピタキシャル膜とポリシリコン膜が同時に形
成され、裏面にポリシリコン膜が形成された半導体エピ
タキシャルウエーハを多数枚得る事ができる。したがっ
て、従来のＰＢＳ法のように、独立したポリシリコン膜
を形成する工程は不要となり、生産性を向上させること
ができる。また、エピタキシャル膜とポリシリコン膜を
反応炉内でエピタキシャル成長用ガスを流して同時に形
成するため、半導体ウエーハの表面と裏面に同一の材質
の膜が形成されることとなり、半導体ウエーハに対する
ストレスも小さくなり、ウエーハ表面の平坦度が保た
れ、反り量も小さい半導体エピタキシャルウエーハを製
造することができる。また本発明の方法では、従来の方
法のような、ポリシリコン膜を半導体ウエーハの表裏面
に形成した後、エピタキシャル膜を成長させる前に半導
体ウエーハ表面のポリシリコンを除去する工程が不要と
なるため、工程を省くことができ、生産性を向上させる
ことができる。そして、本発明では特に裏面にドーパン
ト揮散防止用保護膜が形成されたウエーハに対して同時
にエピタキシャル成長とポリシリコン膜の形成を行うた
め、これらの工程で生じるオートドーピングによる影響
が小さいという利点がある。

【００１９】なお、半導体ウエーハの表面上のエピタキ
シャル膜については、半導体デバイスが設計値どうりに
機能するため、エピタキシャル膜に所定の抵抗率が規格
されている。そのため、エピタキシャル膜を成長させる
際に、所定の規格抵抗率のエピタキシャル膜が得られる
ようにドーパントを添加する場合がある。ここで、添加
するドーパントとして、一般的に、ｎ型エピタキシャル
膜にはリン（Ｐ）、ｐ型エピタキシャル膜にはボロン
（Ｂ）があげられる。一方、本発明の方法では、ポリシ
リコン膜がエピタキシャル膜と同時に形成されるため、
上記ドーパントを含有して、半導体ウエーハの裏面に前
記エピタキシャル膜と同じ導電型を有するように形成さ
れることになる。そのため、重金属不純物がポリシリコ
ンの粒界にゲッタリングされるだけでなく、ポリシリコ
ン中のドーパント、例えばＮａなどはリンに、Ｆｅなど
はボロンにもゲッタリングされるようになり、ゲッタリ
ング効果がさらに向上することになるため、より効果的
である。

【００２０】また本発明は、半導体エピタキシャルウエ
ーハの製造方法であって、少なくとも、半導体ウエーハ
の裏面のみにドーパント揮散防止用保護膜を形成し、前
記半導体ウエーハを反応炉内に配置し、前記反応炉内に
エピタキシャル成長用ガスを導入することにより、前記
反応炉内に配置した半導体ウエーハの表面にエピタキシ
ャル膜を、裏面にポリシリコン膜を、それぞれ同時に形
成することを特徴とする半導体エピタキシャルウエーハ
の製造方法である（請求項２）。

【００２１】このように本発明の方法では、初めから半
導体ウエーハの裏面のみにドーパント揮散防止用保護膜
を形成してから、その半導体ウエーハの表面にエピタキ
シャル膜を、裏面にポリシリコンをそれぞれ同時に形成
することもできる。この方法では、半導体ウエーハ表面
に形成されたドーパント揮散防止用保護膜を除去する必
要がないため、簡素化された工程により、生産性を一層
向上させることができる。なお、上述してきたような半
導体ウエーハの片面にドーパント揮散防止用保護膜を形
成した状態では、半導体ウエーハに多少の反りが生じる
場合がある。しかし、その場合は、あらかじめドーパン
ト揮散防止用保護膜を堆積した後の反り量を考慮して、
その反り量の分だけ逆に反らせた半導体ウエーハを用意
しておけばよい。

【００２２】この場合、前記ドーパント揮散防止用保護
膜として酸化膜を形成することが好ましい（請求項
３）。このように、ドーパント揮散防止用保護膜として
酸化膜を形成することとすれば、酸化膜はＣＶＤ法また
は熱酸化法により容易に形成することができるため、好
ましい。

【００２３】この場合、前記酸化膜の厚さを５ｎｍ〜１
０００ｎｍとすることが好ましい（請求項４）。前述の
エピタキシャル膜及びポリシリコン膜を同時に形成する
工程においては、エピタキシャル膜及びポリシリコン膜
が形成される前に、ウエーハ表面の自然酸化膜を除去す
るため、水素雰囲気中で半導体ウエーハを加熱（水素ベ
ーク）することがあり、このときウエーハ表裏面の酸化
膜も多少還元除去されてしまう。従って、酸化膜の厚さ
が５ｎｍ未満では、水素ベーク中に半導体裏面の酸化膜
が無くなってしまい、後のポリシリコン膜の形成時に、
ポリシリコン膜のグレインサイズが拡大してしまった
り、単結晶化してしまう場合がある。一方、酸化膜の厚
さが１０００ｎｍを越えるのは、オートドーピングの防
止効果の大きさに変わりがないが、酸化膜の形成に時間
がかかり生産性が低下する。また、特に前述の初めから
半導体ウエーハの裏面にのみドーパント揮散防止用保護
膜を形成する方法では、その膜厚を大きくすると半導体
ウエーハの反り量がかなり大きくなり、そのような反り
量を予め半導体ウエーハに形成しておくことが難しくな
るので、酸化膜厚さは１０００ｎｍ以下とすることが好
ましい。

【００２４】なお、この場合、酸化膜厚さは特に１０〜
６００ｎｍとすることが好ましい。酸化膜厚さが１０ｎ
ｍ以上であれば、前述の自然酸化膜除去のための水素ベ
ークにより、半導体ウエーハ裏面にドーパント揮散防止
用保護膜として形成された酸化膜が除去されることはほ
とんどなく、酸化膜厚さが６００ｎｍ以下であれば、初
めから半導体ウエーハの裏面のみに酸化膜を形成して
も、ウエーハの反り量は後のデバイス作製工程等で問題
にならないほど小さなものとなるからである。

【００２５】そして、本発明では、前記半導体ウエーハ
は全面Ｎ領域からなるウエーハまたはＣＯＰ低減処理が
施されたウエーハを用いることが好ましい（請求項
５）。このようにエピタキシャルウエーハの基板となる
半導体ウエーハとして、ＣＯＰのない全面Ｎ領域からな
るウエーハまたはＣＯＰ低減処理が施されたウエーハを
用いれば、半導体ウエーハ表面に形成されるエピタキシ
ャル膜に、基板にあるＣＯＰに起因した欠陥が発生する
ことを防止することができる。

【００２６】なお、本発明でいう全面Ｎ領域からなるウ
エーハとは、ＣＺ法による単結晶引上げ時のＶ／Ｇ
（Ｖ：引上速度、Ｇ：結晶固液界面軸方向温度勾配）を
制御して、育成される単結晶のＣＯＰなどのＧｒｏｗｎ
−ｉｎ欠陥を低減し、そのような単結晶から製造された
ウエーハのことである。またＣＯＰ低減処理が施された
ウエーハとは、例えば、窒素ドープウエーハ、水素アニ
ールウエーハ、イントリンシックゲッタリングウエー
ハ、窒素ドープアニールウエーハをいう。

【００２７】この場合、前記エピタキシャル成長用ガス
としてＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ _３Ｈ_８、ＳｉＨ_２Ｃ
ｌ_２、ＳｉＨＣｌ_３またはＳｉＣｌ_４を用いることが好
ましい（請求項６）。このように、エピタキシャル成長
用ガスとして、例えばＳｉＨ_４、Ｓｉ_２Ｈ_６やＳｉ_３Ｈ
_８を使用した場合は、分解温度が低くオートドーピング
現象も小さいため、薄膜のエピタキシャル膜成長に適し
たものとなる。ＳｉＨ_２Ｃｌ_２を使用した場合も比較的
低温で分解するため、オートドーピングと外方拡散が抑
えられ、薄膜エピタキシャル成長に適したものとなる。
ＳｉＨＣｌ_３やＳｉＣｌ_４を使用した場合は、成長速度
が大きいという利点を有する。

【００２８】この場合、前記エピタキシャル膜並びに前
記ポリシリコン膜を形成する温度を６００℃〜１０００
℃とすることが好ましい（請求項７）。これは、エピタ
キシャル膜を形成する温度が６００℃未満では、成長速
度が小さく生産性が悪化する場合があるからである。ま
た、温度が１０００℃を越えると、成長中またはその後
の熱処理において、ポリシリコン膜のグレインサイズが
大きくなったり単結晶化したりする場合があるので、ゲ
ッタリング効果が低下してしまうことがあるからであ
る。

【００２９】なお、この場合、成長温度は６５０〜９５
０℃とすることがさらに好ましい。成長温度を６５０℃
以上とすれば、成長速度を十分に速めることができ、生
産性を向上させることができる。また、９５０℃以下と
すれば、エピタキシャル膜を形成する熱処理により、ポ
リシリコン膜が単結晶化してゲッタリング効果が低下す
ることをほとんど防ぐことができる。

【００３０】この場合、前記反応炉としてホットウォー
ル型の低圧化学気相成長装置を使用することが好ましい
（請求項８）。このような、ホットウォール型のＬＰＣ
ＶＤ装置を使用することにより、多数枚のウエーハを高
密度で収容した状態でバッチ処理することができるた
め、ポリシリコン膜付きの半導体エピタキシャルウエー
ハの大量生産が可能となる。

【００３１】また、上記本発明の製造方法により製造さ
れた半導体エピタキシャルウエーハ（請求項９）は、例
えば、半導体エピタキシャルウエーハであって、半導体
ウエーハの表面にエピタキシャル膜が形成され、前記半
導体ウエーハの裏面にドーパント揮散防止用保護膜が形
成され、前記ドーパント揮散防止用保護膜上に前記エピ
タキシャル膜と同じ導電型を有するポリシリコン膜が形
成されていることを特徴とする半導体エピタキシャルウ
エーハである（請求項１０）。

【００３２】このような半導体エピタキシャルウエーハ
は、半導体ウエーハの表面と裏面に単結晶か多結晶かの
相違があるだけで、その他は全く同一の材質の膜が形成
されているので、半導体ウエーハに対するストレスも小
さく、表面の平坦度が保たれ、反り量も小さく、新たな
結晶欠陥の発生もみられない。さらに、本発明の半導体
エピタキシャルウエーハは、エピタキシャル膜と同じド
ーパントを含有して、エピタキシャル膜と同じ導電型を
有するものである。そのため、重金属不純物がポリシリ
コンの粒界にゲッタリングされるだけでなく、ポリシリ
コン中のドーパントにもゲッタリングされるようにな
り、ゲッタリング効果がさらに向上することになるた
め、より効果的なものとなる。

【００３３】この場合、前記ドーパント揮散防止用保護
膜が酸化膜であることが好ましい（請求項１１）。この
ように、ドーパント揮散防止用保護膜が酸化膜であれ
ば、ＣＶＤ法または熱酸化法により容易にかつ緻密に形
成できるため、オートドープ防止効果が高いとともに半
導体エピタキシャルウエーハ全体として安価なものとす
ることができる。

【００３４】この場合、前記酸化膜の厚さが５ｎｍ〜１
０００ｎｍであることが好ましい（請求項１２）。この
ように、酸化膜の厚さが５ｎｍ〜１０００ｎｍであれ
ば、酸化膜が薄すぎてエピタキシャル膜およびポリシリ
コン膜形成前の水素ベークにより還元除去されることが
ないため、確実にオートドープを防止できるとともに、
裏面に十分なゲッタリングサイトとなるポリシリコン膜
が形成されたものとなり、酸化膜が厚すぎて生産性の悪
化やウエーハの反りが問題となることがないため、安価
なものとなる。

【００３５】この場合、前記半導体ウエーハが全面Ｎ領
域からなるウエーハまたはＣＯＰ低減処理が施されたウ
エーハであることが好ましい（請求項１３）。このよう
にエピタキシャル基板となる半導体ウエーハが、ＣＯＰ
のない全面Ｎ領域からなるウエーハまたはＣＯＰ低減処
理が施されたウエーハであれば、その表面に形成された
エピタキシャル膜には、基板に起因する結晶欠陥が存在
しないものとなる。

【００３６】

【発明の実施の形態】以下、図面等を用いて本発明の実
施の形態について説明するが、本発明はこれらに限定さ
れるものではない。まず、本発明の半導体エピタキシャ
ルウエーハを得るにあたり、エッチドウエーハを製造す
るところまでは原則として従来と同様の工程を経ること
ができる。

【００３７】但し、用いる基板となる半導体ウエーハ
は、全面Ｎ領域からなるウエーハまたはＣＯＰ低減処理
が施されたウエーハとするのが好ましい。このようなウ
エーハを用いれば、半導体ウエーハ表面に形成されるエ
ピタキシャル膜に、基板にあるＣＯＰに起因した欠陥が
発生することを防止することができるからである。この
場合、全面Ｎ領域からなるウエーハを製造するには、例
えば、特開２０００−１７８０９９号に開示されている
方法を適用すれば良い。すなわち、引き上げ炉内で結晶
の固液界面の周りに設けた断熱材等により炉内構造を調
節してＶ／Ｇ値を径方向の全面でＮ領域となるような値
としてシリコン単結晶を引き上げ、これらから全面Ｎ領
域のウエーハを得ることができる。

【００３８】また、ＣＯＰ低減処理が施されたウエーハ
としては、例えば窒素ドープを用いれば良い。窒素ドー
プウエーハとは、ＣＺ法による結晶成長時に窒素をドー
プしたウエーハのことである。窒素をドープすることに
よりＣＯＰの成長が抑制され、その大きさは約１００ｎ
ｍ以下となる。あるいは、このような窒素ドープウエー
ハをさらに水素、不活性ガス、もしくはそれらの混合ガ
ス雰囲気でアニールすることにより製造された窒素ドー
プアニールウエーハを用いることもできる。窒素ドープ
アニールウエーハは、アニールによりウエーハ表面のＣ
ＯＰが消滅されている。さらに、水素ガス雰囲気でアニ
ールされた水素アニールウエーハ、またはウエーハ内部
に分布した微小欠陥を拠点としてゲッタリングを行った
イントリンシックゲッタリングウエーハ等を用いること
ができる。

【００３９】そして、得られたウエーハの表裏面にドー
パント揮散防止用保護膜を形成し、表面のドーパント揮
散防止用保護膜を除去する。次にウエーハ表面に鏡面研
磨を施して、図４に示すような半導体ウエーハ２の裏面
のみにドーパント揮散防止用保護膜３が形成されたドー
パント揮散防止用保護膜付き半導体ウエーハ６を得るこ
とができる。

【００４０】あるいは、初めからエッチドウエーハの裏
面のみにドーパント揮散防止用保護膜を形成するように
してもよい。このように、半導体ウエーハの片面のみに
ドーパント揮散防止用保護膜が形成された状態であるた
め、特にＣＶＤ膜では膜形成後にウエーハが反る場合が
ある。このような場合は、ドーパント揮散防止用保護膜
を形成することにより半導体ウエーハが反る分だけの量
を逆方向に反らせたエッチドウエーハを準備すればよ
い。

【００４１】いずれの方法においても、ドーパント揮散
防止用保護膜は、例えば熱酸化法あるいはＣＶＤ法によ
り酸化膜や窒化膜膜を形成し、その厚さは５ｎｍ〜１０
００ｎｍとすることが好ましい。このようにしてドーパ
ント揮散防止用保護膜が形成された半導体ウエーハが準
備される。尚、裏面にのみ酸化膜を形成するには、例え
ばサセプタ上にウエーハの表面側が下になるように配置
し、ウエーハの裏面に向けて上からガスを吹き付けてＣ
ＶＤ法により酸化膜をウエーハの裏面にのみ形成させる
ようにすることができる。

【００４２】次に、例えば図２に示されるような縦型の
ホットウォール型ＬＰＣＶＤ装置２０の反応炉１０に、
前記ドーパント揮散防止用保護膜付き半導体ウエーハ６
を複数枚セットし、図３に示すようなシーケンスでエピ
タキシャル膜の形成とポリシリコン膜の形成を同時に行
い、図１に示されるような半導体ウエーハ２の表面にエ
ピタキシャル膜４が、裏面のドーパント揮散防止用保護
膜３上にポリシリコン膜５が形成された半導体エピタキ
シャルウエーハ１が製造される。このように、エピタキ
シャル膜とポリシリコン膜を同時に形成することによ
り、従来法のようなポリシリコン膜のみを形成する工程
を省くことができ、生産性を向上させることができる。
また、半導体ウエーハの表裏面に同じ材質の膜を同時に
成膜するため、ウエーハの反りも防ぐことができる。

【００４３】エピタキシャル膜形成及びポリシリコン膜
形成の際には、ドーパント揮散防止用保護膜付き半導体
ウエーハ６はロボットによりボートに載置された後、反
応炉１０内に投入（ロード）される。反応炉１０内を
０．１〜０．００１Ｎ／ｍ^２程度の真空にした後、リー
クチェックを行いリークが無いことを確認した後、ガス
導入口１２よりＨ₂を流しながら、ヒータ１１により所
定の温度（９５０〜１０００℃）まで昇温し、エピタキ
シャル成長を行う前処理として自然酸化膜を除去するた
めに３０分程度の水素ベークを行う。

【００４４】次にガス供給口１２よりエピタキシャル成
長用ガスを導入し、エピタキシャル膜形成とポリシリコ
ン膜形成を同時に行う。この場合のエピタキシャル成長
用ガスとしては、例えばＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ_３
Ｈ_８、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３またはＳｉＣｌ_４
を用いることが好ましい。エピタキシャル膜形成及びポ
リシリコン膜形成は、ＳｉＨ_４、Ｓｉ_２Ｈ_６やＳｉ_３Ｈ
_８の場合は７００〜８５０℃程度、ＳｉＨ_２Ｃｌ_２の場
合は８００〜１０００℃、ＳｉＨＣｌ_３やＳｉＣｌ_４の
場合は８００〜１０００℃程度で行うことが好ましく、
圧力はいずれも１３３３Ｎ／ｍ^２以下とすることが好ま
しい。エピタキシャル成長後はガス導入口１２と排気口
１３を用いてパージと排気を数回行い、所定の温度まで
降温し半導体エピタキシャルウエーハを取り出す。この
ようにして本発明の半導体エピタキシャルウエーハを製
造することができる。

【００４５】

【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。（実施例１）直径２００ｍｍ（８インチ）、厚さ７２５
μｍ、導電型Ｐ型の半導体ウエーハ（エッチドウエー
ハ）を５０枚用意した。この半導体ウエーハは、引上げ
時にＶ／Ｇを制御されたシリコン単結晶から製造された
シリコン単結晶ウエーハであり、ＣＯＰのない全面Ｎ領
域からなるウエーハである。この半導体ウエーハの表裏
面に熱酸化法により、ドーパント揮散防止用保護膜とな
る酸化膜を形成した。酸化膜の厚さは約３００ｎｍとな
るようにした。次に、この半導体ウエーハの表面にＣＭ
Ｐにより研磨を行い、半導体ウエーハの表面に形成した
ドーパント揮散防止用保護膜を除去して、表面が鏡面
で、裏面にドーパント揮散防止用保護膜となる酸化膜が
形成された半導体ウエーハを５０枚作製した。この時、
ウエーハの裏面に３００ｎｍの酸化膜が形成された状態
であるため、これによってウエーハが裏面側に反る分だ
けの反り量を、予め逆に表面側に反らせたものとするた
め、ＣＭＰ工程で研磨条件を変更したものである。

【００４６】次に、図２に示されるような縦型のホット
ウォール型ＬＰＣＶＤ装置の反応炉に、前記ドーパント
揮散防止用保護膜付き半導体ウエーハを５０枚セット
し、図３に示すシーケンスで、半導体ウエーハ表面にエ
ピタキシャル膜を、裏面にポリシリコン膜をそれぞれ同
時に形成した。

【００４７】エピタキシャル成長用ガスとしてはＳｉＨ
_４ガスを用い、図３に示すように温度７００℃で熱処理
を行い、圧力は４０Ｎ／ｍ^２とした。また、このとき、
Ｐ型ドーパントとしてエピタキシャル膜にＢをドープす
るために、Ｂ_２Ｈ_６ガスも反応炉内に導入して、エピタ
キシャル膜の抵抗率が１Ω・ｃｍとなるようにした。そ
して、図１に示すような半導体ウエーハの表面に厚さ２
μｍのエピタキシャル膜が、裏面にドーパント揮散防止
用保護膜となる厚さ３００ｎｍの酸化膜とその上に厚さ
２μｍのポリシリコン膜がそれぞれ形成された半導体エ
ピタキシャルウエーハを製造した。

【００４８】これらの半導体エピタキシャルウエーハの
反りを測定した。５０枚のウエーハの反り（ｗａｒｐ）
の平均値を測定したところ、全てのウエーハが１５〜１
６μｍの範囲に入るものであった。また、ウエーハ裏面
に形成されたポリシリコン膜の結晶性を調べたところ、
ウエーハの裏面は全面にわたりポリシリコン化している
ことが判り、十分なゲッタリング能力を有することが期
待できるものであった。また、この実施例１において
は、従来の製造方法のように半導体基板の裏面にポリシ
リコン膜を形成する工程を単独で行わなくても良いため
に、従来法に比べてポリシリコン膜を形成する時間と、
半導体ウエーハの表面に形成された不要なポリシリコン
膜を除去する時間だけ、製造時間が短縮された。

【００４９】（実施例２）実施例１と同様のシリコン単
結晶からなる半導体ウエーハ（エッチドウエーハ）を５
０枚用意した。次に、この半導体ウエーハの裏面にの
み、ドーパント揮散防止用保護膜となるシリコン酸化膜
をＣＶＤ法により形成した。酸化膜の厚さは実施例１と
同じ３００ｎｍとした。酸化膜形成後の半導体ウエーハ
に反りはほとんど見られなかった。次にウエーハ表面を
研磨して、表面が鏡面で、裏面にドーパント揮散防止用
保護膜となる酸化膜が形成された半導体ウエーハを５０
枚作製した。

【００５０】次に、実施例１と同様に、図２に示される
ような縦型のホットウォール型ＬＰＣＶＤ装置の反応炉
に、前記ドーパント揮散防止用保護膜付き半導体ウエー
ハを５０枚セットし、図３に示すシーケンスで、半導体
ウエーハ表面にエピタキシャル膜を、裏面にポリシリコ
ン膜をそれぞれ同時に形成した。

【００５１】これらの半導体エピタキシャルウエーハの
反りを測定した。５０枚のウエーハの反り（ｗａｒｐ）
の平均値を測定したところ、全てのウエーハが１６〜１
７μｍの範囲に入るものであった。また、ウエーハ裏面
に形成されたポリシリコン膜の結晶性を調べたところ、
ウエーハの裏面は全面でポリシリコン化していることが
判り、十分なゲッタリング能力を有することを期待でき
るものであった。また、この実施例２においても、ポリ
シリコン膜のみを形成する工程を行わないため、生産性
の向上が期待できる。

【００５２】（比較例）実施例１と同様に、表面が鏡面
で、裏面にドーパント揮散防止用保護膜となるシリコン
酸化膜が形成されたシリコン単結晶からなる半導体ウエ
ーハを５０枚作製した。次に、この半導体ウエーハの裏
面にＣＶＤ法により厚さ１．５μｍのポリシリコン膜を
形成した。そして、表面にも回り込んで形成されたポリ
シリコンを除去すべくライトポリッシュを行った。次
に、図２に示されるような縦型のホットウォール型ＬＰ
ＣＶＤ装置の反応炉に、前記裏面にドーパント揮散防止
用保護膜とポリシリコン膜が形成された半導体ウエーハ
を５０枚セットし、図３に示すシーケンスで、半導体ウ
エーハ表面にエピタキシャル膜を形成した。

【００５３】これらの半導体エピタキシャルウエーハ反
りを測定した。５０枚のウエーハの反り（ｗａｒｐ）の
平均値を測定したところ、全てのウエーハが４０〜７０
μｍの範囲に入るものであった。また、ウエーハ裏面に
形成されたポリシリコン膜の結晶性を調べたところ、ウ
エーハの裏面の一部にはポリシリコンの粒径が拡大した
り、単結晶化している部分があった。このため、比較例
の半導体エピタキシャルウエーハは、十分なゲッタリン
グ能力を有していないことが予想される。

【００５４】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。

【００５５】例えば、本発明は、全面Ｎ領域となる半導
体ウエーハを基板として用いる場合のみならず、他のＣ
ＯＰ低減処理が施されたウエーハ、または他の種類の半
導体ウエーハを用いる場合にも適用できる。また、エピ
タキシャル成長を行うにあたっても、ＣＶＤ法によるエ
ピタキシャル成長に限られず、ウエーハの表面と裏面同
時に膜を形成できる方法、例えば液相成長法などにより
エピタキシャル成長を行い半導体エピタキシャルウエー
ハを製造する場合にも本発明を適用することができる
し、ホットウォール型であれば縦型でなく横型のＬＰＣ
ＶＤ炉でもよい。

【００５６】さらに、上記実施形態では、ドーパント揮
散防止用保護膜として酸化膜を形成する場合を中心に説
明したが、本発明はこれに限定されるものではなく、ド
ーパント揮散防止用保護膜として窒化膜や、その他の組
成のドーパント揮散防止用保護膜を形成する場合でも、
ドーパントの揮散を防止する効果とその上に形成する膜
を多結晶化できる効果を有するものであれば、いずれの
ものを用いてもよい。

【００５７】

【発明の効果】以上説明したように、本発明により製造
された裏面にポリシリコン膜を有する半導体エピタキシ
ャルウエーハは、表面の平坦度が優れ、エピタキシャル
膜の膜厚均一性、抵抗率分布の均一性、及び狭い遷移幅
を維持したまま、半導体ウエーハに及ぼすストレスが小
さく、反りが小さく、しかも、表面のポリシリコン膜を
エッチング等で除去する特別な工程を加えることなく、
エピタキシャル成長後も裏面にゲッタリング能力の高い
ポリシリコン膜を有しているものとすることができる。
従って、高品質な半導体エピタキシャルウエーハを安価
にしかも高い生産性で製造することが可能であり、ＬＳ
Ｉデバイスにおける高歩留まりも期待できる。

【図面の簡単な説明】

【図１】本発明の半導体エピタキシャルウエーハの構造
を示す図である。

【図２】本発明の半導体エピタキシャルウエーハを製造
するための反応炉を示す概略図である。

【図３】半導体エピタキシャルウエーハを製造するため
の熱処理シーケンスを示す図である。

【図４】ドーパント揮散防止用保護膜付き半導体ウエー
ハの構造を示す図である

【符号の説明】

１…半導体エピタキシャルウエーハ、２…半導体ウエ
ーハ、３…酸化膜（ドーパント揮散防止用保護膜）、
４…エピタキシャル膜、５…ポリシリコン膜、６…ドー
パント揮散防止用保護膜付き半導体ウエーハ、１０…反
応炉、１１…ヒータ、１２…ガス導入口、１３…
排気口、２０…縦型のホットウォール型ＬＰＣＶＤ装
置。

Claims

【特許請求の範囲】

【請求項１】半導体エピタキシャルウエーハの製造方
法であって、少なくとも、半導体ウエーハの表裏面にド
ーパント揮散防止用保護膜を形成し、前記半導体ウエー
ハの表面に形成したドーパント揮散防止用保護膜を除去
した後、前記半導体ウエーハを反応炉内に配置し、前記
反応炉内にエピタキシャル成長用ガスを導入することに
より、前記反応炉内に配置した半導体ウエーハの表面に
エピタキシャル膜を、裏面にポリシリコン膜を、それぞ
れ同時に形成することを特徴とする半導体エピタキシャ
ルウエーハの製造方法。
【請求項２】半導体エピタキシャルウエーハの製造方
法であって、少なくとも、半導体ウエーハの裏面のみに
ドーパント揮散防止用保護膜を形成し、前記半導体ウエ
ーハを反応炉内に配置し、前記反応炉内にエピタキシャ
ル成長用ガスを導入することにより、前記反応炉内に配
置した半導体ウエーハの表面にエピタキシャル膜を、裏
面にポリシリコン膜を、それぞれ同時に形成することを
特徴とする半導体エピタキシャルウエーハの製造方法。
【請求項３】前記ドーパント揮散防止用保護膜として
酸化膜を形成することを特徴とする請求項１または請求
項２に記載の半導体エピタキシャルウエーハの製造方
法。
【請求項４】前記酸化膜の厚さを５ｎｍ〜１０００ｎ
ｍとすることを特徴とする請求項３に記載の半導体エピ
タキシャルウエーハの製造方法。
【請求項５】前記半導体ウエーハは全面Ｎ領域からな
るウエーハまたはＣＯＰ低減処理が施されたウエーハを
用いることを特徴とする請求項１ないし請求項４のいず
れか１項に記載の半導体エピタキシャルウエーハの製造
方法。
【請求項６】前記エピタキシャル成長用ガスとしてＳ
ｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ_３Ｈ_８、ＳｉＨ_２Ｃｌ_２、Ｓ
ｉＨＣｌ_３またはＳｉＣｌ_４を用いることを特徴とする
請求項１ないし請求項５のいずれか１項に記載の半導体
エピタキシャルウエーハの製造方法。
【請求項７】前記エピタキシャル膜並びに前記ポリシ
リコン膜を形成する温度を６００℃〜１０００℃とする
ことを特徴とする請求項１ないし請求項６のいずれか１
項に記載の半導体エピタキシャルウエーハの製造方法。
【請求項８】前記反応炉としてホットウォール型の低
圧化学気相成長装置を使用することを特徴とする請求項
１ないし請求項７のいずれか１項に記載の半導体エピタ
キシャルウエーハの製造方法。
【請求項９】請求項１ないし請求項８のいずれか１項
に記載した製造方法により製造されたことを特徴とする
半導体エピタキシャルウエーハ。
【請求項１０】半導体エピタキシャルウエーハであっ
て、半導体ウエーハの表面にエピタキシャル膜が形成さ
れ、前記半導体ウエーハの裏面にドーパント揮散防止用
保護膜が形成され、前記ドーパント揮散防止用保護膜上
に前記エピタキシャル膜と同じ導電型を有するポリシリ
コン膜が形成されていることを特徴とする半導体エピタ
キシャルウエーハ。
【請求項１１】前記ドーパント揮散防止用保護膜が酸
化膜であることを特徴とする請求項１０に記載の半導体
エピタキシャルウエーハ。
【請求項１２】前記酸化膜の厚さが５ｎｍ〜１０００
ｎｍであることを特徴とする請求項１１に記載の半導体
エピタキシャルウエーハ。
【請求項１３】前記半導体ウエーハが全面Ｎ領域から
なるウエーハまたはＣＯＰ低減処理が施されたウエーハ
であることを特徴とする請求項１０ないし請求項１２の
いずれか１項に記載の半導体エピタキシャルウエーハ。