CN102324382A - 重掺杂p型衬底上生长高阻n型外延层的方法 - Google Patents

重掺杂p型衬底上生长高阻n型外延层的方法 Download PDF

Info

Publication number
CN102324382A
CN102324382A CN201110320451A CN201110320451A CN102324382A CN 102324382 A CN102324382 A CN 102324382A CN 201110320451 A CN201110320451 A CN 201110320451A CN 201110320451 A CN201110320451 A CN 201110320451A CN 102324382 A CN102324382 A CN 102324382A
Authority
CN
China
Prior art keywords
type
epitaxial loayer
resistance
heavy doping
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110320451A
Other languages
English (en)
Inventor
王海红
史超
何瑞
徐雷军
梁博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201110320451A priority Critical patent/CN102324382A/zh
Publication of CN102324382A publication Critical patent/CN102324382A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种重掺杂P型衬底上生长高阻N型外延层的方法，包括步骤：A.提供重掺杂P型衬底；B.在重掺杂P型衬底上生长低阻N型外延层；C.在低阻N型外延层上生长重掺杂N型界面层，在此过程中采用高温烘烤/低温变速赶气减少生长过程中产生的P型杂质，同时在赶气过程中通入N型掺杂气体；D.在重掺杂N型界面层上生长高阻N型外延层。本发明的高阻N型外延层厚度均匀，在距边10mm以内的电阻率稳定可控，获得了理想的扩展电阻图形(SRP)曲线，产品成品率达99％以上，能够在8寸线实行量产。

Description

重掺杂P型衬底上生长高阻N型外延层的方法
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种重掺杂P型衬底上生长高阻N型外延层的方法。
背景技术
超低电容瞬态电压抑制器(TVS)可以用来保护高频电路的瞬态电压转换和抑制浪涌。其低电容期间由一个低击穿电压的雪崩二极管和一个低电容的导引二极管组成。后者的最大特点是通过在浓掺杂(重掺杂)的P型衬底上(电阻率在0.009-0.013欧姆厘米)生长高阻的N型外延层(150～400欧姆厘米)，形成超低电容的二极管。为了得到足够低的电容，对高阻外延的电阻率要求非常苛刻，既要求接近于本证外延(电阻率大于150欧姆厘米)，又要保持N型。任何少量的P型掺杂或N型掺杂都会对外延层的性质产生影响。由于浓掺杂的P型衬底在外延生长过程会产生反扩以及工艺腔本身的自掺杂效应，闲置之后气体管壁吸附的杂质影响等等，要得到均匀掺杂的N型外延对工艺有极大的挑战性，尤其是片(wafer)与片之间的重复性。
目前的现状是：由于P型自掺杂程度的程度不同，不同的衬底及产品之间工艺转换花费时间较长，同一个程式不能满足所有的产品。由于工艺不稳定使得已经量产的0.014～0.020欧姆厘米衬底扩展电阻成功率低，造成机台的利用率降低。另外，0.009～0.013欧姆厘米的P型衬底上的N型高阻外延和0.0025～0.004欧姆厘米的衬底上得不到好的扩展电阻图形，无法在8寸线实行量产。
发明内容
本发明所要解决的技术问题是提供一种重掺杂P型衬底上生长高阻N型外延层的方法，能够得到均匀厚度和稳定可控超高电阻率的外延层。
为解决上述技术问题，本发明提供一种重掺杂P型衬底上生长高阻N型外延层的方法，包括步骤：
A.提供重掺杂P型衬底；
B.在所述重掺杂P型衬底上生长低阻N型外延层；
C.在所述低阻N型外延层上生长重掺杂N型界面层，在此过程中采用高温烘烤/低温变速赶气减少生长过程中产生的P型杂质，同时在赶气过程中通入N型掺杂气体；
D.在所述重掺杂N型界面层上生长高阻N型外延层。
可选地，在所述重掺杂P型衬底上生长所述低阻N型外延层之前还包括步骤：
B1.在所述重掺杂P型衬底上生长本征外延层。
可选地，所述本征外延层的厚度为1～2μm。
可选地，所述重掺杂P型衬底的电阻率范围为0.009～0.013欧姆厘米。
可选地，所述低阻N型外延层的厚度为7μm，电阻率为15欧姆厘米。
可选地，所述重掺杂N型界面层的厚度范围为1～2μm。
可选地，所述高阻N型外延层的厚度范围为13～15μm，电阻率范围为150～450欧姆厘米。
可选地，在重复执行步骤A～D之前还包括步骤：
E.采用HCL刻蚀工艺腔壁和基座去除有杂质的涂层；
F.在所述工艺腔壁和基座上淀积一薄层与所述重掺杂N型界面层(103)浓度相同的外延层。
与现有技术相比，本发明具有以下优点：
本发明采用高温烘烤/低温变速赶气减少气相过程中产生的P型杂质，消除自掺杂效应，同时在赶气过程中通入N型掺杂气体，确保整个外延生长过程都是在N型气体环境中。另外采用重掺杂N型界面层，保证低阻N型外延层的界面层是N型。
本发明的高阻N型外延层厚度均匀，在距边10mm以内的电阻率稳定可控，获得了理想的扩展电阻图形(SRP)曲线，产品成品率达99％以上，能够在8寸线实行量产。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为本发明一个实施例的重掺杂P型衬底上生长高阻N型外延层的方法流程图；
图2至图5为本发明一个实施例的重掺杂P型衬底上生长高阻N型外延层的过程剖面图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的重掺杂P型衬底上生长高阻N型外延层的方法流程图。如图所示，该方法可以包括：
执行步骤S101，提供重掺杂P型衬底；
执行步骤S102，在重掺杂P型衬底上生长低阻N型外延层；
执行步骤S103，在低阻N型外延层上生长重掺杂N型界面层，在此过程中采用高温烘烤/低温变速赶气减少生长过程中产生的P型杂质，同时在赶气过程中通入N型掺杂气体；
执行步骤S104，在重掺杂N型界面层上生长高阻N型外延层。
图2至图5为本发明一个实施例的重掺杂P型衬底上生长高阻N型外延层的过程剖面图。这些附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。
本实施例的整个外延层生长采用AMAT Centura 8寸减压外延炉工艺，采用SRP(扩展电阻图形)曲线来监控得到的外延层的电阻率分布。
如图2所示，提供重掺杂P型衬底101，该重掺杂P型衬底101的电阻率范围可以为0.009～0.013欧姆厘米。
如图3所示，在重掺杂P型衬底101上生长低阻N型外延层102，以抑制/中和重掺杂P型衬底101杂质的反扩。该低阻N型外延层102的厚度为7μm左右，电阻率可以为15欧姆厘米。
在本实施例中，在重掺杂P型衬底101上生长低阻N型外延层102之前可以还包括先在重掺杂P型衬底101上生长一薄层本征外延层，厚度一般为1～2μm(未图示)。上述本征外延层的生长现有技术都可以完成，故在此不再赘述。
如图4所示，在低阻N型外延层102上生长重掺杂N型界面层103，该重掺杂N型界面层103的厚度范围为1～2μm，使得低阻N型外延层102的界面层是N型的。因电阻率要近于本征还要保证是N型，在此过程中采用高温烘烤/低温变速赶气减少生长过程中产生的P型杂质，消除来自气相过程的自掺杂效应。同时，在赶气过程中通入N型掺杂气体，从而使整个外延生长过程都是在N型气体环境中。
如图5所示，在重掺杂N型界面层103上生长高阻N型外延层104，该高阻N型外延层104的厚度范围可以为13～15μm，电阻率范围可以为150～450欧姆厘米，完成高阻N型外延层的生长。
当需要在同一工艺腔中多次重复在重掺杂P型衬底上生长高阻N型外延层的话，在执行新的工艺循环之前最好先采用HCL刻蚀工艺腔壁和基座，以去除有杂质的涂层，然后在刻蚀过程后在工艺腔壁和基座上淀积一薄层与重掺杂N型界面层103浓度相同的外延层，以保证每一片晶圆之间的外延层特性的均匀性。
本发明的关键在于采用高温烘烤/低温变速赶气减少气相过程中产生的P型杂质，消除自掺杂效应，同时在赶气过程中通入N型掺杂气体，确保整个外延生长过程都是在N型气体环境中。另外采用重掺杂N型界面层，保证低阻N型外延层的界面层是N型。
本发明的高阻N型外延层厚度均匀，在距边10mm以内的电阻率稳定可控，获得了理想的扩展电阻图形(SRP)曲线，产品成品率达99％以上，能够在8寸线实行量产。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (8)

1.一种重掺杂P型衬底上生长高阻N型外延层的方法，包括步骤：
A.提供重掺杂P型衬底(101)；
B.在所述重掺杂P型衬底(101)上生长低阻N型外延层(102)；
C.在所述低阻N型外延层(102)上生长重掺杂N型界面层(103)，在此过程中采用高温烘烤/低温变速赶气减少生长过程中产生的P型杂质，同时在赶气过程中通入N型掺杂气体；
D.在所述重掺杂N型界面层(103)上生长高阻N型外延层(104)。
2.根据权利要求1所述的方法，其特征在于，在所述重掺杂P型衬底(101)上生长所述低阻N型外延层(102)之前还包括步骤：
B1.在所述重掺杂P型衬底(101)上生长本征外延层。
3.根据权利要求2所述的方法，其特征在于，所述本征外延层的厚度为1～2μm。
4.根据权利要求3所述的方法，其特征在于，所述重掺杂P型衬底(101)的电阻率范围为0.009～0.013欧姆厘米。
5.根据权利要求4所述的方法，其特征在于，所述低阻N型外延层(102)的厚度为7μm，电阻率为15欧姆厘米。
6.根据权利要求5所述的方法，其特征在于，所述重掺杂N型界面层(103)的厚度范围为1～2μm。
7.根据权利要求6所述的方法，其特征在于，所述高阻N型外延层(104)的厚度范围为13～15μm，电阻率范围为150～450欧姆厘米。
8.根据权利要求7所述的方法，其特征在于，在重复执行步骤A～D之前还包括步骤：
E.采用HCL刻蚀工艺腔壁和基座去除有杂质的涂层；
F.在所述工艺腔壁和基座上淀积一薄层与所述重掺杂N型界面层(103)浓度相同的外延层。
CN201110320451A 2011-10-20 2011-10-20 重掺杂p型衬底上生长高阻n型外延层的方法 Pending CN102324382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110320451A CN102324382A (zh) 2011-10-20 2011-10-20 重掺杂p型衬底上生长高阻n型外延层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110320451A CN102324382A (zh) 2011-10-20 2011-10-20 重掺杂p型衬底上生长高阻n型外延层的方法

Publications (1)

Publication Number Publication Date
CN102324382A true CN102324382A (zh) 2012-01-18

Family

ID=45452098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110320451A Pending CN102324382A (zh) 2011-10-20 2011-10-20 重掺杂p型衬底上生长高阻n型外延层的方法

Country Status (1)

Country Link
CN (1) CN102324382A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996608A (zh) * 2014-06-06 2014-08-20 上海先进半导体制造股份有限公司 改善外延层电阻率均匀性的方法
CN105575772A (zh) * 2015-12-25 2016-05-11 河北普兴电子科技股份有限公司 Frd用硅外延片制备方法
CN106803480A (zh) * 2017-02-14 2017-06-06 河北普兴电子科技股份有限公司 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用
CN106952965A (zh) * 2017-03-27 2017-07-14 河北普兴电子科技股份有限公司 硅外延片及其制备方法
CN105702677B (zh) * 2014-12-09 2019-07-19 万国半导体股份有限公司 用于高浪涌和低电容的tvs结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696701A (en) * 1986-11-12 1987-09-29 Motorola, Inc. Epitaxial front seal for a wafer
US5031009A (en) * 1987-08-13 1991-07-09 Fuji Electric Co., Ltd. Conductivity modulation semiconductor with no negative resistance characteristics
US20040229439A1 (en) * 2003-05-16 2004-11-18 Janning John L. Method of fabricating a zener diode chip for use as a shunt in Christmas tree lighting
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
US20090321883A1 (en) * 2008-06-30 2009-12-31 Sumco Corporation Silicon substrate for solid-state imaging device and method for manufacturing the same
US20100025807A1 (en) * 2008-07-30 2010-02-04 Trion Technology, Inc. Discrete Semiconductor Device and Method of Forming Sealed Trench Junction Termination
JP2011066225A (ja) * 2009-09-17 2011-03-31 Nuflare Technology Inc 半導体製造方法
JP2011134830A (ja) * 2009-12-24 2011-07-07 Covalent Materials Corp エピタキシャルウェーハ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696701A (en) * 1986-11-12 1987-09-29 Motorola, Inc. Epitaxial front seal for a wafer
US5031009A (en) * 1987-08-13 1991-07-09 Fuji Electric Co., Ltd. Conductivity modulation semiconductor with no negative resistance characteristics
US20040229439A1 (en) * 2003-05-16 2004-11-18 Janning John L. Method of fabricating a zener diode chip for use as a shunt in Christmas tree lighting
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法
CN101295638A (zh) * 2008-06-17 2008-10-29 河北普兴电子科技股份有限公司 低正向压降肖特基二极管用材料的外延方法
US20090321883A1 (en) * 2008-06-30 2009-12-31 Sumco Corporation Silicon substrate for solid-state imaging device and method for manufacturing the same
US20100025807A1 (en) * 2008-07-30 2010-02-04 Trion Technology, Inc. Discrete Semiconductor Device and Method of Forming Sealed Trench Junction Termination
JP2011066225A (ja) * 2009-09-17 2011-03-31 Nuflare Technology Inc 半導体製造方法
JP2011134830A (ja) * 2009-12-24 2011-07-07 Covalent Materials Corp エピタキシャルウェーハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996608A (zh) * 2014-06-06 2014-08-20 上海先进半导体制造股份有限公司 改善外延层电阻率均匀性的方法
CN103996608B (zh) * 2014-06-06 2016-07-06 上海先进半导体制造股份有限公司 改善外延层电阻率均匀性的方法
CN105702677B (zh) * 2014-12-09 2019-07-19 万国半导体股份有限公司 用于高浪涌和低电容的tvs结构
CN105575772A (zh) * 2015-12-25 2016-05-11 河北普兴电子科技股份有限公司 Frd用硅外延片制备方法
CN106803480A (zh) * 2017-02-14 2017-06-06 河北普兴电子科技股份有限公司 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用
CN106952965A (zh) * 2017-03-27 2017-07-14 河北普兴电子科技股份有限公司 硅外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN102324382A (zh) 重掺杂p型衬底上生长高阻n型外延层的方法
CN106757324B (zh) 一种硅外延片的制造方法
CN104319235A (zh) 一种快速恢复二极管用硅外延片的制造方法
CN104112653A (zh) 一种自补偿背封半导体衬底的制备方法
CN103794687A (zh) 氮化镓led制备方法、氮化镓led和芯片
CN106803480A (zh) 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用
CN106952965A (zh) 硅外延片及其制备方法
KR20130008203A (ko) 반도체 에피 박막 성장방법 및 이를 이용한 반도체 발광소자 제조방법
CN109216156B (zh) 一种背面密封晶片的方法
CN104846438B (zh) 氮化铝铟薄膜的成长方法
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
CN104711675A (zh) 磷砷锑共掺杂的n型重掺直拉硅单晶及其硅外延片
KR20090017074A (ko) 에피층 성장방법
CN101859699A (zh) 多晶硅淀积工艺
CN103996608B (zh) 改善外延层电阻率均匀性的方法
CN104241463B (zh) 一种发光二极管外延片生长方法
CN203513831U (zh) 碳化硅外延炉兼容小盘基座
CN113322513A (zh) 一种生长薄层高阻硅外延片的方法及所制得的外延片
CN102376548A (zh) 降低外延工艺中自掺杂与外扩散的方法
CN104332429A (zh) 一种提高外延机台产能的装置与方法
CN110223939A (zh) 一种降低外延自掺杂效应的装置和方法
CN105621347A (zh) 二氧化硅薄膜的制备方法
CN102851735B (zh) 化学气相淀积硅外延生长方法
CN105355542A (zh) 一种采用变温变掺杂流量的双极型晶体管外延片制造方法
CN110060932A (zh) 铝酸镧/钛酸锶异质结及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120118