CN109003884A - 无背面硅单晶的外延片的制备方法、外延片和半导体器件 - Google Patents

无背面硅单晶的外延片的制备方法、外延片和半导体器件 Download PDF

Info

Publication number
CN109003884A
CN109003884A CN201810722375.7A CN201810722375A CN109003884A CN 109003884 A CN109003884 A CN 109003884A CN 201810722375 A CN201810722375 A CN 201810722375A CN 109003884 A CN109003884 A CN 109003884A
Authority
CN
China
Prior art keywords
epitaxial wafer
back side
single crystal
silicon single
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810722375.7A
Other languages
English (en)
Inventor
高璇
陈建纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WAFER WORKS EPITAXIAL CORP
Original Assignee
WAFER WORKS EPITAXIAL CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WAFER WORKS EPITAXIAL CORP filed Critical WAFER WORKS EPITAXIAL CORP
Priority to CN201810722375.7A priority Critical patent/CN109003884A/zh
Publication of CN109003884A publication Critical patent/CN109003884A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种无背面硅单晶的外延片的制备方法、外延片和半导体器件，方法为在外延层生长过程中，将反应炉中温度设定为1170℃～1200℃，将其外延片本身由于原子间晶格不同导致的应力释放出来，外延片会由U型变成扁平状，外延片边缘会与承载盘贴合的更加紧密，氢气无法进入外延片背面边缘从而背面硅单晶点会减少。按照本发明技术方案生产的外延片，可以完全抑制外延片背面单晶硅点的生长。

Description

无背面硅单晶的外延片的制备方法、外延片和半导体器件
技术领域
本发明涉及无背面硅单晶的外延片的制备方法、外延片和半导体器件。
背景技术
对于半导体器件来说，需要外延层具有完美的晶体结构，而且对外延层的厚度、导电类型、电阻率及电阻均匀性等方面均有一定的要求。除此之外，越来越多的产品对外延片背面的要求越来越高，因为其直接影响到后道产品的光刻加工，外延片背面有瑕疵容易造成散焦的问题。外延片背面瑕疵例如：外延片背面硅晶点、刮伤、色差等，这些都直接影响后道IC制程。
由于大多外延片产品是由后道产品应用所决定，越来越多的电路与电子元件需要在外延片上制作完成，例如Power MOS、NMOS、CMOS和Super junction等。随着集成电路设计朝向线宽变窄、光刻技术要求越来越高的发展趋势，对于外延产品要求也不断苛刻。改善外延片背封结构，使外延片更加适用于更多后道光刻加工成为了主要问题。
如图1所示，一种外延片，由于在外延过程中衬底片高温受热，衬底边缘背封二氧化硅极容易与氢气反应还原成硅单晶，穿出二氧化硅层。
另外，由于晶片背面边缘需要经过酸腐蚀，将其倒角和边缘蚀刻干净，因此，晶片背面边缘二氧化硅的厚度会相应的变薄。同时，晶片在外延过程中高温受热，边缘会略微翘起不会与承载盘紧密贴合，这样反应气体氢气就会渗透进去与二氧化硅反应将其还原成硅单晶。外延片生产过程中，尤其是气相外延的生产方法中，这种如何避免晶片背面边缘氢气和二氧化硅反应成硅单晶成为外延片生产的难点。
理论上，正常外延片生产完成应该很平整。但是，现实是晶片的周围全部翘起来，呈现U型结构，如果温度控制不佳，晶片边缘翘曲更多，外延片背面硅单晶点状况会更严重。
外延片背面的状况同样是外延生产企业实力的重要指标之一，是一种制程能力高低的衡量指标。因此，改善外延片背面硅单晶现象是亟待解决的问题。
发明内容
本发明为解决上述技术问题，提供无背面硅单晶的外延片的制备方法、外延片和半导体器件。
为实现以上目的，本发明通过以下技术方案实现：
一种无背面硅单晶的外延片的制备方法，在外延层生长过程中，将反应炉中温度设定为1170℃～1200℃。
根据本发明的一个实施方案，所述的反应炉中温度设定为1180℃。
根据本发明的一个实施方案，所述的外延层生长前，首先在承载盘表面覆盖一层多晶硅。
根据本发明的一个实施方案，所述的多晶硅的厚度为0.5～1微米。
根据本发明的一个实施方案，所述的外延片的衬底为N型掺杂，超重掺。
根据本发明的一个实施方案，所述的衬底N型杂质原子为砷原子。
根据本发明的一个实施方案，所述的砷原子的掺杂浓度1.2×1019～2.2×1019cm3。
根据本发明的一个实施方案，所述的衬底为直拉单晶制造法制得。
根据本发明的一个实施方案，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为
根据本发明的一个实施方案，所述的外延片的外延层为N型掺杂，重掺。
根据本发明的一个实施方案，所述的N型掺杂有磷、砷或锑中的至少一种元素。
根据本发明的一个实施方案，所述的N型掺杂原子为磷原子，磷原子的掺杂浓度5×1015～5.5×1015cm3。
根据本发明的一个实施方案，所述的外延层为化学气相沉积制得。
一种外延片，该外延片由上述方法制得。
根据本发明的一个实施方案，所述的外延片的外延层的厚度为4～20微米。
根据本发明的一个实施方案，所述的外延层的厚度为7.5微米。
一种半导体器件，包括上述外延片。
本发明，改变正常外延层生长工艺，在其外延层生长过程中，将反应炉中温度升至1170℃～1200℃，尤其优选1180℃，将其晶片本身由于原子间晶格不同导致的应力释放出来，晶片会由U型变成扁平状，晶片边缘会与承载盘贴合的更加紧密，氢气无法进入晶片背面边缘从而硅单晶点会变少，状况会得到改善。同时在外延生长前，先在承载盘表面覆盖一层多晶硅，将其晶片背面边缘与承载盘之间的间隙密封起来，使其氢气无法进入晶片背面边缘从而硅单晶点会变少，状况会得到改善。背面较佳的外延片在后续工艺过程中，会大大增加器件的良率，降低工艺成本及提高集成电路产品品质。按照本发明技术方案生产的外延片，可以完全抑制外延片背面单晶硅点的生长。外延片的外延层的厚度为4～20微米，超过这个厚度区间，承载盘上长多晶硅也无法避免晶片背面长多晶点。
附图说明
图1为背景技术中衬底背面边缘硅单晶的示意图；
图2为外延片的结构示意图；其中，1-衬底，2-二氧化硅背封，3-外延层；
图3为本发明的结构示意图。
具体实施方式
下面结合附图对本发明进行详细的描述：
实施例1
本实施例无背面硅单晶的外延片的制备方法，在外延层生长过程中，将反应炉中温度设定为1170℃，将其外延片本身由于原子间晶格不同导致的应力释放出来，外延片会由U型变成扁平状，外延片边缘会与承载盘贴合的更加紧密，氢气无法进入外延片背面边缘从而背面硅单晶点会减少。
如图3所示，在外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为0.5微米。
所述的外延片的衬底为N型掺杂，超重掺。所述的衬底N型杂质原子为砷原子。所述的砷原子的掺杂浓度1.2×1019cm3。所述的衬底为直拉单晶制造法制得。
如图2所示，所述的外延片的衬底1设置厚度为的二氧化硅背封2。
所述的外延片的外延层为N型掺杂，重掺。所述的N型掺杂有磷、砷或锑中的至少一种元素。所述的N型掺杂原子为磷原子，磷原子的掺杂浓度5×1015cm3。所述的外延层为化学气相沉积制得。
所述的外延片4的外延层的厚度为4微米。
实施例2
本实施例无背面硅单晶的外延片的制备方法，在外延层生长过程中，将反应炉中温度设定为1200℃，将其外延片本身由于原子间晶格不同导致的应力释放出来，外延片会由U型变成扁平状，外延片边缘会与承载盘贴合的更加紧密，氢气无法进入外延片背面边缘从而背面硅单晶点会减少。
如图3所示，在外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为1微米。
所述的外延片的衬底为N型掺杂，超重掺。所述的衬底N型杂质原子为砷原子。所述的砷原子的掺杂浓度2.2×1019cm3。所述的衬底为直拉单晶制造法制得。
如图2所示，所述的外延片的衬底1设置厚度为的二氧化硅背封2。
所述的外延片的外延层为N型掺杂，重掺。所述的N型掺杂有磷、砷或锑中的至少一种元素。所述的N型掺杂原子为磷原子，磷原子的掺杂浓度5.5×1015cm3。所述的外延层为化学气相沉积制得。
所述的外延片4的外延层的厚度为20微米。
实施例3
本实施例无背面硅单晶的外延片的制备方法，在外延层生长过程中，将反应炉中温度设定为1180℃，将其外延片本身由于原子间晶格不同导致的应力释放出来，外延片会由U型变成扁平状，外延片边缘会与承载盘贴合的更加紧密，氢气无法进入外延片背面边缘从而背面硅单晶点会减少。
如图3所示，在外延层生长前，首先在承载盘6表面覆盖一层多晶硅5，该层多晶硅5将外延片4背面边缘与承载盘6之间的间隙密封起来，使外延层生长时氢气无法进入外延片4背面边缘，从而减少外延片4背面的硅单晶点。所述的多晶硅5的厚度为0.7微米。
所述的外延片的衬底为N型掺杂，超重掺。所述的衬底N型杂质原子为砷原子。所述的砷原子的掺杂浓度2.0×1019cm3。所述的衬底为直拉单晶制造法制得。
如图2所示，所述的外延片的衬底1设置厚度为的二氧化硅背封2。
所述的外延片的外延层为N型掺杂，重掺。所述的N型掺杂有磷、砷或锑中的至少一种元素。所述的N型掺杂原子为磷原子，磷原子的掺杂浓度5.25×1015cm3。所述的外延层为化学气相沉积制得。
所述的外延片4的外延层的厚度为7.5微米。
表1为为外延片的外延层的厚度值，取五个样本，每个样本各取值九次并取平均值，均匀性是指晶片外延层上取值五次计算均匀性，公式：(最大-最小)/(最大+最小)：
外延片 1 2 3 4 5 6 7 8 9 平均值 均匀性
1 7.564 7.577 7.552 7.530 7.589 7.664 7.532 7.630 7.571 7.579 0.88％
2 7.414 7.538 7.531 7.468 7.494 7.556 7.499 7.533 7.482 7.502 0.95％
3 7.535 7.548 7.502 7.441 7.473 7.514 7.463 7.513 7.473 7.496 0.71％
4 7.500 7.537 7.499 7.447 7.474 7.508 7.465 7.514 7.477 7.491 0.60％
5 7.559 7.580 7.590 7.686 7.594 7.593 7.549 7.569 7.574 7.588 0.90％
表2为外延片的外延层的电阻率(由掺杂浓度换算而来)，取五个样本，每个样本各取值九次并取平均值：
上述两个表显示根据本实施例制备的外延层厚度和阻值均匀性均很好。
表3所示为反应温度越高外延片背面硅单晶点越少越轻微，标准工艺1130℃，背面硅单晶点聚集在距离晶片边缘5～10mm，整圈非常致密；升温至1150℃，背面硅单晶点聚集在距离晶片边缘3～5mm，变得稀疏；升温至1180℃，背面硅单晶点聚集在距离晶片边缘1～3mm，几乎不可见。
表3
表4所示为在承载盘6上生长多晶硅5，多晶硅5厚度越厚外延片4背面硅单晶点越少越轻微。无多晶硅5，背面硅单晶点聚集在距离晶片边缘5～10mm，整圈非常致密；长0.5微米多晶硅5，背面硅单晶点聚集在距离晶片边缘1～3m，几乎不可见；长1微米多晶硅5，背面硅单晶点基本不可见。
表4
实施例4
本实施例半导体器件，包括由实施例1、2或3所述的方法制备的外延片4。
本发明中的实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域内技术人员可以想到的其他实质上等同的替代，均在本发明保护范围内。

Claims (17)

1.一种无背面硅单晶的外延片的制备方法，其特征在于，在外延层生长过程中，将反应炉中温度设定为1170℃～1200℃。
2.根据权利要求1所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延层生长前，首先在承载盘表面覆盖一层多晶硅。
3.根据权利要求2所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的多晶硅的厚度为0.5～1微米。
4.根据权利要求1所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延片的衬底为N型掺杂，超重掺。
5.根据权利要求4所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的衬底N型杂质原子为砷原子。
6.根据权利要求5所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的砷原子的掺杂浓度1.2×1019～2.2×1019cm3。
7.根据权利要求4、5或6所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的衬底为直拉单晶制造法制得。
8.根据权利要求7所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的衬底的背面设置一层二氧化硅背封，二氧化硅背封的厚度为
9.根据权利要求1所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延片的外延层为N型掺杂，重掺。
10.根据权利要求9所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的N型掺杂有磷、砷或锑中的至少一种元素。
11.根据权利要求10所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的N型掺杂原子为磷原子，磷原子的掺杂浓度5×1015～5.5×1015cm3。
12.根据权利要求9、10或11所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延层为化学气相沉积制得。
13.根据权利要求1所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的反应炉中温度设定为1180℃。
14.一种外延片，该外延片由权利要求1-13任一项所述的方法制得。
15.根据权利要求14所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延片的外延层的厚度为4～20微米。
16.根据权利要求15所述的无背面硅单晶的外延片的制备方法，其特征在于，所述的外延层的厚度为7.5微米。
17.一种半导体器件，包括权利要求14-16任一项所述的外延片。
CN201810722375.7A 2018-07-04 2018-07-04 无背面硅单晶的外延片的制备方法、外延片和半导体器件 Pending CN109003884A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810722375.7A CN109003884A (zh) 2018-07-04 2018-07-04 无背面硅单晶的外延片的制备方法、外延片和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810722375.7A CN109003884A (zh) 2018-07-04 2018-07-04 无背面硅单晶的外延片的制备方法、外延片和半导体器件

Publications (1)

Publication Number Publication Date
CN109003884A true CN109003884A (zh) 2018-12-14

Family

ID=64599221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810722375.7A Pending CN109003884A (zh) 2018-07-04 2018-07-04 无背面硅单晶的外延片的制备方法、外延片和半导体器件

Country Status (1)

Country Link
CN (1) CN109003884A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101333677A (zh) * 2007-06-25 2008-12-31 北京有色金属研究总院 300mm薄层外延工艺
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法
CN102983093A (zh) * 2012-12-03 2013-03-20 安徽三安光电有限公司 一种用于led外延晶圆制程的石墨承载盘
CN103730395A (zh) * 2012-10-11 2014-04-16 晶元光电股份有限公司 晶片载具
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN105070647A (zh) * 2015-07-27 2015-11-18 上海晶盟硅材料有限公司 外延片、外延片制备方法以及半导体器件
CN105719989A (zh) * 2014-12-19 2016-06-29 朗姆研究公司 减少在晶片边缘的背面沉积
CN105810557A (zh) * 2014-12-31 2016-07-27 格科微电子（上海）有限公司 半导体晶圆及其整平方法和封装方法
CN107546101A (zh) * 2016-06-23 2018-01-05 上海新昇半导体科技有限公司 一种外延生长方法
CN107785244A (zh) * 2017-09-27 2018-03-09 厦门三安光电有限公司 一种半导体外延生长方法及其石墨承载盘
US20180076257A1 (en) * 2016-09-09 2018-03-15 Microsoft Technology Licensing, Llc Strain Relieving Die for Curved Image Sensors

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101333677A (zh) * 2007-06-25 2008-12-31 北京有色金属研究总院 300mm薄层外延工艺
CN102157359A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 6英寸powermos管外延层的制造方法
CN103730395A (zh) * 2012-10-11 2014-04-16 晶元光电股份有限公司 晶片载具
CN102983093A (zh) * 2012-12-03 2013-03-20 安徽三安光电有限公司 一种用于led外延晶圆制程的石墨承载盘
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN105719989A (zh) * 2014-12-19 2016-06-29 朗姆研究公司 减少在晶片边缘的背面沉积
CN105810557A (zh) * 2014-12-31 2016-07-27 格科微电子（上海）有限公司 半导体晶圆及其整平方法和封装方法
CN105070647A (zh) * 2015-07-27 2015-11-18 上海晶盟硅材料有限公司 外延片、外延片制备方法以及半导体器件
CN107546101A (zh) * 2016-06-23 2018-01-05 上海新昇半导体科技有限公司 一种外延生长方法
US20180076257A1 (en) * 2016-09-09 2018-03-15 Microsoft Technology Licensing, Llc Strain Relieving Die for Curved Image Sensors
CN107785244A (zh) * 2017-09-27 2018-03-09 厦门三安光电有限公司 一种半导体外延生长方法及其石墨承载盘

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Similar Documents

Publication Publication Date Title
CN101256958B (zh) 一种igbt硅外延片的制造方法
CN102376749A (zh) 硅晶片及其制造方法
CN103820849B (zh) 一种减压生产12寸单晶硅外延片的工艺
EP2955743A1 (en) Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device
CN103367252B (zh) 一种双极型晶体管用双层硅外延片的制造方法
CN103247576A (zh) P++衬底上p-层硅外延片的制备方法
CN104112653A (zh) 一种自补偿背封半导体衬底的制备方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN115305566A (zh) 外延层的制备方法以及含外延层的半导体
CN111681945A (zh) 一种多晶背封改善大直径半导体硅片几何参数的工艺
CN109003884A (zh) 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109037030A (zh) 改善背面硅单晶的外延片的制备方法、外延片和半导体器件
JP2010118487A (ja) エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
TW201448246A (zh) 化合物半導體晶圓、光電變換元件及ｉｉｉ－ｖ族化合物半導體單晶之製造方法
CN202076271U (zh) 背封单晶硅外延层结构
US8420514B2 (en) Epitaxial silicon wafer and method for manufacturing same
CN111554565A (zh) 硅8英寸大功率元器件外延片制备工艺
CN105070647B (zh) 外延片、外延片制备方法以及半导体器件
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
CN103996608B (zh) 改善外延层电阻率均匀性的方法
WO2012101968A1 (ja) シリコンエピタキシャルウェーハの製造方法
CN109003885A (zh) 双面抛光外延片的制作方法、外延片及半导体器件
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
CN204029812U (zh) 一种具有自补偿背封层的半导体衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181214

RJ01 Rejection of invention patent application after publication