CN105810557A - 半导体晶圆及其整平方法和封装方法 - Google Patents

Abstract

本发明提供一种半导体晶圆及其整平方法和封装方法。其中，半导体晶圆的整平方法包括：提供半导体晶圆，所述半导体晶圆包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述半导体晶圆具有翘曲变形；之后在所述半导体晶圆的背面形成应力层，所述应力层对晶圆产生应力作用，从而可降低所述晶圆边缘与中心的高度差的绝对值，即减小半导体晶圆的翘曲度，提高半导体晶圆的平整度，进而可提高半导体晶圆的封装的效果以及半导体晶圆的切割效果，以提高切割半导体晶圆后形成的各芯片的良率。

Description

半导体晶圆及其整平方法和封装方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体晶圆及其整平方法和封装方法。

背景技术

圆片级封装(WaferLevelPackage，WLP)是一种近年来迅速发展的新型封装技术。晶圆级封装技术中，以晶圆作为加工对象，所有的半导体器件在晶圆上完成，并在晶圆上同时对众多芯片进行封装、老化和测试，之后切割晶圆，以形成单个器件。

相比于传统单芯片封装技术，圆片级封装技术省去了引线灌胶步骤，实现封装尺寸最小化，使封装尺寸更接近于芯片尺寸；此外，因为芯片的封装、老化和测试等步骤都在硅片上进行，所以可通过批量生产的方式降低成本支出。基于上述众多优势，圆片级封装技术成为封装技术的研究热点。

但随着半导体技术的发展，对于芯片制程中的芯片的良率提出了新的要求。其中，封装环节对于芯片良率有着重要影响。尤其是圆片级封装技术中，芯片制程的众多环节同时在晶圆上完成，其省略挑选好芯片的步骤(knowngooddie，简称KGD)；且作为采用多晶圆叠层封装的圆片级封装技术，最终良率是几种芯片良率的乘积，为此对于每一晶圆上芯片的良率有较高要求。

此外，圆片级封装技术以晶圆作为加工对象，晶圆自身的结构对于封装质量有着重要影响。

譬如，在封装过程中，若晶圆具有较大翘曲度(翘曲度，为晶圆的弯曲程度表征，数值上定义为在垂直于晶圆表面方向上，晶圆表面各点之间最大的高度差；晶圆的翘曲度越大晶圆的表面平整性越差)，会增大叠加的相邻两块晶圆的各部分之间的间距差，并降低叠加的相邻两块晶圆之间的对准精度以及封装强度，从而影响后续切割晶圆后形成的芯片质量。

为此，如何提高圆片级封装质量，进而提高芯片良率，是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体晶圆及其整平方法和封装方法，从而提高圆片级封装的质量，以及切割晶圆后形成的芯片质量，进而提高芯片良率。

本发明一方面提供的半导体晶圆的整平方法，包括：

提供半导体晶圆，所述半导体晶圆包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述半导体晶圆具有翘曲变形；

在所述半导体晶圆的背面形成应力层，以减小半导体晶圆的边缘与中心的高度差的绝对值。

可选地，在形成应力层之前所述半导体晶圆具有功能面朝上放置时边缘高于中心的翘曲变形，在所述半导体晶圆的背面形成张应力层以用于向所述半导体晶圆提供张应力；所述张应力层为铜层或铝层。

可选地，在形成所述张应力层之前所述半导体晶圆的边缘与中心的高度差为55～65微米。

可选地，在形成应力层之前所述半导体晶圆具有功能面朝上放置时中心高于边缘的翘曲变形，在所述半导体晶圆的背面形成压应力层以用于向所述半导体晶圆提供压应力；

所述压应力层为氧化硅层或是氮化硅层。

可选地，在所述半导体晶圆的背面形成压应力层的步骤包括：通过PECVD的方式在所述半导体晶圆的背面形成氧化硅层或是氮化硅层，以作为所述压应力层。

本发明另一方面提供了一种半导体晶圆的封装方法，包括：

采用上述的整平方法对所述半导体晶圆进行整平；

对整平后的半导体晶圆进行封装；

对封装后的半导体晶圆进行切割。

本发明还提供了另一种半导体晶圆的封装方法，包括：

采用上述的整平方法对所述半导体晶圆进行整平；

对整平后的半导体晶圆进行叠加；

对叠加后的半导体晶圆进行封装；

对封装后的半导体晶圆进行切割。

本发明又一方面提供了一种半导体晶圆，包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述背面设置有应力层以减小半导体晶圆的边缘与中心的高度差的绝对值。

可选地，所述背面设置有张应力层以用于向所述半导体晶圆提供张应力；

所述张应力层为铜层或铝层。

可选地，所述背面设置有压应力层以用于向所述半导体晶圆提供压应力；

所述压应力层为氧化硅层或氮化硅层。

与现有技术相比，本发明的技术方案具有以下优点：

在半导体晶圆的整平方法中，在提供半导体晶圆后，在半导体晶圆的背面形成应力层，所述应力层可在不影响晶圆功能面上的半导体芯片性能的条件下，对晶圆产生应力作用，降低所述晶圆边缘与中心的高度差的绝对值，从而降低半导体晶圆的翘曲度，提高半导体晶圆的平整度。

在半导体晶圆的封装方法中，在采用半导体晶圆的整平方法对半导体晶圆进行整平后，有效提高了半导体晶圆的平整度，因而在将整平后的半导体晶圆进行叠加后，有效降低叠加的相邻两块半导体晶圆各部分之间的间距差异，从而可提高相邻两块半导体晶圆各部分之间的对准精度，进而提高半导体晶圆的封装效果；而且提高半导体晶圆的封装效果后，可有效提高半导体晶圆的切割效果，进而提高切割半导体晶圆后形成的各芯片的良率。

可选地，当半导体晶圆具有功能面朝上放置时边缘高于中心的翘曲变形时，在半导体晶圆的背面形成张应力层；而当半导体晶圆具有功能面朝上放置时中心高于边缘的翘曲变形时，在半导体晶圆的背面形成压应力层。本发明提供的技术方案可针对具有不同翘曲变形的半导体晶圆，通过形成不同类型应力层以提高半导体晶圆的平整度，从而提高后续半导体晶圆的封装效果，进而提高后续经切割半导体晶圆后形成的芯片良率。

附图说明

图1和图2为本发明半导体晶圆的整平方法一实施例各步骤中半导体晶圆的结构示意图；

图3为本发明半导体晶圆的整平方法一实施例中测试半导体晶圆的结构示意图；

图4为本发明半导体晶圆一实施例的结构示意图；

图5和图6为本发明半导体晶圆的整平方法另一实施例各步骤中半导体晶圆的结构示意图；

图7为本发明半导体晶圆的整平方法另一实施例中形成压应力层前后，一测试半导体晶圆的翘曲度变化对比曲线图；

图8为本发明半导体晶圆的整平方法另一实施例中，采用不同工艺形成的氧化硅层作为压应力层后，测试半导体晶圆翘曲度变化对比曲线图；

图9为本发明半导体晶圆另一实施例的结构示意图；

图10为本发明半导体晶圆的封装方法一实施例的结构示意图。

具体实施方式

正如背景技术所述，在晶圆级封装技术中，晶圆的结构对于封装效果有重要影响，若待封装的晶圆具有较大翘曲度，会增大叠加的相邻两块晶圆各部分之间的距离差，从而降低两块晶圆之间各部分的对准精度(若两块晶圆形成有不同的芯片，则会影响不同芯片之间的对准精度上不同芯片之间的对准精度)，以及封装强度，进而降低后续切割晶圆后形成的芯片质量，以及芯片良率。

为此，本发明提供了一种半导体晶圆及其整平方法和封装方法。其中，半导体晶圆的整平方法包括：

提供半导体晶圆，所述半导体晶圆包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述半导体晶圆具有翘曲变形；之后，在所述半导体晶圆的背面形成应力层。所述应力层在不影响晶圆功能面上的半导体芯片性能的条件下，对晶圆产生应力作用，降低所述晶圆边缘与中心的高度差的绝对值，从而降低半导体晶圆的翘曲度，提高半导体晶圆的平整度。

在圆片级封装过程中，提高平整度后的半导体晶圆可有效降低叠加的相邻两块半导体晶圆各部分之间的间距差异，从而可提高相邻两块半导体晶圆各部分之间的对准精度，提高半导体晶圆的封装效果；而且提高半导体晶圆的封装效果后，可有效提高半导体晶圆的切割效果，提高切割半导体晶圆后形成的各芯片的良率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图以，对本发明的具体实施例做详细的说明。

实施例1

参考图1和图2为本实施例中，不同步骤中的半导体晶圆的剖面图。

本实施半导体晶圆的整平方法，具体包括：

先参考图1，提供半导体晶圆100，所述半导体晶圆100包括形成有若干半导体芯片(图中未显示)的功能面101和与所述功能面101相对的背面102。

所述半导体晶圆100的材料包括硅、锗、砷化镓或硅锗等各类材料，本领域中半导体晶圆材料均适用于本发明中的半导体晶圆，本发明对所述半导体晶圆的材料并不作限定。

本实施例中，所述半导体晶圆100的材料为硅。

所述半导体晶圆100具有翘曲变形，在垂直于所述半导体晶圆100的表面(包括功能面或是背面)的方向上，半导体晶圆100的边缘和中心存在较大的高度差。

继续参考图1，本实施例中，将所述半导体晶圆100功能面101朝上放置时，所述半导体晶圆100的功能面101的边缘高于中心，如图1所示，半导体晶圆100的功能面101的边缘与所述中心的高度差为h1。

本实施例中，所提供的半导体晶圆100的功能面101的边缘与中心的高度差为h1为55～65微米。

封装过程中，在所述半导体晶圆100功能面上叠加放置另一半导体晶圆后，因为所述半导体晶圆100的功能面101的边缘与中心存在较大的高度差异，使得功能面101边缘与中心至另一半导体晶圆的表面的距离差异较大，从而会影响半导体晶圆封装后的强度，不利于后续芯片切割；此外，所述半导体晶圆100的翘曲结构会影响功能面101上各芯片与另一半导体晶圆上各芯片间的对准精度，从而降低后续形成的芯片良率。

接着参考图2，在所述半导体晶圆100的背面102上形成应力层，所述应力层对所述半导体晶圆100产生应力作用，从而使所述半导体晶圆100发生形变，减小半导体晶圆的边缘与中心的高度差的绝对值，以提高所述半导体晶圆100的表面平整度。

基于所述半导体晶圆100功能面101朝上放置时，所述功能面101的边缘高于中心的结构。本实施例中，在所述半导体晶圆100的背面102上形成张应力层110。

所述张应力层110向所述半导体晶圆100提供张应力F1，使得功能面101朝上放置的所述半导体晶圆100边缘部分下弯，逐步降低所述半导体晶圆100功能面101的边缘与中心的高度差绝对值(即减低h1的数值)。

且，因为所述张应力层110形成于所述半导体晶圆100的背面，所述张应力层110并不会影响半导体晶圆100功能面101上各芯片的性能。

本实施例中，所述张应力层110为铜层，形成方法为物理气相沉积(PhysicalVaporDeposition，简称PVD)。

在除本实施例外的其他实施例中，所述铜层的形成方法还可为电镀膜法(Electrochemicalplating，简称ECP)，本发明对所述铜层的形成方法并不作限定。

此外，所述张应力层110产生的张应力随着张应力层110的厚度增加而增大。

本实施例中，所述张应力层110为铜层，所述半导体晶圆100的边缘与中心的高度差(h1)为55～65微米，向所述半导体晶圆100的背面102形成厚度(h2)为0.8～1.2微米的铜层以作为张应力层，可实现所述半导体晶圆100功能面101表面平整化。

参考图3，提供一12寸圆形的测试半导体晶圆120，所述半导体晶圆120功能面朝上放置，且功能面的边缘高于中心，其中O点为半导体晶圆120的中心点。

在所述半导体晶圆120的功能面的边缘选取两两间距相同的8个测试点A、B、C、D、E、G、H、I。参考下表1，以半导体晶圆100的中心点O的高度为0微米，在所述测试半导体晶圆100的背面形成应力层前，该8个测试点的高度如下表1所示：

测试点	O	A	B	C	D	E	G	H	I
										高度(微米)	0	31	25	20	41	26	21	17	24

表1

之后，在所述测试半导体晶圆120的背面形成1微米的铜层，再测量所述测试半导体晶圆120功能面8个测试点的高度，该8测试点的高度如表2所示：

测试点	O	A	B	C	D	E	G	H	I
										高度(微米)	0	-34	-55	-50	-40	-37	-49	-38	-35

表2

由表2可知，在形成所述铜层后，所述测试半导体晶圆120边缘下弯，并使测试半导体晶圆120功能面上的该8各测试点的高度小于中心高度，说明该1微米的铜层对所述半导体晶圆100产生了足够的张应力，且在该张应力下半导体晶圆120产生的明显形变，改变了半导体晶圆120的翘曲度。

此外，铜还具有散热作用，在所述半导体晶圆的背面形成采用铜为材料的张应力层，有助于形成所述张应力层时，以及后续晶圆切割等步骤中晶圆内所产生热量的排放，降低晶圆因过热而受到损伤。

在本发明的另一个实施例中，对于功能面朝上放置时，功能面的边缘高于中心的半导体晶圆，可在所述半导体晶圆的背面形成铝层以作为张应力层，从而实现半导体晶圆的平整化，提高半导体晶圆的平整度。

本实施例中，当半导体晶圆具有功能面朝上放置时边缘高于中心的翘曲变形时，在半导体晶圆的背面形成张应力层，所述张应力层向所述半导体晶圆提供张应力；并且可根据所述半导体晶圆的翘曲度，通过调整所述张应力层的厚度，以调节所述半导体晶圆的形变程度，从而有效实现所述半导体晶圆平整化，提高半导体晶圆的功能面和背面的平整度，从而提高后续晶圆级封装效果。

所述半导体晶圆100的厚度越大，半导体晶圆100的形变难度越大，半导体晶圆100的平整化难度也越大。因而，若半导体晶圆的厚度过大，平整化效果并不明显；若半导体晶圆的厚度过小，张应力层产生的张应力作用越发明显，半导体晶圆较为容易产生形变，但对于半导体晶圆形变的精度控制难度越大。

此外，半导体晶圆的功能面面积越大，张应力层产生的张应力作用越发明显，半导体晶圆较为容易产生形变，但对于半导体晶圆形变的精度控制难度越大；若功能面的面积越小，半导体晶圆的形变难度越大，半导体晶圆的平整化难度越大。

可选地，所述半导体晶圆的厚度为300～800微米；若半导体晶圆为圆形晶圆，所述半导体晶圆的直径为15～45厘米。

本实施例中，对于上述尺寸的半导体晶圆，在所述半导体晶圆100上形成铜层或是铝层作为张应力层，具有明显的平整化效果，有效提高半导体晶圆的平整度，且便于控制晶圆的形变精度。

本实施例还提供了由上述半导体晶圆的整平方法形成的半导体晶圆。

参考图4，本实施例提供的半导体晶圆130，包括：

形成有若干半导体芯片的功能面131和与所述功能面131相对的背面132；所述背面132设置有应力层133。所述应力层133用以减小半导体晶圆的边缘与中心的高度差的绝对值。

本实施例中，所述应力层133为张应力层，用于向所述半导体晶圆130提供张应力。

可选地，所述张应力层133为铜层或是铝层。

可选地，所述半导体晶圆130的功能面131与背面132之间的厚度为300～800微米。

可选地，所述半导体晶圆130为圆形晶圆，其直径为15～45厘米。

实施例2

参考图5和图6为本实施例中，不同步骤中的半导体晶圆的剖面图。

本实施提供的半导体晶圆的整平方法与实施例1提供的半导体晶圆的整平方法的技术方案大致相同，包括：提供的半导体晶圆200包括形成有若干半导体芯片(图中未显示)的功能面201和与所述功能面201相对的背面202，所述半导体晶圆200具有翘曲变形，之后在所述半导体晶圆200背面202形成应力层，以实现所述半导体晶圆200的平整化。

本实施例与实施例1的区别在于：

本实施例中，在向半导体晶圆200的背面上形成应力层前，将所述半导体晶圆200功能面201朝上放置时，所述半导体晶圆200的功能面201的中心高于边缘，如图5所示，半导体晶圆200的功能面201的中心与边缘的高度差为h3。

继续参考图5，基于所述半导体晶圆200功能面201朝上放置时，所述功能面201的中心高于边缘的结构。

结合参考图6，本实施例中，在所述半导体晶圆200的背面形成应力层的步骤包括：在所述半导体晶圆200的背面202形成压应力层210。

所述压应力层210向所述半导体晶圆200提供压应力F2，使得功能面201朝上放置的所述半导体晶圆200边缘部分上弯，逐步降低所述半导体晶圆200功能面201的边缘与中心的高度差绝对值(即减低h3的数值)。

本实施例中，所述压应力层210为氧化硅层，形成方法为等离子增强化学气相沉积(PlasmaEnhancedChemicalVaporDeposition，简称PECVD)。

本实施例中，压应力层210越厚，对于半导体晶圆200产生的压应力越强，使得半导体晶圆200的形变程度越大，平整化的力度越大，因而可以根据半导体晶圆200的翘曲度数值，调整所述应力层210的厚度，以实现所述半导体晶圆200的平整化。

本实施例中，以4个12寸圆形的半导体晶圆作为测试半导体晶圆，在各测试半导体晶圆背面形成氧化硅层作为压应力层，图7和表3为在各测试半导体晶圆背面形成氧化硅层前后，各半导体晶圆的翘曲度变化数据。

图7中，曲线303和304分别为在所述测试半导体晶圆的背面形成氧化硅层以作为压应力层前后，各测试半导体晶圆的功能面边缘高度减中心高度的数值对比曲线。其中，X值为形成的压应力层厚度，Y值为测试半导体晶圆的功能面边缘高度减中心高度数值。

下表3为图7中，曲线303和曲线304中各测试晶圆的功能面边缘高度减中心高度数值，其中，Y1为曲线303的数值，Y2为曲线304的数值。

X(微米)	Y1(微米)	Y2(微米)
			2.0	-84.4	-16.875
2.5	-88.1	-4.625
			3.0	-84.5	3.625
4.0	-84.75	28

表3

由表3和图7可知，压应力层越厚，对于半导体晶圆产生的压应力越强，使得半导体晶圆200的翘曲度变化(Y2-Y1)越大。

此外，本实施例中，可通过改变氧化层形成工艺，以调整形成的氧化层特性，从而调整氧化层向半导体晶圆施加的压应力。

参考图8和下表4为本实施例中，以另两块结构相同且基本没有翘曲变形的12寸圆形的半导体晶圆作为测试半导体晶圆，在上述两块测试半导体晶圆背面采用不同工艺形成氧化硅层作为压应力层后，两块测试半导体晶圆功能面的翘曲度变化数据。

图8中，曲线301和302分别为采用不同的工艺形成的，具有不同压应力作用的氧化硅层以作为压应力层后，所述两块测试半导体晶圆的功能面边缘高度减中心高度的数值对比曲线。其中，X值为形成的压应力层厚度，Y值为形成X数值对应的厚度的压应力层后测试半导体晶圆的功能面的翘曲度变化(即功能面边缘高度减中心高度的差值)。

其中，曲线301代表采用第一工艺在测试半导体晶圆形成第一氧化硅层，测试半导体晶圆的翘曲度变化曲线；

曲线302代表采用第二工艺在测试半导体晶圆形成第二氧化硅层，测试半导体晶圆的翘曲度变化曲线。

下表4为图8中，曲线301和曲线302中4各测试点高度数值，其中，Y3为曲线301的数值，Y4为曲线302的数值。

表4

由图8和图3可知，氧化硅层作为压应力层可对半导体晶圆产生压应力，以促使半导体晶圆产生形变，以提高半导体晶圆的平整度。

且图8中，曲线302所代表的第二氧化硅层比曲线301代表的第一氧化硅层可对测试半导体晶圆产生更大的压应力作用。

由此可知，通过不同的工艺形成的氧化硅层可对半导体晶圆产生不同的压应力。

此外，根据曲线301显示的数据可知，该种工艺形成的第一氧化硅层的厚度与对于半导体晶圆翘曲度变化的关系相近于拟合函数：y＝4.748x²+8.134x-3.890。

根据曲线302显示的数据可知，该种工艺形成的第二氧化硅层的厚度与对于半导体晶圆翘曲度变化的关系相近于拟合函数：y＝5.132x²+57.74x+7.955；

为此，本发明中，可根据所述半导体晶圆的翘曲度，通过调整氧化硅层的形成工艺和厚度，调整氧化硅层对于半导体晶圆产生的压应力，进而调节所述半导体晶圆的形变程度，实现所述半导体晶圆平整化。

在本发明的另一个实施例中，对于功能面朝上放置时，功能面的中心高于边缘的半导体晶圆，可在所述半导体晶圆的背面形成氮化硅层以作为压应力层，从而实现半导体晶圆的平整化。

本实施例中，当半导体晶圆具有功能面朝上放置时中心高于边缘的翘曲变形时，在半导体晶圆的背面形成压应力层(如氧化硅层或是氮化硅层)，所述压应力层向所述半导体晶圆提供压应力；并且可根据所述半导体晶圆的翘曲度，通过调整压应力层的形成方法和压应力层的厚度，以调节所述半导体晶圆的形变程度，从而有效实现所述半导体晶圆平整化，提高半导体晶圆的功能面和背面的平整度，从而提高后续晶圆级封装效果。

此外，所述半导体晶圆200的厚度以及面积尺寸直接影响半导体晶圆200的平整化难度。

可选地，所述半导体晶圆200的厚度为300～800微米；若半导体晶圆为圆形晶圆，所述半导体晶圆的直径为15～45厘米。

本实施例中，对于上述尺寸的半导体晶圆，在所述半导体晶圆200上形成氧化硅层或是氮化硅层作为压应力层，具有明显的平整化效果，有效提高半导体晶圆的平整度，且便于控制晶圆的形变量。

本实施例还提供了由上述半导体晶圆的整平方法形成的半导体晶圆。

参考图9，本实施例提供的半导体晶圆220，包括：

形成有若干半导体芯片的功能面221和与所述功能面221相对的背面222；所述背面222设置有压应力层230。所述压应力层230向所述半导体晶圆220提供压应力，用以减小半导体晶圆的边缘与中心的高度差的绝对值。

可选地，所述压应力层230为氧化硅层或是氮化硅层。

可选地，所述半导体晶圆220的功能面221与背面222之间的厚度为300～800微米。

可选地，所述半导体晶圆220为圆形晶圆，其直径为15～45厘米。

本发明还提供了一种半导体晶圆的封装方法，其包括：

采用上述任一实施例提供的半导体晶圆的整平方法对所述半导体晶圆进行整平；

对整平后的半导体晶圆进行封装；

对封装后的半导体晶圆进行切割。

在圆片级封装过中，提高半导体晶圆的封装效果；而且提高半导体晶圆的封装效果后，可有效提高半导体晶圆的切割效果，提高切割半导体晶圆后形成的各芯片的良率。

此外，本发明还提供了另一种半导体晶圆的封装方法。

该另一种半导体晶圆的封装方法，包括：

采用上述任一实施例提供的半导体晶圆的整平方法对所述半导体晶圆进行整平。

对整平后的半导体晶圆进行叠加。

结合参考图10，本实施例中，对整平后的半导体晶圆进行叠加的步骤包括：

将两块整平后的半导体晶圆300和400叠加；

其中，所述半导体晶圆300包括功能面310和背面320；半导体晶圆400包括功能面410和背面420；

在所述两块半导体晶圆300和400的功能面310和功能面410上均设置有半导体芯片(图中未显示)，且在所述背面320和420上分别形成有应力层321和421(所述应力层321和421包括压应力层或是张应力层)；

且，使所述半导体晶圆300的功能面310和半导体晶圆400的功能面410相对放置。

所述叠加步骤包括键合工艺等步骤，所述键合工艺为本领域成熟工艺，在此不再赘述。

接着，对叠加后的半导体晶圆400和300进行封装。

之后，再对封装后的半导体晶圆进行切割，从而使所述半导体晶圆300和400上的芯片分离。

因为所述半导体晶圆300和400已经过整平处理，因而在将所述半导体晶圆300和400叠加后，可有效降低所述两块半导体晶圆各部分之间的间距差异，并提高相邻两块半导体晶圆各芯片之间的对准精度，进而提高半导体晶圆的封装效果；而且提高半导体晶圆的封装效果后，可有效提高半导体晶圆的切割效果，减小切割误差，提高切割半导体晶圆后形成的各芯片的良率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体晶圆的整平方法，其特征在于，包括：

提供半导体晶圆，所述半导体晶圆包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述半导体晶圆具有翘曲变形；

在所述半导体晶圆的背面形成应力层，以减小半导体晶圆的边缘与中心的高度差的绝对值。

2.如权利要求1所述的半导体晶圆的整平方法，其特征在于，

在形成应力层之前所述半导体晶圆具有功能面朝上放置时边缘高于中心的翘曲变形，在所述半导体晶圆的背面形成张应力层以用于向所述半导体晶圆提供张应力；所述张应力层为铜层或铝层。

3.如权利要求2所述的半导体晶圆的整平方法，其特征在于，

在形成所述张应力层之前所述半导体晶圆的边缘与中心的高度差为55～65微米。

4.如权利要求1所述的半导体晶圆的整平方法，其特征在于，

在形成应力层之前所述半导体晶圆具有功能面朝上放置时中心高于边缘的翘曲变形，在所述半导体晶圆的背面形成压应力层以用于向所述半导体晶圆提供压应力；

所述压应力层为氧化硅层或是氮化硅层。

5.如权利要求4所述的半导体晶圆的整平方法，其特征在于，在所述半导体晶圆的背面形成压应力层的步骤包括：通过PECVD的方式在所述半导体晶圆的背面形成氧化硅层或是氮化硅层，以作为所述压应力层。

6.一种半导体晶圆的封装方法，其特征在于，包括：

采用权利要求1～5任一项所述的整平方法对所述半导体晶圆进行整平；

对整平后的半导体晶圆进行封装；

对封装后的半导体晶圆进行切割。

7.一种半导体晶圆的封装方法，其特征在于，包括：

采用权利要求1～5任一项所述的整平方法对所述半导体晶圆进行整平；

对整平后的半导体晶圆进行叠加；

对叠加后的半导体晶圆进行封装；

对封装后的半导体晶圆进行切割。

8.一种半导体晶圆，其特征在于，包括形成有若干半导体芯片的功能面和与所述功能面相对的背面，所述背面设置有应力层以减小半导体晶圆的边缘与中心的高度差的绝对值。

9.如权利要求8所述的半导体晶圆，其特征在于，所述背面设置有张应力层以用于向所述半导体晶圆提供张应力；

所述张应力层为铜层或铝层。

10.如权利要求8所述的半导体晶圆，其特征在于，所述背面设置有压应力层以用于向所述半导体晶圆提供压应力；

所述压应力层为氧化硅层或氮化硅层。