CN101333677A - 300mm薄层外延工艺 - Google Patents

300mm薄层外延工艺 Download PDF

Info

Publication number
CN101333677A
CN101333677A CNA2007101178317A CN200710117831A CN101333677A CN 101333677 A CN101333677 A CN 101333677A CN A2007101178317 A CNA2007101178317 A CN A2007101178317A CN 200710117831 A CN200710117831 A CN 200710117831A CN 101333677 A CN101333677 A CN 101333677A
Authority
CN
China
Prior art keywords
thin
epitaxy
film
intrinsic
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101178317A
Other languages
English (en)
Inventor
何自强
冯泉林
常青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing General Research Institute for Non Ferrous Metals
Grinm Semiconductor Materials Co Ltd
Original Assignee
Beijing General Research Institute for Non Ferrous Metals
Grinm Semiconductor Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing General Research Institute for Non Ferrous Metals, Grinm Semiconductor Materials Co Ltd filed Critical Beijing General Research Institute for Non Ferrous Metals
Priority to CNA2007101178317A priority Critical patent/CN101333677A/zh
Publication of CN101333677A publication Critical patent/CN101333677A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供一种300mm薄层外延工艺，它包括：(1)在高温下，用HCl腐蚀石墨组件工艺；(2)用TCS在高温下迅速分解生成多晶硅，迅速覆盖在石墨组件的表层，形成预沉积本征硅层；(3)向外延沉积腔内通入反应气体TCS和氢气，生成本征外延层；(4)向沉积腔内同时通入掺杂剂、TCS和氢气，开始正常的外延生长。本工艺可减少自掺杂的影响，获得电阻率均匀的薄层外延，且外延层和衬底的过渡区较薄。

Description

300mm薄层外延工艺
技术领域
本发明涉及一种生长300mm薄层外延的工艺，利用本工艺可以获得电阻率均匀的薄层外延，且外延层和衬底的过渡区较薄。
硅外延技术是指在硅片衬底上沉积一层单晶硅的技术。硅外延的应用主要是在重掺硅片上长一层低浓度掺杂的硅单晶层，如n-型或p-型外延层，其掺入杂质浓度视器件的应用而有所不同。利用硅外延技术可降低器件工艺中软错(SoftErrors)，防止闩锁效应(Latch-up)，及提供局部杂质吸着(Gettering)的作用，一般而言，外延工艺主要控制的两个参数是外延层厚度和电阻率的均匀性。
自掺杂(Autodoping)现象是影响掺杂剂浓度及均匀度的重要因素。自掺杂的来源是重掺硅片中的掺杂剂，高温时掺杂剂不仅会有硅片的背面向正面扩散，而且还向外扩散到外延沉积系统的内壁和石墨部件。这些扩散出来的掺杂剂会在当前或者后续的外延工艺中影响外延片表面的掺杂剂分布，外延片中掺杂剂浓度的失控。
硅片的自掺杂现象不仅出现在外延工艺过程，而且由重掺硅片内扩散出来的掺杂剂会导致外延腔内石墨部件上残留大量的掺杂剂。石墨部件上的掺杂剂的存在会影响后续外延过程中电阻率的均匀性和可控性。在6、8英寸硅片外延工艺中，一般采用背封技术可以有效控制自掺杂的发生。背封技术是利用CVD的方式在硅片背面沉积一层SiO2，利用SiO2层阻止掺杂剂的外扩散，使得硅片背面的掺杂剂外扩散有效阻止。
300mm硅片采用双面抛光技术，获得背面抛光的硅片，以减少颗粒的引入。这时如果仍然采用6、8英寸硅片所使用的背面沉积SiO2的工艺，则失去双面抛光的意义。双面抛光带来一个严重的问题就是12英寸重掺硅背封工艺的放弃，所以需要使用新的工艺来降低自掺杂的负面效应。同时12英寸硅外延片对电阻率的均匀性能和外延层的过渡区的要求更高，加上CMOS工艺中一般使用薄层外延，所以自掺杂的问题会变得更加严重。
300mm外延炉主要是单片外延炉，一次只能长一片硅片，但是可以保证有均匀的温场。利用在高温中进出硅片，快速升降温，及高的沉积速率，来维持高产能。
发明内容
本发明的目的是提供一种300mm薄层外延工艺，该工艺可减少自掺杂的影响，利用本工艺可以获得电阻率均匀的薄层外延，且外延层和衬底的过渡区较薄。
为达到上述的发明目的，本发明采用以下技术方案：这种300mm薄层外延工艺，它包括：
(1)在高温下，用HCl腐蚀石墨组件工艺；
(2)用TCS在高温下迅速分解生成多晶硅，迅速覆盖在石墨组件的表层，形成预沉积本征硅层；
(3)向外延沉积腔内通入反应气体TCS和氢气，生成本征外延层；
(4)向沉积腔内同时通入掺杂剂、TCS和氢气，开始正常的外延生长。
HCl腐蚀石墨组件的温度为1050℃～1200℃；石墨组件上预沉积本征外延工序的温度为1100-1200℃；在硅片上先沉积本征外延层，然后沉积薄层外延层，其温度分别为1100～1150℃.
本发明的优点是：由于采用HCl腐蚀、石墨组件上本征硅的沉积和硅衬底本征外延工艺相结合的工艺，利用高温工艺快速生长外延层，减少了自掺杂的影响，获得满足工艺要求的薄层外延层。
附图说明
图1：外延工艺中的温度示意图
图2：外延完成后外延薄膜结构示意图
图3：通过该工艺生长的外延层的扩散电阻测试结果
图1中，纵座标为温度，横座标为外延工艺中的时间轴，图1的曲线中出现断开部分代表其它常用的外延步骤。图1中，1表示HCl腐蚀工序，2为石墨组件上预沉积本征外延工序，3为在硅片上先沉积本征外延层。图3中，横座标为外延层的深度，纵座标为电阻率，实线为硅片中心取样，虚线为硅片边缘取样的测量结果。
具体实施方式
本发明针对重掺硅片，具体的工艺特点见图1。本发明采取硅片载入前HCl腐蚀、和沉积腔本征硅覆盖两个措施来降低沉积环境带来的掺杂剂污染。而在外延沉积前通过本征层的沉积和外延层的沉积相结合，消除硅片衬底带来的“自掺杂”效应。
本发明采用措施：
1、在新的外延工艺开始时，需要消除上次外延工艺对沉积环境的影响。
HCl腐蚀工艺，在高温下使用HCL对石墨腔体的腐蚀，一般采用的温度为1050-1200℃.使得原来在石墨部件上的硅层和掺杂剂变成氯硅烷挥发，然后随着尾气被排出。HCl在1190℃左右具有强烈的腐蚀作用，它和石墨组件上沉积的多晶硅层反应，生成氯硅烷气。
在HCL腐蚀工艺完成后，不能确认是否将沉积腔体内的掺杂剂污染全部去除。所以采用措施
2、预沉积本征硅层，利用TCS在高温下迅速分解生成多晶硅，迅速覆盖在石墨组件的表层。沉积的本征多晶硅层对石墨组件上的掺杂杂质起到了的隔断作用，避免这些掺杂剂在后序的沉积工艺中扩散到硅片正面，为即将进行的外延工艺提供了一个“洁净”的环境。HCl腐蚀和沉积腔本征硅覆盖是阻止沉积腔环境的重要措施，而且二者缺一不可。
在以上两步工艺完成后，系统开始降温到900℃左右，然后载入硅片。在硅片载入后，系统开始升温、同时通过加热系统的调节，外延沉积腔内温度逐渐变的恒定，同时沉积工作准备就绪。但是在达到恒温的过程中，已经进入炉腔内的重掺硅片的正面和背面的掺杂剂开始外扩散。而且现在的外延工艺一般是在重掺的衬底上生长高电阻的外延层，但是在外延沉积过程中衬底内的掺杂剂会不断的向外延层扩散，导致整个外延层的掺杂剂浓度出现了一个由表面向衬底的浓度梯度变化，从而电阻发生变化。对于厚层外延层的生长，由于掺杂剂的扩散系数较低，扩散距离有限，“自掺杂”导致的外延层电阻率漂移可以忽略不记。但是对于薄层外延，必需采取有效的方法来降低
3、为了降低硅片本身带来的“自掺杂”的影响，本发明采取措施是：本征外延层生长，即在沉积外延层的前10秒钟左右，通入外延沉积腔内的反应气体只有TCS和氢气，因而衬底上先沉积约0.5um左右的本征硅层。完成本征沉积后，向沉积腔内同时通入掺杂剂、TCS和氢气，开始正常的外延生长。通过本征外延层的沉积，可以有效隔离硅片正面的自掺杂效应，掺杂气体在分解后不仅沉积到外延层内，而且向衬底内扩散。利用本征层外延沉积工艺，不仅有效的阻止了自扩散。
考虑到衬底对本征层的自掺杂，所以如果适当调节本征层的厚度，可以在本征层获得与外延层相同的电阻率。
实施例：
外延层的目标厚度为2.8um，外延层电阻率为1.6Ohm-cm，而过渡层的厚度约为0.4um。
具体的实验参数见表1，表1中的单位slm是表示标准升每分钟：g/s是表示克/秒。其实验结果见图3。，
表.1实施例中具体的外延工艺
  步骤   1   2   3   4   5   6   7   8   9   10   11   12   13   14
  步骤名称   开始程序   腐蚀石墨组件   覆盖本征多晶硅   冷却   载片   稳定热场   加热   硅片脱氧   本征生长   沉积外延层   结束沉积   冷却   取片   结束
  时间   1   15   35   8   15   10   43   45   7   34   3   30   1   0.1
  温度(℃)   970   1190   1190   860   940   960   1130   1150   1130   1130   1130   900   800   900
  H2流量(SLM)   10   10   80   45   45   45   45   45   60   60   60   60   40   20
  HCl(SLM)   0   30   0   0   0   0   0   0   0   0   0   0   0   0
  TCS(g/s)   0   0   0   0   0   0   0   0   18   18   18   0   0   0
  掺杂剂B2H6(g/s)   0   0   0   0   0   0   0   0   0   5   5   0   0   0

Claims (6)

1、一种300mm薄层外延工艺，其特征在于：还包括：
(1)在高温下，用HCl腐蚀石墨组件工艺；
(2)用TCS在高温下迅速分解生成多晶硅，迅速覆盖在石墨组件的表层，形成预沉积本征硅层；
(3)向外延沉积腔内通入反应气体TCS和氢气，生成本征外延层；
(4)向沉积腔内同时通入掺杂剂、TCS和氢气，开始正常的外延生长。
2、根据权利要求1所述的一种300mm薄层外延工艺，其特征在于：HCl腐蚀石墨组件的温度为1050℃～1200℃。
3、根据权利要求1所述的一种300mm薄层外延工艺，其特征在于：石墨组件上预沉积本征外延工序的温度为1100-1200℃.
4、根据权利要求1所述的一种300mm薄层外延工艺，其特征在于：在硅片上先沉积本征外延层，然后沉积薄层外延层，其温度分别为1100～1150℃.
5、根据权利要求3所述的一种300mm薄层外延工艺，其特征在于：石墨组件上预沉积本征外延工序的温度为1130℃.
6、根据权利要求4所述的一种300mm薄层外延工艺，其特征在于：在硅片上先沉积本征外延层，然后沉积薄层外延层，其温度分别为1130℃。
CNA2007101178317A 2007-06-25 2007-06-25 300mm薄层外延工艺 Pending CN101333677A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101178317A CN101333677A (zh) 2007-06-25 2007-06-25 300mm薄层外延工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101178317A CN101333677A (zh) 2007-06-25 2007-06-25 300mm薄层外延工艺

Publications (1)

Publication Number Publication Date
CN101333677A true CN101333677A (zh) 2008-12-31

Family

ID=40196553

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101178317A Pending CN101333677A (zh) 2007-06-25 2007-06-25 300mm薄层外延工艺

Country Status (1)

Country Link
CN (1) CN101333677A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280396A (zh) * 2011-09-14 2011-12-14 江阴鑫辉太阳能有限公司 一种石墨舟饱和处理工艺
CN106757324A (zh) * 2016-12-26 2017-05-31 南京国盛电子有限公司 一种硅外延片的制造方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
CN115029773A (zh) * 2022-05-23 2022-09-09 中环领先半导体材料有限公司 一种厚外延颗粒改善的工艺
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280396A (zh) * 2011-09-14 2011-12-14 江阴鑫辉太阳能有限公司 一种石墨舟饱和处理工艺
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
CN106757324A (zh) * 2016-12-26 2017-05-31 南京国盛电子有限公司 一种硅外延片的制造方法
CN106757324B (zh) * 2016-12-26 2019-05-21 南京国盛电子有限公司 一种硅外延片的制造方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN115029773A (zh) * 2022-05-23 2022-09-09 中环领先半导体材料有限公司 一种厚外延颗粒改善的工艺
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Similar Documents

Publication Publication Date Title
US7329593B2 (en) Germanium deposition
US7115521B2 (en) Epitaxial semiconductor deposition methods and structures
US9441295B2 (en) Multi-channel gas-delivery system
US8530340B2 (en) Epitaxial semiconductor deposition methods and structures
CN106757324B (zh) 一种硅外延片的制造方法
CN101333677A (zh) 300mm薄层外延工艺
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
WO2007075369B1 (en) Low temperature doped silicon layer formation
JP2007088473A (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
US20040259333A1 (en) Method to planarize and reduce defect density of silicon germanium
US20080003782A1 (en) Multilayer gettering structure for semiconductor device and method
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
WO2011019540A1 (en) Method for growing germanium epitaxial films
Bau High-temperature CVD silicon films for crystalline silicon thin-film solar cells
EP1604395A2 (en) Epitaxial semiconductor deposition methods and structures
KR20090017074A (ko) 에피층 성장방법
JP3948577B2 (ja) 半導体単結晶薄膜の製造方法
Ohi et al. Enhanced electrical quality of low‐temperature (T dep≤ 800° C) epitaxial silicon deposited by plasma‐enhanced chemical vapor deposition
US20070254450A1 (en) Process for forming a silicon-based single-crystal portion
Hsieh et al. Dopant‐enhanced low‐temperature epitaxial growth of in situ doped silicon by rapid thermal processing chemical vapor deposition
Tsukune LOW-AUTODOPING DISILANE EPITAXY ON 200-mm WAFERS AT 800 C A. Tsukune, H. Miyata, F. Mieno, and Y. Furumura Fujitsu Limited 1015 Kamikodanaka, Nakahara-ku
KR101125739B1 (ko) 반도체 제조용 서셉터
Eguchi et al. A study of boron concentration uniformity in selective epitaxial growth for SiGe HBT
Nguyen et al. Low-temperature epitaxy of highly-doped n-type Si at high growth rate by chemical vapor deposition for bipolar transistor application
JP2006054370A (ja) 半導体エピタキシャルウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20081231