CN104779280A - 氮化物半导体外延晶圆和氮化物半导体器件 - Google Patents

氮化物半导体外延晶圆和氮化物半导体器件 Download PDF

Info

Publication number
CN104779280A
CN104779280A CN201410829294.9A CN201410829294A CN104779280A CN 104779280 A CN104779280 A CN 104779280A CN 201410829294 A CN201410829294 A CN 201410829294A CN 104779280 A CN104779280 A CN 104779280A
Authority
CN
China
Prior art keywords
nitride semiconductor
epitaxial wafer
face
layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410829294.9A
Other languages
English (en)
Inventor
坂口春典
田中丈士
成田好伸
目黑健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN104779280A publication Critical patent/CN104779280A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供能够形成电气特性的偏差小的多个氮化物半导体器件的氮化物半导体外延晶圆和氮化物半导体器件。本发明的一个方式提供一种厚度为100μm以上、直径为50mm以上的氮化物半导体外延晶圆(10),其具有基板(11)和形成于基板(11)之上的、上表面的面方位为(002)面的氮化物半导体层(12),氮化物半导体层(12)的(002)面或(100)面的X射线摇摆曲线的半峰宽的偏差为30%以下。

Description

氮化物半导体外延晶圆和氮化物半导体器件
技术领域
本发明涉及氮化物半导体外延晶圆和氮化物半导体器件。
背景技术
含有铟(In)、镓(Ga)、铝(Al)、氮(N)等的氮化物半导体具有高饱和电子速度和高耐介质击穿电压,因此已经实际用作在高频区域实现高效率、高输出的电子器件用材料等。此外,作为给电动汽车(EV)、混合动力汽车(HEV)等的基本部件逆变器(inverter)带来高效率化的动力器件高性能化的关键材料也是备受期待的。
氮化物半导体高频电子器件、氮化物半导体动力器件这类氮化物半导体器件通常具有由含有铟(In)、镓(Ga)、铝(Al)、氮(N)等的氮化物半导体形成的外延层。为了形成高性能的氮化物半导体器件,要求氮化物半导体外延层的结晶性良好。
使用规定面的X射线摇摆曲线的半峰宽作为氮化物半导体器件的氮化物半导体外延层的结晶性的指标的方法是众所周知的(例如,参照专利文献1)。专利文献1中,作为高结晶性的条件,规定了X射线衍射谱的半峰宽的上限值。
现有技术文献
专利文献
专利文献1:日本特许3836697号公报
发明内容
发明所要解决的问题
氮化物半导体器件通常如下获得:使氮化物半导体层在直径2英寸(5.08cm)以上的基底基板上外延生长而形成氮化物半导体外延晶圆,在其表面上形成多个电极后,将该晶圆切割成多个片状。
专利文献1中,对于分割成多个片状之前的氮化物半导体外延晶圆中的、基板面内的氮化物半导体外延层的结晶性的偏差完全没有考虑,存在由一片氮化物半导体外延晶圆获得的多个氮化物半导体器件之间电气特性偏差大的问题。
本发明的目的之一在于,提供能够形成电气特性的偏差小的多个氮化物半导体器件的氮化物半导体外延晶圆。
此外,本发明的目的之一在于,形成电气特性的偏差小的多个氮化物半导体器件、提高氮化物半导体器件的成品率。
用于解决问题的手段
(1)为了达到上述目的,根据本发明的一个方式,提供一种厚度为100μm以上、直径为50mm以上的氮化物半导体外延晶圆,其具有基板和形成于前述基板之上的、上表面的面方位为(002)面的氮化物半导体层,前述氮化物半导体层的(002)面或(100)面的X射线摇摆曲线的半峰宽的面内偏差为30%以下。
(2)上述氮化物半导体外延晶圆中,前述偏差优选为25%以下。
(3)根据本发明的另一方式,提供一种氮化物半导体器件,其为使用上述(1)或(2)所述的氮化物半导体外延晶圆形成的高电子迁移率晶体管。
发明的效果
根据本发明的一个方式,可以提供一种能够形成电气特性的偏差小的多个氮化物半导体器件的氮化物半导体外延晶圆。
此外,根据本发明的另一方式,能够形成电气特性的偏差小的多个氮化物半导体器件、提高氮化物半导体器件的成品率。
附图说明
图1为第1实施方式的氮化物半导体外延晶圆的垂直剖面图。
图2(a)、图2(b)为表示构成氮化物半导体层的微小的结晶柱在基底层上生长的形态的概念图。
图3为第2实施方式的氮化物半导体器件的垂直剖面图。
图4为表示实施例1~3的氮化物半导体外延晶圆的测定点的俯视图。
图5为表示实施例1~3的由表1~3获得的X射线半峰宽的偏差△Xw(%)与高电子迁移率晶体管的阈值电压的偏差△Vth(%)的关系的图。
符号说明
10:氮化物半导体外延晶圆;11:基板;12:氮化物半导体层;13:基底层;14:结晶柱;20:氮化物半导体器件;21:基板;22:缓冲层;23:电子迁移层;24:电子供给层;25:栅极;26:源极;27:漏极。
具体实施方式
〔第1实施方式〕
(氮化物半导体外延晶圆的构成)
图1为第1实施方式的氮化物半导体外延晶圆的垂直剖面图。氮化物半导体外延晶圆10具有基板11和在基板11上外延生长而形成的氮化物半导体层12。
基板11例如为GaN基板、Si基板、或SiC基板。
氮化物半导体层12由GaN、AlN、AlGaN、InGaN等AlxGayInzN(x+y+z=1且0≤x、y、z≤1)、即氮化物半导体形成。此外,氮化物半导体层12还可以具有将由不同的氮化物半导体形成的层层叠而成的多层结构。氮化物半导体层12的上表面的面方位为(002)。
氮化物半导体外延晶圆10的厚度为100μm以上,直径为50mm以上。氮化物半导体外延晶圆10还可以在基板11和氮化物半导体层12之间具有缓冲层。
为了确保氮化物半导体层12的结晶性,氮化物半导体层12的(002)面的X射线摇摆曲线的半峰宽优选在面内的整个区域中为300秒以下。此外,氮化物半导体层12的(100)面的X射线摇摆曲线的半峰宽优选在面内的整个区域中为600秒以下。
氮化物半导体层12的(002)面或(100)面的X射线摇摆曲线的半峰宽的面内偏差为30%以下。如后所述,通过满足该条件,可以将使用氮化物半导体外延晶圆10形成的高电子迁移率晶体管(HEMT)的阈值电压的偏差抑制在3%以内。若半峰宽的面内偏差超过30%,则如图5所示,阈值电压的偏差急剧变大。关于图5的详细情况将在此后叙述。
这里,X射线摇摆曲线的半峰宽的面内偏差是指:在图4所示的15个测定点处分别测定X射线摇摆曲线的半峰宽,由获得的多个测定值通过“(最大值-最小值)/平均值”的式子算出的值。关于图4的详细情况将在此后叙述。予以说明,测定间隔随着晶圆的直径而改变。例如,直径为50mm时,测定间隔为3mm,直径为3英寸时,测定间隔为5mm,直径为6英寸时,测定间隔为10mm。
阈值电压的偏差是指:对于由一片氮化物半导体外延晶圆10获得的多个高电子迁移率晶体管(HEMT),分别测定阈值电压,由获得的多个测定值通过“(最大值-最小值)/平均值”的式子算出的值。
此外,为了将使用氮化物半导体外延晶圆10形成的高电子迁移率晶体管的纵深水平(deep level)量的偏差稳定抑制在2.5%以内,氮化物半导体层12的(002)面或(100)面的X射线摇摆曲线的半峰宽的面内偏差优选为25%以下。这是因为,如图5所示,若所述偏差超过25%,则阈值电压的偏差开始变大。
以下具体说明氮化物半导体层12的(002)面或(100)面的X射线摇摆曲线的半峰宽的测定。予以说明,将氮化物半导体中的(002)面称为C面。
(X射线摇摆曲线的半峰宽的测定)
氮化物半导体层12的X射线摇摆曲线的半峰宽为该测定点处的氮化物半导体层12的结晶性的指标。
X射线摇摆曲线的半峰宽表示该测定点处的在X射线束的光斑尺寸(通常为直径1mm左右)的区域内的、某一特定面方位的结晶的面方位的均匀性。因此,外延生长的结晶的生长面的X射线摇摆曲线的半峰宽为生长面的面方位的均匀性的指标。
予以说明,作为钙钛矿型结晶的氮化物半导体结晶的气相生长不是像纤锌矿型结晶的砷化物半导体那样的2维层流(step flow)生长,而是3维生长模式,因此,外延生长的氮化物半导体结晶由微小的柱状结晶的集合体构成。因此,氮化物半导体结晶的面方位的均匀性以微小的结晶柱14的生长方向的均匀性来表示。
例如,氮化物半导体结晶的(002)面的X射线摇摆曲线的半峰宽为表示沿着[002]方向生长的构成氮化物半导体层12的多个微小的结晶柱的生长方向在X射线束的光斑尺寸的区域中一致程度如何的指标,半峰宽越大则表示结晶柱的生长方向越不一致。
图2(a)、图2(b)为表示构成氮化物半导体层12的微小的结晶柱14在基底层13上生长的形态的概念图。图2(a)表示生长方向均匀的结晶柱14,图2(b)表示生长方向不均匀的结晶柱14。予以说明,基底层13为基板11、或氮化物半导体层12中的其它层。
与图2(b)所示的结晶柱14的生长方向不均匀的区域相比,图2(a)所示的结晶柱14的生长方向均匀的区域的面方位的均匀性高,因此X射线摇摆曲线的半峰宽变小。
此外,在氮化物半导体层12中形成n型导电层时,边通过金属有机物气相外延法(MOVPE法)等使构成氮化物半导体层12的氮化物半导体结晶外延生长,边引入Si、O等n型杂质。此时,当氮化物半导体结晶的生长面为(002)面时,Si、O等n型杂质难以引入,在为其它的面时则易于引入。
因此,构成以(002)面为生长面生长的氮化物半导体结晶的微小的结晶柱14的生长方向的均匀性越低,则n型杂质向氮化物半导体结晶中的引入越容易、n型杂质的浓度越高。因此,由以(002)面为生长面生长的氮化物半导体结晶形成的、上表面的面方位为(002)面的氮化物半导体层12的X射线摇摆曲线的半峰宽为该测定点处的n型导电层中的n型杂质浓度的指标。
(X射线摇摆曲线的半峰宽的偏差)
如上所述,上表面的面方位为(002)面的氮化物半导体层12的X射线摇摆曲线的半峰宽为该测定点的结晶性及n型杂质浓度的指标。因此,上表面的面方位为(002)面的氮化物半导体层12的X射线摇摆曲线的半峰宽的面内偏差为结晶性、n型杂质浓度的面内偏差的指标。
在测定上表面的面方位为(002)面的氮化物半导体层12的X射线摇摆曲线的半峰宽时,优选测定(002)面或(100)面的X射线摇摆曲线的半峰宽。(002)面的X射线摇摆曲线的半峰宽可以评价与氮化物半导体层的上表面平行的面的取向,垂直于(002)面的(100)面的X射线摇摆曲线的半峰宽可以评价与氮化物半导体层的上表面垂直的面的取向。
当在氮化物半导体外延晶圆10上形成多个半导体元件并对其进行切割而将其分割成各半导体元件时,若氮化物半导体层12的结晶性的面内偏差大,则各半导体元件的泄露特性等各种特性的偏差变大。
此外,当在氮化物半导体外延晶圆10上形成多个具有n型导电层的半导体元件并对其进行切割而将其分割成各半导体元件时,若氮化物半导体层12的n型导电层中的n型杂质的面内偏差大,则各半导体元件的阈值电压等的偏差变大。
〔第2实施方式〕
第2实施方式中,使用第1实施方式的氮化物半导体外延晶圆形成作为氮化物半导体器件的高电子迁移率晶体管(HEMT)。
(氮化物半导体器件的构成)
图3为第2实施方式的氮化物半导体器件的垂直剖面图。氮化物半导体器件20为高电子迁移率晶体管,具有:基板21,层叠于基板21上的缓冲层22、电子迁移层23、电子供给层24,以及与电子供给层24连接的栅极25、源极26、漏极27。
氮化物半导体器件20为在氮化物半导体外延晶圆10上形成多个并通过切割而被分割开的器件。基板21相当于第1实施方式的氮化物半导体外延晶圆10的基板11,缓冲层22、电子迁移层23、电子供给层24的层叠体相当于氮化物半导体外延晶圆10的氮化物半导体层12。
缓冲层22例如为AlN层。电子迁移层23例如为GaN层,在与电子供给层24的界面附近具有作为通道的二维电子气。电子供给层24例如为AlGaN层,具有厚度根据施加于栅极25的电压而改变的耗尽层。通过改变该耗尽层的厚度,可以控制电子供给层24中的二维电子气的浓度。
电子供给层24相当于氮化物半导体层12的n型导电层。由电子供给层24中所含的Si、O等n型杂质供给的电子向电子亲和力比电子供给层24大的电子迁移层23移动,形成二维电子气。
(氮化物半导体器件的制造方法)
以下,作为氮化物半导体器件20的制造方法的一个例子,对基板21为SiC基板、缓冲层22为AlN层、电子迁移层23为GaN层、电子供给层24为AlGaN层时的例子进行说明。
首先,使AlN结晶在基板11上生长,形成氮化物半导体器件20中作为缓冲层22的AlN层。
然后,使作为电子迁移层23的生长初始层的GaN结晶以(002)面为生长面在AlN结晶层上生长后,在氨气和氢气气氛中、或在上述气氛中加入氮气的气氛中实施一定时间的热处理。例如,该热处理的条件优选为:热处理温度为600℃~1200℃、热处理时间为10秒~10分钟左右,氨气和氢气的分压比、即氨气分压/氢气分压设为3/5~8/2。
该热处理中,GaN结晶的一部分、特别是生长面倾斜的结晶柱14被氢气蚀刻、镓从结晶上脱离。该镓在GaN结晶的生长表面发生迁移,在热平衡状态下再次附着于生长表面。由此,结晶柱14的生长面自然与(002)面保持一致。调整该热处理的条件,可以控制电子迁移层23的结晶性。
予以说明,通过使作为电子迁移层23的生长初始层的GaN结晶在低温下生长,可以实现均匀的核生长,可以使各生长核的生长轴保持一致。例如,该低温生长的温度为处于通常的生长温度和比该通常的生长温度低100℃的温度之间的温度,例如,在GaN基板上低温生长的温度下限为900℃左右,在SiC基板上低温生长的温度下限为950℃左右。由此,可以进一步提高GaN结晶的生长面的均匀性。此时,氮化物半导体外延晶圆10的面内的X射线摇摆曲线的半峰宽的偏差变小。
对生长初始层实施热处理后,使GaN结晶进一步生长,形成氮化物半导体器件20中的作为电子迁移层23的GaN层。
然后,在GaN层上形成氮化物半导体器件20中的作为电子供给层24的AlGaN层,进而在多个被划分成氮化物半导体器件20的区域中各形成栅极25、源极26、及漏极27,然后对带电极的氮化物半导体外延晶圆10进行分割,获得多个氮化物半导体器件20。
予以说明,将上述对电子迁移层23的生长初始层的热处理用于缓冲层22的生长工艺也可以获得同样的效果。此时,生长面倾斜的AlN结晶的Al脱离,并再次附着到一致的生长面上。
此外,缓冲层22为AlGaN层、InGaN层、或InAlGaN层时,也可以通过同样方法获得氮化物半导体器件20。此外,电子迁移层23为AlGaN层、InGaN层、或InAlGaN层时,也可以通过同样方法获得氮化物半导体器件20。
(实施方式的效果)
根据本实施方式,形成面内的X射线摇摆曲线的半峰宽的偏差降低的直径为50mm以上的氮化物半导体外延晶圆,通过使用该晶圆,可以形成电气特性的偏差小的多个氮化物半导体器件、提高氮化物半导体器件的成品率。
实施例1
以下叙述使用基板11为直径3英寸的SiC基板的氮化物半导体外延晶圆10形成作为高电子迁移率晶体管的氮化物半导体器件20时的、氮化物半导体器件20的评价结果。
以下的表1中,示出了所制造的5片氮化物半导体外延晶圆10(A1~A5)在各测定点的X射线半峰宽、X射线半峰宽的面内偏差△Xw(%)、以及由各氮化物半导体外延晶圆10获得的多个高电子迁移率晶体管的阈值电压的偏差△Vth(%)。本实施例中,在直径3英寸的氮化物半导体外延晶圆10(A1~A5)的后述多个测定点,测定了X射线半峰宽,测定了对各氮化物半导体外延晶圆10进行分割而获得的多个高电子迁移率晶体管的阈值电压。
其中,本实施例中评价的氮化物半导体器件20(高电子迁移率晶体管)中,缓冲层22为AlN层,电子迁移层23为GaN层,电子供给层24为AlGaN层。即,氮化物半导体外延晶圆10的氮化物半导体层12由AlN层、GaN层及AlGaN层的层叠体构成。
表1
图4中图示表1的测定点。测定点O为氮化物半导体外延晶圆10的中心,测定点X1~X7为沿着X方向距离中心分别为5mm、10mm、15mm、20mm、25mm、30mm、35mm的点,测定点Y1~Y7为沿着Y方向距离中心分别为5mm、10mm、15mm、20mm、25mm、30mm、35mm的点。其中,X方向与Y方向相互正交。
实施例2
以下叙述使用基板11为直径3英寸的GaN基板的氮化物半导体外延晶圆10形成作为高电子迁移率晶体管的氮化物半导体器件20时的、氮化物半导体器件20的评价结果。
以下的表2中,示出了所制造的5片氮化物半导体外延晶圆10(B1~B5)在各测定点的X射线半峰宽、X射线半峰宽的面内偏差△Xw(%)、以及由各氮化物半导体外延晶圆10获得的多个高电子迁移率晶体管的阈值电压的偏差△Vth(%)。本实施例中,在直径3英寸的氮化物半导体外延晶圆10(B1~B5)的多个测定点,测定了X射线半峰宽,测定了对各氮化物半导体外延晶圆10进行分割而获得的多个高电子迁移率晶体管的阈值电压。本实施例的测定点与实施例1相同,为O、X1~X7、Y1~Y7
予以说明,本实施例中评价的氮化物半导体外延晶圆10及氮化物半导体器件20的结构与实施例1中评价的氮化物半导体外延晶圆10及氮化物半导体器件20的结构相同。
表2
实施例3
以下叙述使用基板11为直径6英寸的Si基板的氮化物半导体外延晶圆10形成作为高电子迁移率晶体管的氮化物半导体器件20时的、氮化物半导体器件20的评价结果。
以下的表3中,示出了所制造的5片氮化物半导体外延晶圆10(C1~C5)在各测定点的X射线半峰宽、X射线半峰宽的面内偏差△Xw(%)、以及由各氮化物半导体外延晶圆10获得的多个高电子迁移率晶体管的阈值电压的偏差△Vth(%)。本实施例中,在直径6英寸的氮化物半导体外延晶圆10(C1~C5)的后述多个测定点,测定了X射线半峰宽,测定了对各氮化物半导体外延晶圆10进行分割而获得的多个高电子迁移率晶体管的阈值电压。
予以说明,本实施例中评价的氮化物半导体外延晶圆10及氮化物半导体器件20的结构与实施例1中评价的氮化物半导体外延晶圆10及氮化物半导体器件20的结构相同。
表3
表3的测定点O为氮化物半导体外延晶圆10的中心,测定点X1~X7为沿着X方向距离中心分别为10mm、20mm、30mm、40mm、50mm、60mm、70mm的点,测定点Y1~Y7为沿着Y方向距离中心分别为10mm、20mm、30mm、40mm、50mm、60mm、70mm的点。其中,X方向与Y方向相互正交。
图5为表示由表1~3获得的X射线半峰宽的偏差△Xw(%)和高电子迁移率晶体管的阈值电压的偏差△Vth(%)的关系的图。
图5的记号“○”表示由实施例1的氮化物半导体外延晶圆10(A1~A5)获得的值,记号“△”表示由实施例2的氮化物半导体外延晶圆10(B1~B5)获得的值,记号“×”表示由实施例3的氮化物半导体外延晶圆10(C1~C5)获得的值。
图5表明,通过使氮化物半导体层12的(002)面的X射线摇摆曲线的半峰宽的面内偏差△Xw(%)为30%以下(图中以第1区域表示),使用氮化物半导体外延晶圆10形成的高电子迁移率晶体管(HEMT)的阈值电压的偏差△Vth(%)被抑制在3%以内。若半峰宽的面内偏差△Xw(%)超过30%,则阈值电压的偏差△Vth(%)急剧变大。
进而,图5还表明,使半峰宽的面内偏差△Xw(%)为25%以下是更为优选的。通过使半峰宽的面内偏差△Xw(%)为25%以下(图中以第2区域表示),可以将阈值电压的偏差△Vth(%)抑制在2.5%以内。
以上对本发明的实施方式和实施例进行了说明,但本发明不限于上述实施方式或实施例,可以在不脱离发明的主旨的范围内进行各种变形。
此外,上述记载的实施方式和实施例并非对权利要求涉及的发明的限定。此外,应当注意,对于用于解决发明的课题的手段而言,并非必须将实施方式和实施例中说明的全部特征进行组合。

Claims (4)

1.一种厚度为100μm以上、直径为50mm以上的氮化物半导体外延晶圆,
其具有基板和形成于所述基板之上的、上表面的面方位为(002)面的氮化物半导体层,
所述氮化物半导体层的(002)面或(100)面的X射线摇摆曲线的半峰宽的面内偏差为30%以下。
2.根据权利要求1所述的氮化物半导体外延晶圆,其中,所述偏差为25%以下。
3.一种氮化物半导体器件,其为使用权利要求1所述的氮化物半导体外延晶圆形成的高电子迁移率晶体管。
4.一种氮化物半导体器件,其为使用权利要求2所述的氮化物半导体外延晶圆形成的高电子迁移率晶体管。
CN201410829294.9A 2014-01-09 2014-12-25 氮化物半导体外延晶圆和氮化物半导体器件 Pending CN104779280A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-002529 2014-01-09
JP2014002529A JP2015133354A (ja) 2014-01-09 2014-01-09 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス

Publications (1)

Publication Number Publication Date
CN104779280A true CN104779280A (zh) 2015-07-15

Family

ID=53495824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410829294.9A Pending CN104779280A (zh) 2014-01-09 2014-12-25 氮化物半导体外延晶圆和氮化物半导体器件

Country Status (3)

Country Link
US (1) US9293539B2 (zh)
JP (1) JP2015133354A (zh)
CN (1) CN104779280A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699287A (zh) * 2018-02-08 2020-09-22 住友化学株式会社 半导体晶圆
CN111868011A (zh) * 2018-03-27 2020-10-30 日本碍子株式会社 氮化铝板
CN112639178A (zh) * 2018-08-29 2021-04-09 赛奥科思有限公司 氮化物半导体基板、氮化物半导体基板的制造方法和层叠结构体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7384580B2 (ja) * 2019-06-24 2023-11-21 住友化学株式会社 Iii族窒化物積層体
JP7491683B2 (ja) * 2019-11-22 2024-05-28 住友化学株式会社 Iii族窒化物積層基板および半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
CN101441998A (zh) * 2007-11-20 2009-05-27 住友电气工业株式会社 GaN衬底制造方法、GaN衬底和半导体器件
US7723216B2 (en) * 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
US20110201184A1 (en) * 2001-04-12 2011-08-18 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3954335B2 (ja) * 2001-06-15 2007-08-08 日本碍子株式会社 Iii族窒化物多層膜
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP2009023853A (ja) * 2007-07-17 2009-02-05 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
US20110201184A1 (en) * 2001-04-12 2011-08-18 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate
US7723216B2 (en) * 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
CN101441998A (zh) * 2007-11-20 2009-05-27 住友电气工业株式会社 GaN衬底制造方法、GaN衬底和半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
池永和正、外7名: "大口径基板対応量産型MOCVD装置UR25Kの開発", 《大陽日酸技法》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699287A (zh) * 2018-02-08 2020-09-22 住友化学株式会社 半导体晶圆
CN111868011A (zh) * 2018-03-27 2020-10-30 日本碍子株式会社 氮化铝板
CN111868011B (zh) * 2018-03-27 2022-03-11 日本碍子株式会社 氮化铝板
CN112639178A (zh) * 2018-08-29 2021-04-09 赛奥科思有限公司 氮化物半导体基板、氮化物半导体基板的制造方法和层叠结构体
CN112639178B (zh) * 2018-08-29 2022-10-14 赛奥科思有限公司 氮化物半导体基板、氮化物半导体基板的制造方法和层叠结构体

Also Published As

Publication number Publication date
JP2015133354A (ja) 2015-07-23
US20150194493A1 (en) 2015-07-09
US9293539B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN102498547B (zh) 电流沿横向流动的电子器件用外延基板及其生产方法
CN100495724C (zh) 氮化镓基异质结场效应晶体管结构及制作方法
CN104779280A (zh) 氮化物半导体外延晶圆和氮化物半导体器件
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US11302782B2 (en) In-situ straining epitaxial process
TW201539751A (zh) 含植入緩衝層之iii族氮化物基板與電晶體
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
KR20160015244A (ko) 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
CN104091759B (zh) 一种蓝宝石衬底AlN外延层高电子迁移率晶体管生长方法
JP2015185576A (ja) Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
JP2016096247A (ja) 半導体基板およびその製造方法
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
JP6087414B2 (ja) トランジスタ用窒化物半導体エピタキシャルウエハの製造方法
JP2014027231A (ja) トランジスタ用窒化物半導体エピタキシャルウエハ、窒化物半導体電界効果トランジスタ、及びトランジスタ用窒化物半導体エピタキシャルウエハの製造方法
JP2016048790A (ja) トランジスタ用窒化物半導体エピタキシャルウエハ及び窒化物半導体電界効果トランジスタ
JP2013187368A (ja) 窒化ガリウム系半導体エピタキシャルウェハの製造方法及び高周波デバイス用エピタキシャルウェハ
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
Ardoin The Fabrication and Characterization of a 4H-silicon Carbide Metal-semiconductor Field Effect Transistor
JP2018137410A (ja) 半導体装置の製造方法
JP2008130725A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150826

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150826

Address after: Ibaraki

Applicant after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160303

Address after: Tokyo, Japan, Japan

Applicant after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Applicant before: Hitachi Cable

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150715