JP2016096247A - 半導体基板およびその製造方法 - Google Patents

Abstract

【課題】エピタキシャル成長によるＳｉＣ膜中の積層欠陥を抑制する。
【解決手段】ＳｉＣ膜の形成初期時に混合ガスにIII族元素を含むガスを含有させる。これにより、ＣｌがIII族元素と結合し、Ｃｌによるエッチング効果が抑制される。したがって、螺旋転位１０ｂなどの先端位置でＳｉＣ基板が部分的に除去されることが抑制され、表面の平坦性が確保される。そして、III族元素が含まれた被覆層がＳｉＣ基板の表面に形成される。また、被覆層が形成されることでＳｉＣ基板の表面が覆われたら、その後はIII族元素を含むガスを導入しなくても、螺旋転位などの線状欠陥の先端においてＳｉＣ膜が部分的に除去されることを抑制できる。よって、被覆層の表面においては、III族元素をほとんど含まずにV族元素が含まれたｎ型ＳｉＣによってＳｉＣ膜が構成され、ＳｉＣ基板の表面に積層欠陥が抑制されたＳｉＣ膜を形成した半導体基板を製造できる。
【選択図】図２

Description

本発明は、炭化珪素（以下、ＳｉＣという）にて構成されるＳｉＣ基板上にＳｉＣ層をエピタキシャル成長させた半導体基板およびその製造方法に関するものである。

ＳｉＣを材料に用いた半導体素子は、Ｓｉの次世代の半導体素子として期待されている。例えば、縦型のＳｉＣデバイスとしては、ショットキーバリアダイオード（以下、ＳＢＤという）やプレーナ型の縦型ＭＯＳＦＥＴなどが製品化されている。このようなＳｉＣデバイスは、主に、表面が（０００１）面または（０００−１）面とされたＳｉＣ基板上にＳｉＣ膜をエピタキシャル成長させた所謂エピ基板と呼ばれる半導体基板を用いて製造されている。

ＳｉＣデバイスを製品化するにあたり、各プロセスでのコストダウンが重要であり、デバイス形成層となるＳｉＣ膜の成膜プロセスでは高スループット、高速成長可能なＳｉＣ膜の成膜技術が求められている。

エピタキシャル成長によるＳｉＣ膜の品質を落とさずに高速成長を実施する手段の１つに、エピタキシャル成長時の成長雰囲気中にＨＣｌを添加すること、もしくは、Ｃｌを含んだ原料ガス（例えば、トリクロロシラン（ＳｉＨＣｌ₃）など）を使用することが挙げられる。ＨＣｌなどは、エッチング性が強いため、成長炉内に付着した堆積物のクリーニングにも有用であり、エピタキシャル成長を行うその場での同時クリーニングが可能となる。したがって、成長炉を構成する部材の寿命向上が図れると共にコストダウンが図れ、パーティクル源となるＳｉＣ系の付着物をエッチング除去することで半導体基板の品質向上も可能となる。

しかしながら、Ｃｌ系ガスはエッチング性が強いため、ＳｉＣ膜の成長初期時に半導体基板の表面が荒れ、結果としてＳｉＣ膜中にＳｉＣ基板中に存在していた転位に起因する積層欠陥が発生してしまう。

一方、特許文献１に、電子移動度の異方性が小さく、かつ、ＳｉＣ基板とＳｉＣ膜との格子不整合による歪みを緩和できるようにする方法が提案されている。具体的には、電子移動度の異方性が小さいＳｉＣ基板として、（１１−２０）面で４Ｈもしくは１５Ｒの結晶多形のものを用いている。そして、ＳｉＣ膜のうちのＳｉＣ基板側において、ＳｉＣ膜中にドープする窒素以外の元素をコドープしたバッファ層を形成することで、ＳｉＣ基板とＳｉＣ膜との格子不整合による歪みを緩和している。

また、（１１−２０）面を表面とするＳｉＣ基板を用いる場合、そのＳｉＣ基板上にＳｉＣ膜を成長させても、ＳｉＣ膜の成長方向がマイクロパイプ欠陥や螺旋転位の伸張方向である＜０００１＞と垂直となっているため、ＳｉＣ膜中にこれらの欠陥が引き継がれない。このため、（１１−２０）面を表面とするＳｉＣ基板を用いている。

ところが、（１１−２０）面を表面とするＳｉＣ基板では、ＳｉＣ膜との間に格子不整合による歪みが発生する。このため、バッファ層を形成することで、格子不整合による歪みを緩和し、欠陥低減を図っている。

特許第４１８５２１５号公報

Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ３１０（２００８）４０８８ Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ３１１（２００９）３３６４

しかしながら、ＳＢＤやプレーナ型の縦型ＭＯＳＦＥＴでは、単一結晶多形（ポリタイプ）で品質が良いＳｉＣ基板にできることや、衝突イオン係数の異方性によりａ面よりもｃ面に作製した方が絶縁破壊電圧を高くできることから、ａ面である（１１−２０）面ではなく、ｃ面である（０００１）面または（０００−１）面を使用する方が良い。このような（０００１）面または（０００−１）面を表面とするＳｉＣ基板を用いる場合において、ＨＣｌを添加したり、Ｃｌを含んだ原料ガスを用いると、ＳｉＣ膜に積層欠陥が形成されることが確認された。図６を参照して、この現象について説明する。

図６（ａ）に示すように、品質向上を目的として一般的に用いられるステップフロー成長を促すために（０００１）面もしくは（０００−１）面に対してオフ角を有する表面としたＳｉＣ基板Ｊ１０には、（０００１）面もしくは（０００−１）面内に線状欠陥である基底面転位Ｊ１０ａが形成されている。また、ＳｉＣ基板Ｊ１０には、基板厚み方向に伸びるマイクロパイプ欠陥や螺旋転位Ｊ１０ｂなどの線状欠陥も形成されている。このため、この上にＳｉＣ膜をエピタキシャル成長させようとすると、図６（ｂ）に示すように、ガス中に含有させたＣｌによるエッチング作用により、基底面転位Ｊ１０ａや螺旋転位Ｊ１０ｂなどの線状欠陥の先端位置においてＳｉＣ基板Ｊ１０の表面が部分的に除去される。したがって、図６（ｃ）に示すように、ＳｉＣ基板Ｊ１０上に形成されるＳｉＣ膜Ｊ１１に積層欠陥Ｊ１１ａおよび積層欠陥Ｊ１１ｂが形成されてしまう。この積層欠陥Ｊ１１ａおよび積層欠陥Ｊ１１ｂは、広範囲に形成される面欠陥であることから、ＳｉＣ膜Ｊ１１中に存在するとデバイス性能を悪化させてしまう。

なお、特許文献１に示すように（１１−２０）面を用いる場合には、マイクロパイプ欠陥や螺旋転位などの欠陥がＳｉＣ基板の表面からあまり露出していないし、Ｃｌを含有するガスを用いていないため、上記の問題は発生しない。しかしながら、（０００１）面または（０００−１）面のＳｉＣ基板を用いつつ、高速成長可能とするためにＣｌを含有するガスを用いる場合には、上記の問題が発生する。特に、（０００１）面または（０００−１）面のＳｉＣ基板は、最稠密面であるため、積層欠陥ができ易い。

本発明は上記点に鑑みて、エピタキシャル成長によるＳｉＣ膜中の積層欠陥を抑制できる構造を有する半導体基板およびその製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、表面がｃ面のフラット面となるオン基板もしくはｃ面に対して所定のオフ角を有するオフ基板とされたＳｉＣ基板（１０）を用意する工程と、該ＳｉＣ基板の表面にｎ型ＳｉＣをエピタキシャル成長させることでＳｉＣ膜（１１）を形成する工程とを含む半導体基板の製造方法において、ＳｉＣ膜を形成する工程は、エピタキシャル成長を行う成長炉内にＳｉＣ基板を配置したのち、炉内に、ＳｉＣ原料となるＳｉ原料およびＣ原料に加えてエッチングガス原料となるＣｌを含む混合ガスとｎ型のドーパント源となるV族元素に加えてｐ型のドーパント源となるIII族元素を含むガスを導入し、ＳｉＣ基板の表面におけるＳｉＣ基板との境界位置に、V族元素に加えてIII族元素を含みつつｎ型とされた被覆層（１１ａ）を形成する工程と、被覆層を形成したのち、III族元素を含むガスの供給をやめてＳｉＣ膜の残部を形成する工程と、を含んでいることを特徴としている。

このように、ＳｉＣ膜の形成初期時に混合ガスにIII族元素を含むガスを含有させている。このため、非特許文献１、２のようにＣｌがIII族元素と結合し、Ｃｌによるエッチング効果が抑制される。これにより、螺旋転位（１０ｂ）などの欠陥の先端位置でＳｉＣ基板が部分的に除去されることが抑制され、表面の平坦性が確保される。そして、III族元素が含まれた被覆層がＳｉＣ基板の表面に形成される。

また、被覆層が形成されることでＳｉＣ基板の表面が覆われたら、その後はIII族元素を含むガスを導入しなくても、螺旋転位などの線状欠陥の先端においてＳｉＣ膜が部分的に除去されることを抑制できる。したがって、被覆層の表面においては、III族元素をほとんど含まずにV族元素が含まれたｎ型ＳｉＣによってＳｉＣ膜が構成され、ＳｉＣ基板の表面に積層欠陥が抑制されたＳｉＣ膜を形成した半導体基板を製造することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の第１実施形態にかかる半導体基板の製造に用いるＣＶＤ装置の断面構成を示す図である。 半導体基板の製造中の様子を示した断面図である。 製造した半導体基板を用いて作製したプレーナ型の縦型ＭＯＳＦＥＴの断面図である。 製造した半導体基板を用いて作製した縦型のＳＢＤの断面図である。 製造した半導体基板を用いて作製したジャンクションバリアダイオード（以下、ＪＢＳという）の断面図である。 従来方法によって半導体基板を製造した場合の様子を示した断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について説明する。まず、図１を参照して、本実施形態にかかるＳｉＣ基板１０の表面にＳｉＣ膜１１を成膜してなる半導体基板の製造に用いられるＣＶＤ装置について説明する。

図１に示すＣＶＤ装置１は、容器を構成するフード２内にＳｉＣ単結晶で構成されたＳｉＣ基板１０を設置し、ＳｉＣ原料ガスを含む混合ガス３ａをフード２内に導入することで、ＣＶＤ法によりＳｉＣ基板１０の表面にＳｉＣ膜１１を成膜する装置である。

具体的には、ＣＶＤ装置１は、フード２、ガス供給源３、サセプタ４、回転体５、外周ヒータ６および内部ヒータ７等を備え、混合ガス３ａをフード２の上方から下方に向けて流す縦型の炉構造とされている。なお、成長炉の構成は縦型に限らず、横型の炉構造であっても良い。

フード２は、例えば中空円筒形状を成した炉であり、サセプタ４よりも上方位置には導入口２ａが備えられ、この導入口２ａを通じて、フード２の内部にガス供給源３より混合ガス３ａを導入する。また、フード２のうちサセプタ４よりも下方位置には排出口２ｂが備えられており、この排出口２ｂを通じて混合ガス３ａのうちの未反応ガスなどを排出する。

ガス供給源３は、混合ガス３ａを導入口２ａよりフード２内へ供給する。混合ガス３ａは、ＳｉおよびＣを含有するＳｉＣ原料ガスにエッチングガスを混合したものであり、必要に応じてキャリアガスも混合される。例えば、ＳｉＣ原料ガスとしては、シラン（ＳｉＨ₄）などのシラン系ガスとプロパン（Ｃ₃Ｈ₈）等の炭化水素系ガスに加えて、ＨＣｌなどのＣｌを含むエッチングガスを混合した混合ガスを用いている。また、混合ガス３ａにおけるＳｉ原料ガスおよびエッチングガスとして、Ｓｉ原料に対してエッチングガス原料となるＣｌを含んだガスを用いても良い。例えば、このようなガスとしては、トリクロロシラン（ＳｉＨＣｌ₃）、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）、トリクロロメチルシラン（Ｃｈ₃ＳｉＣｌ₃）、四塩化珪素（ＳｉＣｌ₄）等のシラン系ガスが挙げられる。また、キャリアガスとしては、水素（Ｈ）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）などが挙げられる。

さらに、混合ガス３ａには、窒素（Ｎ）、アンモニア、ホスフィンなどのｎ型不純物のドーパント源となるV族元素を含むガス、および、ボロン（Ｂ）やアルミニウム（Ａｌ）などのｐ型不純物のドーパント源となるIII族元素を含むガスも含められる。例えば、ｎチャネル型のＭＯＳＦＥＴを形成するための半導体基板を製造する場合、ｎ型のＳｉＣ基板１０の上にｎ型のドリフト層を構成するＳｉＣ膜１１を形成することになる。この場合、基本的には、ＳｉＣ膜１１のドーパントとしてV族元素を含むガスを混合ガス３ａ中に含めることで、ＳｉＣ膜１１をｎ型ＳｉＣで構成する。更に、本実施形態の場合、ＳｉＣ膜１１の形成初期時にIII族元素を含むガスも混合ガスとして導入することで、ＳｉＣ膜１１の導電型をｎ型に維持しつつ、欠陥低減が図れるようにしている。この欠陥低減効果が得られる理由については後で詳細に説明する。

なお、ガス供給源３については、初めから混合ガス３ａとしている必要はなく、供給経路の途中で混合ガス３ａとされる構造であっても良い。例えば、ガス供給源３を複数種のガスが別々に導入されるものとし、そのそれぞれとフード２とをつなぐ導入管がフード２に至る前で連結されるようにすることで、フード２に導入される際に混合ガス３ａが構成されるようにすることができる。

サセプタ４は、ＳｉＣ基板１０の表面にＳｉＣ膜１１を成膜する際に、ＳｉＣ基板１０を搭載して支持する部材であり、本実施形態では円盤状部材によって構成されている。

回転体５は、中央が円形状に開口させられた開口部５ａを有する円形部材で構成されており、中心軸を回転中心として回転可能に構成されている。例えば、回転体５は図示しないモータに連結されており、モータによって回転体５が回転させられるようになっている。サセプタ４は、この回転体５の開口部５ａ内に嵌め込まれることで回転体５と一体化され、ＳｉＣ膜１１の成膜時には回転体５と共に回転させられる。これにより、サセプタ４の上に搭載されたＳｉＣ基板１０が基板表面に対する法線方向を回転軸として回転させられ、混合ガス３ａが偏り無く基板表面全面に供給されるようになる。

外周ヒータ６は、フード２の外周に配置され、誘導加熱によってフード２内を加熱する。これにより、混合ガス３ａを加熱分解した状態でＳｉＣ基板１０に供給することができる。

内部ヒータ７は、サセプタ４の裏面、つまりサセプタ４のうちＳｉＣ基板１０の搭載面と反対側の面に対向するように配置され、サセプタ４の裏面側からサセプタ４、ＳｉＣ基板１０およびフード２内を加熱する。

このような構成により、ＣＶＤ装置１が構成されている。次に、図１〜図２を参照してＣＶＤ装置１を用いた半導体基板の製造方法について説明する。

まず、サセプタ４の表面を搭載面として、搭載面上にＳｉＣ基板１０を搭載する。ＳｉＣ基板１０としては、主表面がｃ面、つまり面方位が（０００１）面もしくは（０００−１）面とされた単結晶ＳｉＣで、結晶多形が六方晶（４Ｈ、６Ｈ）、菱面体（１５Ｒ）のいずれかで構成されたものを用いている。ＳｉＣ基板１０には、表面が（０００１）面もしくは（０００−１）面に平行なフラット面とされたオン基板を用いても良いが、表面がこれらの面に対してオフ角を有したオフ基板を用いれば、ＳｉＣ膜１１をステップフロー成長させ易くなる。

続いて、外周ヒータ６を用いてフード２内を加熱しつつ、ガス供給源３からＳｉＣ原料ガスにエッチングガスおよびｎ型不純物のドーパント源となるIII族元素を含むガスを含む混合ガス３ａをフード２内に供給し、必要に応じてキャリヤガスも同時に導入する。また、回転体５を回転させることでサセプタ４を回転させる。

これにより、導入口２ａよりフード２内に混合ガス３ａなどが導入されたのち、外周ヒータ６および内部ヒータ７によって加熱分解された状態でサセプタ４上のＳｉＣ基板１０に供給され、その後、混合ガス３ａのうちの未反応ガスが排出口２ｂを通じて排出される。そして、このようにして混合ガス３ａがＳｉＣ基板１０の表面に供給されると、それに基づいてＣＶＤ法によりＳｉＣ膜１１がエピタキシャル成長させられる。そして、サセプタ４を回転させていることから、ＳｉＣ膜１１中における不純物濃度が均一化されたＳｉＣ膜１１が成長させられる。

このとき、混合ガス３ａの導入初期時、つまりＳｉＣ膜１１の形成初期時には、混合ガス３ａにIII族元素を含むガス、例えばトリメチルアルミニウム（TMA）やジボランを含有させている。混合ガス３ａ中におけるIII族元素を含むガスの含有率は、V族元素を含むガスの含有率と比較して、V族元素の方がIII族元素よりも格子位置置換割合が高くなるように調整している。また、炉内の温度を１５００〜１７００℃、雰囲気圧力を１．３３×１０²〜９．３×１０⁴Ｐａ（１〜７００Ｔｏｒｒ）としている。そして、ＳｉＣ膜１１中のｎ型不純物が１×１０¹⁸ｃｍ^-3以下、ＳｉＣ膜１１をドリフト層とする場合には好ましくは１×１０¹⁸ｃｍ^-3以下となり、ｐ型不純物が１×１０¹³〜１×１０¹⁸ｃｍ^-3となるように、III族元素やV族元素を含むガスの含有量を調整している。

ＳｉＣ基板１０の表面が（０００１）面もしくは（０００−１）面もしくはこれらの面に対しオフ角を有するとされていることから、図２（ａ）に示すように、ＳｉＣ基板１０には基底面転位１０ａや螺旋転位１０ｂなどの欠陥が存在した状態になっている。図２（ａ）はオフ角を有する場合を図示しており、この場合、基底面転位１０ａや螺旋転位１０ｂの先端位置がＳｉＣ基板１０の表面で終端した状態になっている。

このため、混合ガス３ａに単にＨＣｌなどのＣｌを含むエッチングガスを混合しただけであれば、上記した図６（ｂ）に示したようにＳｉＣ基板Ｊ１０の表面が部分的に除去される。つまり、ガス中に含有させたＣｌによるエッチング作用により、基底面転位１０ａや螺旋転位Ｊ１０ｂなどの線状欠陥の先端位置においてＳｉＣ基板Ｊ１０の表面が除去される。

具体的には、混合ガス３ａの導入初期には、ガス導入が安定するまでＳｉＣ原料ガスの導入量が十分でないため、ＳｉＣの構成元素のデポジション量よりもＣｌによるエッチング量の方が優位となる。したがって、欠陥の先端においてＳｉＣ基板の表面が部分的に除去されて凹み、これが起点となってＳｉＣ膜に積層欠陥が形成されることになる。

これに対して、本実施形態では、ＳｉＣ膜１１の形成初期時に混合ガスにIII族元素を含むガスを含有させている。このため、図２（ｂ）に示したように、ＣｌがIII族元素（混合ガスにTMAを含ませる場合にはＡｌ）と結合し、Ｃｌによるエッチング効果が抑制される。これにより、基底面転位１０ａや螺旋転位１０ｂなどの欠陥の先端位置でＳｉＣ基板１０が部分的に除去されることが抑制され、表面の平坦性が確保される。そして、図２（ｃ）に示すように、III族元素が含まれた被覆層１１ａがＳｉＣ基板１０の表面に形成される。この被覆層１１ａは、ｐ型不純物が含まれているものの、ｐ型不純物よりもｎ型不純物の方の濃度が高いため、ｎ型ＳｉＣとなっている。被覆層１１ａの厚さについては特に制限は無いが、表面の平坦性が確保され、かつ、デバイス特性の影響を少なくできるように、できるだけ薄い方が良く、例えば０．１μｍ以下の厚さ（ただし、原子層分の厚み以上）とすると好ましい。被覆層１１ａ中におけるIII族元素の不純物濃度については一定でなくても良く、ＳｉＣ基板１０から離れるに従って徐々に低下させても良い。

また、被覆層１１ａを含むＳｉＣ膜１１中においては、ＳｉＣ基板１０に存在していた螺旋転位１０ｂが引き継がれることで螺旋転位１１ｂが形成されたり、基底面転位１０ａが変換されて刃状転位１１ｃとなった欠陥が形成されるだけになる。

これら螺旋転位１０ｂや刃状転位１１ｃは、線状欠陥であり、部分的にデバイス特性を劣化させる可能性があるものの、積層欠陥のような広範囲に形成される面欠陥ではないため、デバイス特性に大きな影響を与えるものではない。特に、螺旋転位１０ｂなどはＳｉＣ基板１０の製造用のインゴット作製時に形成されるものであり、その欠陥密度はインゴットを成長させる際の種結晶の影響が大きいが、近年では種結晶の欠陥密度の大幅な低減が図られている。したがって、ＳｉＣ基板１０に存在している螺旋転位１０ｂなどの欠陥が少なく、尚更にデバイス特性への影響は少ないため、（０００１）面もしくは（０００−１）面を用いる場合の効果の方が大きい。すなわち、単一結晶多形で品質が良いＳｉＣ基板１０が得られるし、ｃ面である（０００１）面もしくは（０００−１）面をデバイス形成に用いると絶縁破壊電圧を高くできる。

また、被覆層１１ａが形成されることでＳｉＣ基板１０の表面が覆われたら、その後はIII族元素を含むガスを導入しなくても、螺旋転位１１ｂなどの先端においてＳｉＣ膜１１が部分的に除去されることを抑制できる。つまり、被覆層１１ａが形成された後には、ガス導入が安定しており、ＳｉＣ原料ガスの導入量も十分となって、ＳｉＣの構成元素のデポジション量の方がＣｌによるエッチング量よりも優位となり、ＳｉＣ膜１１が欠陥の先端位置において部分的に除去されなくなる。したがって、被覆層１１ａの表面においては、図２（ｄ）に示すように、III族元素をほとんど含まずにV族元素が含まれたｎ型ＳｉＣによってＳｉＣ膜１１が構成されることになる。

以上のようにして、ＳｉＣ基板１０の表面に積層欠陥が抑制されたＳｉＣ膜１１を形成した半導体基板を製造することができる。このような半導体基板、つまりＳｉＣ基板１０の表面を受け継いで表面がｃ面である（０００１）面もしくは（０００−１）面とされたＳｉＣ膜１１に対して、ＳｉＣ膜１１にＳＢＤやプレーナ型の縦型デバイスを形成することで、絶縁破壊電圧を高くできる。そして、ＳｉＣ膜１１中に存在する欠陥も、デバイス特性に大きな影響を与える積層欠陥ではなく、螺旋転位１１ｂなどの線状欠陥であるため、特性が良好なＳｉＣデバイスを製造することが可能となる。

次に、上記のようにして形成した半導体基板の適用例について説明する。

（第１適用例）
上記第１実施形態に示した半導体基板を図３に示すようなプレーナ型の縦型ＭＯＳＦＥＴ２０に適用することができる。図３に示されるように、ＳｉＣ基板１０によって構成されるｎ⁺型基板２１の主表面上にＳｉＣ膜１１によって構成されるｎ型ドリフト層２２が形成されている。ｎ型ドリフト層２２の表層部には、図３に示す断面において複数に分離するようにｐ型ベース領域２３が形成されている。このｐ型ベース領域２３内における該ｐ型ベース領域２３の表層部にはｐ⁺型のコンタクト領域２５が形成されていると共に、ｎ⁺型ソース領域２６、２７が備えられている。コンタクト領域２５およびｎ⁺型ソース領域２６、２７は、ｐ型ベース領域２３内において終端させられている。ｐ型ベース領域２３のうちｎ型ドリフト層２２とｎ⁺型ソース領域２６、２７との間に位置する部分の表面をチャネル領域として、コンタクト領域２５はｎ⁺型ソース領域２６、２７を挟んでチャネル領域と反対側に配置されている。

ｐ型ベース領域２３のうちのチャネル領域が形成される部分を含めてｎ型ドリフト層２２などの表面にはゲート酸化膜２８が形成されている。ゲート酸化膜２８の表面には、例えば、ｎ型不純物（例えばＰやＮ）をドーピングしたポリシリコンからなるゲート電極２９が配置されている。

また、ゲート電極２９およびゲート酸化膜２８を覆うように、例えばＢＰＳＧからなる層間絶縁膜３０が形成されている。この層間絶縁膜３０およびゲート酸化膜２８には、ｎ⁺型ソース領域２６、２７に繋がるコンタクトホール３０ａや図示しないがゲート電極２９に繋がるコンタクトホールなどが形成されている。そして、コンタクトホール３０ａを通じてｎ⁺型ソース領域２６、２７に電気的に接続されたソース電極３１や別段面においてゲート電極２９に電気的に接続されたゲート配線が備えられている。さらに、ｎ⁺型基板２１の裏面側には、ドレイン電極３２が形成されている。

このようにして、プレーナ型の縦型ＭＯＳＦＥＴ２０が構成されている。このようなプレーナ型の縦型ＭＯＳＦＥＴ２０におけるｎ⁺型基板２１およびｎ型ドリフト層２２をＳｉＣ基板１０およびＳｉＣ膜１１で構成することができ、積層欠陥が抑制されたエピ基板を用いて、絶縁耐圧が高くデバイス特性の良好な縦型ＭＯＳＦＥＴ２０とすることが可能となる。

（第２適用例）
上記第１実施形態に示した半導体基板を図４に示すようなＳＢＤ４０に適用することができる。図４に示すように、ＳｉＣ基板１０によって構成されるｎ⁺型基板４１の主表面上にｎ⁺型基板４１よりも低い不純物濃度とされたＳｉＣ膜１１で構成されるｎ型ドリフト層４２が形成されている。これらｎ⁺型基板４１およびｎ型ドリフト層４２のセル部にＳＢＤ４０が形成されている。

具体的には、ｎ型ドリフト層４２の表面には、セル部において部分的に開口部４３ａが形成されたシリコン酸化膜などで構成された絶縁膜４３が形成されている。この絶縁膜４３の開口部４３ａにおいてｎ型ドリフト層４２と接触するようにショットキー電極４４が形成されている。絶縁膜４３に形成された開口部４３ａは、例えば円形状とされており、ショットキー電極４４はこの円形状の開口部４３ａにおいてｎ型ドリフト層４２にショットキー接続されている。そして、ｎ⁺型基板４１の裏面と接触するようにオーミック電極４５が形成されている。これにより、ＳＢＤ４０が構成されている。

このようにして、ＳＢＤ４０が構成されている。このようなＳＢＤ４０におけるｎ⁺型基板４１およびｎ型ドリフト層４２をＳｉＣ基板１０およびＳｉＣ膜１１で構成することができ、積層欠陥が抑制されたエピ基板を用いてデバイス特性の良好なＳＢＤ４０とすることが可能となる。

（第３適用例）
上記第１実施形態に示した半導体基板を図５に示すようなＪＢＳ５０に適用することができる。図５に示すように、ＳｉＣ基板１０によって構成されるｎ⁺型基板５１の主表面上にｎ⁺型基板５１よりも低い不純物濃度とされたＳｉＣ膜１１で構成されるｎ型ドリフト層５２が形成されている。これらｎ⁺型基板５１およびｎ型ドリフト層５２のセル部にＪＢＳ５０が形成されている。

具体的には、ｎ型ドリフト層５２の表面に、開口部５３ａが形成された絶縁膜５３が形成され、この絶縁膜５３の開口部５３ａにおいてｎ型ドリフト層５２と接触するようにショットキー電極５４が形成されている。そして、ｎ⁺型基板５１の裏面と接触するようにオーミック電極５５が形成されている。これらは、上記したＳＢＤ４０に備えられた絶縁膜４３、ショットキー電極４４およびオーミック電極４５と同様の構成とされている。

さらに、ショットキー電極５４と接するように、ｎ型ドリフト層５２の表層部にはｐ型層５６が形成されている。このｐ型層５６により、ｐ型層５６およびｎ型ドリフト層５２によるＰＮ接合が構成され、ＪＢＳ５０が構成されている。例えば、ｐ型層５６は、セル部の外縁（ショットキー電極４４の外縁）に沿うような円環状とされ、ショットキー電極５４のうちｎ型ドリフト層５２と接触する領域の中心に位置する円形状の中心部５６ａを中心として、同心円状に複数個（本実施形態では４個）の円環状部５６ｂ〜５６ｅが配置された構成とされている。

このようにして、ＪＢＳ５０が構成されている。このようなＪＢＳ５０におけるｎ⁺型基板５１およびｎ型ドリフト層５２をＳｉＣ基板１０およびＳｉＣ膜１１で構成することができ、積層欠陥が抑制されたエピ基板を用いてデバイス特性の良好なＪＢＳ５０とすることが可能となる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記実施形態では、ＳｉＣ膜１１の成長初期時において、混合ガス３ａ中にＳｉＣ原料やエッチング原料となるガスに加えて、III族元素やV族元素を含むガスをすべて同時にＣＶＤ装置１に導入している。しかしながら、基本的には、エッチング作用によってＳｉＣ基板１０の表面において螺旋転位１０ｂなどの欠陥の先端位置が部分的に除去されることを防げれば良い。このため、ＳｉＣ原料およびエッチング原料となるガス、もしくは、これらのうちのいずれか一方の導入に先立ち、例えば１ｓｅｃ先行してIII族元素やV族元素を含むガスを導入するようにしても良い。

また、上記実施形態で示した被覆層１１ａ中におけるｎ型不純物やｐ型不純物の濃度および被覆層１１ａの厚さ、さらには被覆層１１ａを形成する際のガスについては一例を示したに過ぎず、他の濃度、厚さおよびガスとしても良い。

また、ｃ面である（０００１）面や（０００−１）面の半導体基板を用いて形成する素子として、プレーナ型の縦型ＭＯＳＦＥＴ２０、ＳＢＤ４０およびＪＢＳ５０を例に挙げて説明した。これに対して、電流を基板厚み方向に対して流す縦型素子であれば、他の素子についても上記効果が得られる。例えば、縦型トレンチＭＯＳＦＥＴや縦型ＩＧＢＴについても上記効果が得られる。

また、ＳｉＣ基板１０およびＳｉＣ膜１１を共にｎ型ＳｉＣとする場合について説明したが、ＳｉＣ基板１０をｐ型もしくはアンドープ、ＳｉＣ膜１１をｎ型とする場合においても、本発明を適用できる。例えば、縦型ＩＧＢＴの場合、図３に示した縦型ＭＯＳＦＥＴ２０においてｎ⁺型基板２１であった部分に代えて、コレクタ領域を構成するｐ⁺型基板とすればよい。この場合、ｎ⁺型ソース領域２６、２７を構成するｎ型領域の部分は導電型は変わらず、エミッタ領域として機能することとなる。また、縦型ＭＯＳＦＥＴ２０における第１電極となるソース電極３１や第２電極となるドレイン電極３２がエミッタ電極やコレクタ電極となる。

なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。

１ ＣＶＤ装置
３ ガス供給源
３ａ 混合ガス
１０ ＳｉＣ基板
１０ａ 基底面転位
１０ｂ 螺旋転位
１１ ＳｉＣ膜
１１ａ 被覆層
１１ｂ 螺旋転位
１１ｃ 刃状転位

Claims (10)

1. 表面がｃ面のフラット面となるオン基板もしくはｃ面に対して所定のオフ角を有するオフ基板とされた炭化珪素基板（１０）を用意する工程と、該炭化珪素基板の表面にｎ型炭化珪素をエピタキシャル成長させることで炭化珪素膜（１１）を形成する工程と、を含む半導体基板の製造方法において、
   前記炭化珪素膜を形成する工程は、
   前記エピタキシャル成長を行う成長炉内に前記炭化珪素基板を配置したのち、前記炉内に、ＳｉＣ原料となるＳｉ原料およびＣ原料に加えてエッチングガス原料となるＣｌを含む混合ガスとｎ型のドーパント源となるV族元素に加えてｐ型のドーパント源となるIII族元素を含むガスを導入し、前記炭化珪素基板の表面における前記炭化珪素基板との境界位置に、V族元素に加えてIII族元素を含みつつｎ型とされた被覆層（１１ａ）を形成する工程と、
   前記被覆層を形成したのち、前記III族元素を含むガスの供給をやめて前記炭化珪素膜の残部を形成する工程と、を含んでいることを特徴とする半導体基板の製造方法。
2. 前記被覆層を形成する工程では、前記混合ガスに含まれる前記Ｓｉ原料となるガスとしてシランを用いることを特徴とする請求項１に記載の半導体基板の製造方法。
3. 前記被覆層を形成する工程では、前記混合ガスに含まれる前記Ｓｉ原料となり、かつ、前記Ｃｌを含むガスとして、トリクロロシラン、ジクロロシラン、トリクロロメチルシラン、四塩化珪素のいずれかを用いることを特徴とする請求項１に記載の半導体基板の製造方法。
4. 前記被覆層を形成する工程では、前記混合ガスに含まれる前記III族元素を含むガスとしてトリメチルアルミニウムまたはジボランを用いることを特徴とする請求項１ないし３のいずれか１つに記載の半導体基板の製造方法。
5. 表面がｃ面のフラット面となるオン基板もしくはｃ面に対して所定のオフ角を有するオフ基板とされた炭化珪素基板（１０）と、
   前記炭化珪素基板の表面にエピタキシャル成長させられたｎ型炭化珪素にて構成される炭化珪素膜（１１）と、を有し、
   前記炭化珪素膜における前記炭化珪素基板との境界位置には、ｎ型のドーパントとなるV族元素に加えてIII族元素を含みつつ、ｎ型とされた被覆層（１１ａ）とされていることを特徴とする半導体基板。
6. 前記被覆層は、厚みが０．１μｍ以下であることを特徴とする請求項５に記載の半導体基板。
7. 前記III族元素はアルミニウムもしくはボロンであることを特徴とする請求項５または６に記載の半導体基板。
8. 請求項５ないし７のいずれか１つに記載の半導体基板を用いて形成され、
   前記炭化珪素基板にて構成されるｎ型もしくはｐ型の基板（２１）と、
   前記基板の表面に形成され、前記炭化珪素膜によって構成されたｎ型ドリフト層（２２）と、
   前記ｎ型ドリフト層内における該ｎ型ドリフト層の表層部に形成されたｐ型ベース領域（２３）と、
   前記ｐ型ベース領域内における該ｐ型ベース領域の表層部に形成されたｎ型領域（２６、２７）と、
   前記ｐ型ベース領域のうち前記ｎ型領域と前記ｎ型ドリフト層との間に位置する部分の表面をチャネル領域として、前記チャネル領域の表面に形成されたゲート絶縁膜（２８）と、
   前記ゲート絶縁膜の上に形成されたゲート電極（２９）と、
   前記ｎ型領域に電気的に接続された第１電極（３１）と、
   前記基板の裏面側に形成された第２電極（３２）と、を備えた縦型素子を有することを特徴とする炭化珪素半導体装置。
9. 請求項５ないし７のいずれか１つに記載の半導体基板を用いて形成され、
   前記炭化珪素基板にて構成されるｎ型基板（４１）と、
   前記ｎ型基板の表面に形成され、前記炭化珪素膜によって構成されたｎ型ドリフト層（４２）と、
   前記ｎ型ドリフト層に電気的に接続されたショットキー電極（４４）と、
   前記基板の裏面側に電気的に接続されたオーミック電極（４５）と、を備えたショットキーバリアダイオードを有することを特徴とする炭化珪素半導体装置。
10. 請求項５ないし７のいずれか１つに記載の半導体基板を用いて形成され、
    前記炭化珪素基板にて構成されるｎ型基板（５１）と、
    前記ｎ型基板の表面に形成され、前記炭化珪素膜によって構成されたｎ型ドリフト層（５２）と、
    前記ｎ型ドリフト層に電気的に接続されたショットキー電極（５４）と、
    前記ｎ型ドリフト層内において前記ショットキー電極と接触させられたｐ型層（５６）と、
    前記基板の裏面側に電気的に接続されたオーミック電極（５５）と、を備えたジャンクションバリアダイオードを有することを特徴とする炭化珪素半導体装置。

Images