JPS61159748A - トラツプ分布測定方法 - Google Patents
トラツプ分布測定方法Info
- Publication number
- JPS61159748A JPS61159748A JP37085A JP37085A JPS61159748A JP S61159748 A JPS61159748 A JP S61159748A JP 37085 A JP37085 A JP 37085A JP 37085 A JP37085 A JP 37085A JP S61159748 A JPS61159748 A JP S61159748A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mercury
- semiconductor wafer
- fixed
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、特にＭＯ８形キャノ母シタの絶縁膜中のト
ラップ分布を測定するトラップ分布測定方法に関する。
ラップ分布を測定するトラップ分布測定方法に関する。
（従来の技術）
ＭＯＢ構造による半導体メモリ装置に組み込まれている
キャａ４シタに関しては、たとえば、ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣ８ＬＥＴＴＥＲ８ＶｏＬｌ ５ Ｎ１６．
１９６９ Ｐ１７４〜１７６に記載されている。
キャａ４シタに関しては、たとえば、ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣ８ＬＥＴＴＥＲ８ＶｏＬｌ ５ Ｎ１６．
１９６９ Ｐ１７４〜１７６に記載されている。
半導体メモリ装置に組み込まれているキャノ９シタは通
常ＭＯ８構造がとられている。このようなキャノ中シタ
の絶縁層はシリコン酸化膜が一般的であ〕、このシリコ
ン酸化膜はトラップを有し、このトラップの中に電子を
捕捉することがある。
常ＭＯ８構造がとられている。このようなキャノ中シタ
の絶縁層はシリコン酸化膜が一般的であ〕、このシリコ
ン酸化膜はトラップを有し、このトラップの中に電子を
捕捉することがある。
このように、トラップに電子が捕捉されると、絶縁層は
負に帯電し、キャパシタが小さくなるにつれて、その影
響を受けるようになる。そのため、ＩＣの設計に当たり
、酸化膜中のトラップ分布を測定する必要が生じてき丸
。このトラップ分布を測定するに当た夛、所定の厚さの
酸化膜を除去し、フラットバンド電圧を測定するという
ステップを繰９返し行う方法がある。
負に帯電し、キャパシタが小さくなるにつれて、その影
響を受けるようになる。そのため、ＩＣの設計に当たり
、酸化膜中のトラップ分布を測定する必要が生じてき丸
。このトラップ分布を測定するに当た夛、所定の厚さの
酸化膜を除去し、フラットバンド電圧を測定するという
ステップを繰９返し行う方法がある。
第３図−）ないし第３図（ｄ）は従来のトラップ分布測
定手順を示すものであり、まず、第３図（＆）に示すよ
うに、８１基板３上にＳｔＯ，膜２を介してＭｔ電極が
形成されたＭＯＳキャパシタ形成後、第３図（ｂ）に示
すように、このＭ電極１と８１基板３間にパルス電圧４
を印加し、電子６をＳｔ基板３からＡｔ電極１の真下の
８１０．８５に注入することによって、ＳｔＯ，膜２に
存在する電子トラップに電子を捕獲させる。
定手順を示すものであり、まず、第３図（＆）に示すよ
うに、８１基板３上にＳｔＯ，膜２を介してＭｔ電極が
形成されたＭＯＳキャパシタ形成後、第３図（ｂ）に示
すように、このＭ電極１と８１基板３間にパルス電圧４
を印加し、電子６をＳｔ基板３からＡｔ電極１の真下の
８１０．８５に注入することによって、ＳｔＯ，膜２に
存在する電子トラップに電子を捕獲させる。
その後、容量−電圧測定を行ない、フラットバンド電圧
ＶＦＲを求める。さらに、布フッ酸でＡｔ電極１および
一部の８１０．膜７を第３図（ｃ）に示すようにエツチ
ングする。
ＶＦＲを求める。さらに、布フッ酸でＡｔ電極１および
一部の８１０．膜７を第３図（ｃ）に示すようにエツチ
ングする。
次に、第３図（ｄ）に示すように、電子６を注入した５
１０１膜５に水銀グローパ本体１２から水銀電極８を接
続させる。この際、水銀プローバ本体１２とＳｌへ膜２
間には、絶縁シート１０が介在されている。
１０１膜５に水銀グローパ本体１２から水銀電極８を接
続させる。この際、水銀プローバ本体１２とＳｌへ膜２
間には、絶縁シート１０が介在されている。
また、８１基板３には、８１基板コンタクト用金属板１
１ｆｔ接触させ、このコンタクト用金属板１１と水銀電
極８間に答蓋計９を接続してフラットバンド電圧ＶＦＲ
を測定する。その後、Ｓｉｎ、膜２を希フン酸で少しず
つ数回に分けてエツチングし、各々のエツチング後に容
量計９で７ラツトバンド電圧ＶＦＲを測定する。これら
の７ラツトバンド電圧ＶＦＲの値からトラップ分布を求
めることができる。
１ｆｔ接触させ、このコンタクト用金属板１１と水銀電
極８間に答蓋計９を接続してフラットバンド電圧ＶＦＲ
を測定する。その後、Ｓｉｎ、膜２を希フン酸で少しず
つ数回に分けてエツチングし、各々のエツチング後に容
量計９で７ラツトバンド電圧ＶＦＲを測定する。これら
の７ラツトバンド電圧ＶＦＲの値からトラップ分布を求
めることができる。
（発明が解決しようとする問題点）
しかしながら、以上述べた方法では、最初に電子を注入
した場所と、エツチング後フラットバンド電圧ＶＦＲを
測定する場所を一致させることが困難であるという問題
があった。
した場所と、エツチング後フラットバンド電圧ＶＦＲを
測定する場所を一致させることが困難であるという問題
があった。
これは、キャパシタおよび水銀電極８が小面積であるか
らである。キャパシタを小面積にしないと、酸化膜のピ
ンホールあるいは傷などの影響を受けて、短絡事故が発
生し、副定かできなくなるという理由がある。
らである。キャパシタを小面積にしないと、酸化膜のピ
ンホールあるいは傷などの影響を受けて、短絡事故が発
生し、副定かできなくなるという理由がある。
この発明は、前記従来技術がもっている問題点のうち、
最初に電子を注入した場所とフラットバンド電圧を印加
する場所を一致させることが困難であるという問題点に
ついて解決したトラップ分布測定方法を提供するもので
ある。
最初に電子を注入した場所とフラットバンド電圧を印加
する場所を一致させることが困難であるという問題点に
ついて解決したトラップ分布測定方法を提供するもので
ある。
（問題点を解決するための手段）
この発明は、トラップ分布測定方法において、水銀プロ
ーバに着脱自在で水銀電極との相対位置を固定するよう
に用いる第１の電極を半導体ウェハの裏面に取ｐ付け、
半導体ウェハの絶縁膜の所定の領域に水銀電極を接続し
てフラットバンド電圧を測定する第１の工程と、第１の
電極を半導体ウェハに固定したまま絶縁膜をエツチング
するとともに第１の工程とを交互に行って絶縁膜中のト
ラップ分布を測定する第２の工程とを導入したものであ
る。
ーバに着脱自在で水銀電極との相対位置を固定するよう
に用いる第１の電極を半導体ウェハの裏面に取ｐ付け、
半導体ウェハの絶縁膜の所定の領域に水銀電極を接続し
てフラットバンド電圧を測定する第１の工程と、第１の
電極を半導体ウェハに固定したまま絶縁膜をエツチング
するとともに第１の工程とを交互に行って絶縁膜中のト
ラップ分布を測定する第２の工程とを導入したものであ
る。
（作 用）
この発明によれば、以上のようにトラップ分布測定方法
に上記第１の工程と第２の工程とを導入したので、水銀
電極との相対位置を固定して第１の電極に半導体ウェハ
を固定したままフラットバンド電圧を測定するとともに
、この第１の電極を半導体クエハの裏面に固定したまま
絶縁膜を所定の厚さエツチングし、フラットバンド電圧
の測定とエツチングを交互に行い、したがって、前記問
題点を除去できる。
に上記第１の工程と第２の工程とを導入したので、水銀
電極との相対位置を固定して第１の電極に半導体ウェハ
を固定したままフラットバンド電圧を測定するとともに
、この第１の電極を半導体クエハの裏面に固定したまま
絶縁膜を所定の厚さエツチングし、フラットバンド電圧
の測定とエツチングを交互に行い、したがって、前記問
題点を除去できる。
（実施例）
以下、この発明のトラップ分布測定方法の実施例につい
て図面に基づき説明する。第１図はその一実施例を説明
するための図である。この第１図において、第３図と同
一部分には同一符号を付して述べる。Ｓｔ基板３上にＳ
ｔＯ，膜２を形成してＭＯＳキャパシタが形成された８
１基板３の憂面倒を金属板２１に銀ペーストなどの導電
性接着剤２１ａを用いて接着固定するようになっている
。
て図面に基づき説明する。第１図はその一実施例を説明
するための図である。この第１図において、第３図と同
一部分には同一符号を付して述べる。Ｓｔ基板３上にＳ
ｔＯ，膜２を形成してＭＯＳキャパシタが形成された８
１基板３の憂面倒を金属板２１に銀ペーストなどの導電
性接着剤２１ａを用いて接着固定するようになっている
。
金属板２１は水銀プローバ１２の第１の電極の主体とな
るものである。第２図に治具として構成した状態を示す
ように、金属板２１０半導体ウェハとは反対側の中央部
には金属棒２２が固定され、両者は電気的に接続されて
いる。
るものである。第２図に治具として構成した状態を示す
ように、金属板２１０半導体ウェハとは反対側の中央部
には金属棒２２が固定され、両者は電気的に接続されて
いる。
この金属棒２２は角柱状に形成され、他端近傍の外周面
にはネジ溝２３が刻設されている。また、金属棒２２の
外周面の所定個所には、突起２７が形成されるようにな
っている。
にはネジ溝２３が刻設されている。また、金属棒２２の
外周面の所定個所には、突起２７が形成されるようにな
っている。
この金属棒２２は第１図に示すように、金属棒２５に形
成され、四角の穴を貫通しており、金属棒２２と２５は
隙間なく嵌合され、ナツト２６により、金属棒２２のね
じ＃１１２３と螺着して、金属棒２２が金属棒２５に取
り付けられるようになっている。
成され、四角の穴を貫通しており、金属棒２２と２５は
隙間なく嵌合され、ナツト２６により、金属棒２２のね
じ＃１１２３と螺着して、金属棒２２が金属棒２５に取
り付けられるようになっている。
この金属棒２５の他端は絶縁性の棒２４の上端に枢着さ
れ、回動可能になっている。絶縁性の棒２４の下端は水
銀プローバ１２上に取り付けられている。
れ、回動可能になっている。絶縁性の棒２４の下端は水
銀プローバ１２上に取り付けられている。
また、金属棒２５の他端は容量計９の一方の端子に接続
され、この容量計９の他方の端子は水銀電極８に接続さ
れている。
され、この容量計９の他方の端子は水銀電極８に接続さ
れている。
かくして、容量計９の一方の端子は金属棒２５゜２２、
金属板２１および導電性接着剤２１ａを介してＳｔ基板
３の裏面側に電気的に接続されている。
金属板２１および導電性接着剤２１ａを介してＳｔ基板
３の裏面側に電気的に接続されている。
次に、この発明のトラップ分布測定方法のステップにつ
いて説明する。まず最初に、ＭＯＳキャパシタ７が形成
された半導体基板３の裏面を金属板２１に銀ベーストな
どの導電性接着剤２１ｍを用いて接着、固定する。
いて説明する。まず最初に、ＭＯＳキャパシタ７が形成
された半導体基板３の裏面を金属板２１に銀ベーストな
どの導電性接着剤２１ｍを用いて接着、固定する。
次に、ＭＯＳキャパシタの電極と水銀電極８の位置合わ
せを行ない、次に、パルス電圧を印加し。
せを行ない、次に、パルス電圧を印加し。
電子をＳｔ基板３から電極の真下の５ｉｏｔ膜２に注入
することによって、Ｓ１０．膜２に存在する電子トラッ
プに電子を捕獲させる。
することによって、Ｓ１０．膜２に存在する電子トラッ
プに電子を捕獲させる。
次に、容量−電圧測定を行ないフラットバンド電圧ＶＦ
Ｒを求める。次に７ツＷを用いてｎ電極（図示せず）と
Ｓｉｎ！１１２の所定の厚さをエツチングする。１回に
エツチングする厚さを小さくするにしたがって細かいト
ラップ分布を知ることができる。
Ｒを求める。次に７ツＷを用いてｎ電極（図示せず）と
Ｓｉｎ！１１２の所定の厚さをエツチングする。１回に
エツチングする厚さを小さくするにしたがって細かいト
ラップ分布を知ることができる。
この後、水銀プローバ１２を用いて電子をトラップした
絶縁膜としてのＳｉｎ、［２の７ラツトバンド電圧ＶＦ
Ｒを求める。この後、必要に応じてエツチングとフラッ
トバンド電圧ＶＦＲ測定を繰り返す。
絶縁膜としてのＳｉｎ、［２の７ラツトバンド電圧ＶＦ
Ｒを求める。この後、必要に応じてエツチングとフラッ
トバンド電圧ＶＦＲ測定を繰り返す。
このフラットバンド電圧ＶＦＲを測定する際、絶縁層膜
としてのＳｉｎ、膜２の電子をトラップした部分と水銀
電極８の位置合わせを要しない。その理由を以下に説明
する。
としてのＳｉｎ、膜２の電子をトラップした部分と水銀
電極８の位置合わせを要しない。その理由を以下に説明
する。
金属棒２２と２５はナツト２６でネジ溝２３で螺着され
ており、金属棒２２に金属板２１が固定されている。し
たがって、水銀電極８に対して金属板２１の相対位置が
固定され、この水銀電極８と金属板２１間にＳｔ基板３
．８１０．膜２が固定される。
ており、金属棒２２に金属板２１が固定されている。し
たがって、水銀電極８に対して金属板２１の相対位置が
固定され、この水銀電極８と金属板２１間にＳｔ基板３
．８１０．膜２が固定される。
この場合、金属棒２２と水銀電極８との軸が合っていれ
ば、丸棒でもよい。逆に金属棒２２に方向を決める丸め
の突起２７を形成しておき、金属棒２５の凹みと合うよ
うに形成されていれば、水銀電極８は必らず半導体ウェ
ハの所定の位置と当接するようになるので、水銀電極８
と金属棒２２との軸が一致する必要はない。
ば、丸棒でもよい。逆に金属棒２２に方向を決める丸め
の突起２７を形成しておき、金属棒２５の凹みと合うよ
うに形成されていれば、水銀電極８は必らず半導体ウェ
ハの所定の位置と当接するようになるので、水銀電極８
と金属棒２２との軸が一致する必要はない。
一方、Ｓ１０．＠２のエツチング時には、ねじ溝２３の
ところから水銀プローバ１２と切り離して、そのまま治
具を希フッ酸に入れてエツチングする。
ところから水銀プローバ１２と切り離して、そのまま治
具を希フッ酸に入れてエツチングする。
したがって、治具はフッ酸に溶けないでかつ錆にくいス
テンレスで形成されている。
テンレスで形成されている。
（発明の効果）
この発明によれば、以上のように、半導体ウェハと治具
がつながった状態でエツチングを行なうようにし九ので
、常に半導体ウニノーの同じ位置に水銀を当ることがで
き、トラップ分布を正確に求めることができる。
がつながった状態でエツチングを行なうようにし九ので
、常に半導体ウニノーの同じ位置に水銀を当ることがで
き、トラップ分布を正確に求めることができる。
第１図はこの発明のトラップ分布測定方法の一実施例を
説明するための図、第２図は同上トラップ分布測定方法
に適用される治具の構成を示す斜視図、第３図（ａ）〜
第３図（ｄ）は従来のトラップ分布測定方法を説明する
丸めの工程を示す図である。 ２・・・ＳｔＯ，膜、３・・・Ｓｔ基板、８・・・水銀
電極、９・・・容量計、１０・・・絶縁シート、１２・
・・水銀プローバ、２１・・・金属板、２２．２５・・
・金属棒、２３・・・ねじ溝、２４・・・絶縁性の棒、
２６・・・ナツト。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図
説明するための図、第２図は同上トラップ分布測定方法
に適用される治具の構成を示す斜視図、第３図（ａ）〜
第３図（ｄ）は従来のトラップ分布測定方法を説明する
丸めの工程を示す図である。 ２・・・ＳｔＯ，膜、３・・・Ｓｔ基板、８・・・水銀
電極、９・・・容量計、１０・・・絶縁シート、１２・
・・水銀プローバ、２１・・・金属板、２２．２５・・
・金属棒、２３・・・ねじ溝、２４・・・絶縁性の棒、
２６・・・ナツト。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図
Claims (1)
- 半導体ウェハに形成された絶縁膜の所定の領域の電子
トラップに電子を注入した後、水銀プローバに着脱自在
でかつその水銀電極との相対位置を固定するようにこの
水銀プローバに第１の電極を取り付け、この第１の電極
を上記半導体ウェハに固定するとともに水銀電極を半導
体ウェハの絶縁膜の所定の領域に接続してフラットバン
ド電圧を測定し、前記第１の電極に半導体ウェハを固定
したまま前記絶縁膜を所定の厚さエッチングし、フラン
トバンド電圧の測定とこのエッチングを交互に繰り返す
ことを特徴とするトラップ分布測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37085A JPS61159748A (ja) | 1985-01-08 | 1985-01-08 | トラツプ分布測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37085A JPS61159748A (ja) | 1985-01-08 | 1985-01-08 | トラツプ分布測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61159748A true JPS61159748A (ja) | 1986-07-19 |
Family
ID=11471903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37085A Pending JPS61159748A (ja) | 1985-01-08 | 1985-01-08 | トラツプ分布測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61159748A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704890A2 (en) * | 1994-09-30 | 1996-04-03 | Shin-Etsu Handotai Company Limited | A method of evaluating a mis-type semiconductor device |
| US6469535B1 (en) | 1998-06-10 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Method for examining semiconductor substrate, and method for controlling fabrication process of semiconductor devices |
| WO2006030723A1 (ja) * | 2004-09-13 | 2006-03-23 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの評価方法及び半導体ウェーハの評価装置 |
| JP2007115769A (ja) * | 2005-10-18 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 電気特性測定装置 |
-
1985
- 1985-01-08 JP JP37085A patent/JPS61159748A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704890A2 (en) * | 1994-09-30 | 1996-04-03 | Shin-Etsu Handotai Company Limited | A method of evaluating a mis-type semiconductor device |
| EP0704890A3 (en) * | 1994-09-30 | 1997-05-02 | Shinetsu Handotai Kk | Method for evaluating an MIS semiconductor device |
| US5701088A (en) * | 1994-09-30 | 1997-12-23 | Shin-Etsu Handotai Co., Ltd | Method of evaluating a MIS-type semiconductor device |
| US6469535B1 (en) | 1998-06-10 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | Method for examining semiconductor substrate, and method for controlling fabrication process of semiconductor devices |
| WO2006030723A1 (ja) * | 2004-09-13 | 2006-03-23 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの評価方法及び半導体ウェーハの評価装置 |
| US7633305B2 (en) | 2004-09-13 | 2009-12-15 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer |
| JP2007115769A (ja) * | 2005-10-18 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 電気特性測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007125961A1 (ja) | 静電容量式センサ | |
| JPS61159748A (ja) | トラツプ分布測定方法 | |
| JP2000009771A (ja) | タイヤ電気抵抗測定用当接具及び測定器 | |
| JPH08313550A (ja) | 半導体式加速度センサと該センサのセンサ素子の特性評価方法 | |
| JP2965176B2 (ja) | 静電チャックの過渡特性評価方法 | |
| JP2901781B2 (ja) | 半導体装置の検査方法 | |
| JPH01219566A (ja) | プローブ・カード | |
| JPH01315153A (ja) | プローバのウェハ搭載部材 | |
| JPS5811739B2 (ja) | ハンドウタイソシソクテイヨウプロ−ブバリノセイゾウホウホウ | |
| JPH0290062A (ja) | プローブ・カード | |
| JPS5523437A (en) | Manufacture of prove unit for semiconductor wafer test | |
| JPS6225433A (ja) | 半導体素子特性測定装置 | |
| JPS61147544A (ja) | 電気特性測定用ステ−ジ | |
| JPH0524061Y2 (ja) | ||
| JP3219008B2 (ja) | コンタクトプローブおよびその製造方法と前記コンタクトプローブを備えたプローブ装置 | |
| JPH11132988A (ja) | き裂測定用ゲージの探触子 | |
| JPH06295942A (ja) | 基板検査装置 | |
| JP3174928B2 (ja) | 電気的計測器のプローブ装置 | |
| JPS5942645Y2 (ja) | 静電容量型粗度計の測定子 | |
| JPS6310531Y2 (ja) | ||
| JPH0738403B2 (ja) | プロービング用接触端子ユニット | |
| JPH11271153A (ja) | レール応力測定用治具 | |
| JPH0357211A (ja) | 電子ビーム描画装置用試料ホルダー | |
| JPH0627653Y2 (ja) | エツチング装置 | |
| JPH04275422A (ja) | ドライエッチング装置におけるモニタリング方法 |