JP3439332B2 - 結晶欠陥の測定方法 - Google Patents
結晶欠陥の測定方法Info
- Publication number
- JP3439332B2 JP3439332B2 JP29192597A JP29192597A JP3439332B2 JP 3439332 B2 JP3439332 B2 JP 3439332B2 JP 29192597 A JP29192597 A JP 29192597A JP 29192597 A JP29192597 A JP 29192597A JP 3439332 B2 JP3439332 B2 JP 3439332B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal defect
- crystal
- measuring
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体中に複数の結
晶欠陥層が存在する場合に、所望の結晶欠陥層を正確に
測定することのできる半導体の評価方法に関する。
晶欠陥層が存在する場合に、所望の結晶欠陥層を正確に
測定することのできる半導体の評価方法に関する。
【０００２】
【従来の技術】近年、コスト低減及びＴＡＴ化の目的で
Ｂｉｐｏｌａｒ、ＢｉＣＭＯＳトランジスターの埋め込
みコレクタ層を従来のエピタキシャル成長から高エネル
ギーイオン注入にて形成することが試みられている。こ
れらの技術に用いられる高エネルギーイオン注入では、
よりデバイスを高速で動作させるためにコレクタ抵抗を
低くする必要があり、従来ウェル形成等で用いられてき
た不純物ドース（＜５ｘ１０13ｃｍ-2）よりも高いドー
スが要求されているが、ドースを高くするとコレクタ耐
圧が低下するためにコレクタ抵抗と耐圧の兼ね合いから
より実際的には、１ｘ１０14ｃｍ-2程度のドースを用い
ることが望ましいとされている。
Ｂｉｐｏｌａｒ、ＢｉＣＭＯＳトランジスターの埋め込
みコレクタ層を従来のエピタキシャル成長から高エネル
ギーイオン注入にて形成することが試みられている。こ
れらの技術に用いられる高エネルギーイオン注入では、
よりデバイスを高速で動作させるためにコレクタ抵抗を
低くする必要があり、従来ウェル形成等で用いられてき
た不純物ドース（＜５ｘ１０13ｃｍ-2）よりも高いドー
スが要求されているが、ドースを高くするとコレクタ耐
圧が低下するためにコレクタ抵抗と耐圧の兼ね合いから
より実際的には、１ｘ１０14ｃｍ-2程度のドースを用い
ることが望ましいとされている。
【０００３】図９に示すように、素子分離９０を行った
ｐ型Ｓｉ基板９３にＰ（燐）イオンを加速電圧１Ｍｅ
Ｖ、ドース１ｘ１０14ｃｍ-2の条件でイオン注入を行
い、次にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）法により熱処理を行うことにより形成し
た埋め込み層９１と、ＢＦ2 を加速電圧３０ｋｅＶ、ド
ース３ｘ１０15ｃｍ-2の条件でイオン注入し、熱処理を
行うことによってｐ型層９２を形成し、バイポーラトラ
ンジスタのベース及びコレクター領域の相当するｐ／ｎ
ダイオードを作製した場合、前記ＲＴＡ法による熱処理
の条件によっては、前記埋め込み層９１付近から試料表
面方向に欠陥が成長し、前記ｐ／ｎダイオードのリーク
電流が増大する。
ｐ型Ｓｉ基板９３にＰ（燐）イオンを加速電圧１Ｍｅ
Ｖ、ドース１ｘ１０14ｃｍ-2の条件でイオン注入を行
い、次にＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌｉｎｇ）法により熱処理を行うことにより形成し
た埋め込み層９１と、ＢＦ2 を加速電圧３０ｋｅＶ、ド
ース３ｘ１０15ｃｍ-2の条件でイオン注入し、熱処理を
行うことによってｐ型層９２を形成し、バイポーラトラ
ンジスタのベース及びコレクター領域の相当するｐ／ｎ
ダイオードを作製した場合、前記ＲＴＡ法による熱処理
の条件によっては、前記埋め込み層９１付近から試料表
面方向に欠陥が成長し、前記ｐ／ｎダイオードのリーク
電流が増大する。
【０００４】前記欠陥の深さ方向密度分布を前記ｐ／ｎ
ダイオードを重クロム酸、フッ化水素酸、水の混合液
（セコ液）等を用いた化学エッチングによって生じたエ
ッチピットを観察することによって行う場合、ｐ型層９
２を形成するために行ったＢＦ 2 イオン注入の影響によ
って、前記ｐ型層９２内の深さ３０ｎｍ付近に高密度の
欠陥が存在するために、シリコン基板表面からセコ液に
より３０ｎｍの深さ以上エッチングを行うと、試料表面
に凹凸が生じ、前記埋め込み層９１付近から成長した欠
陥密度測定の精度が低下する。
ダイオードを重クロム酸、フッ化水素酸、水の混合液
（セコ液）等を用いた化学エッチングによって生じたエ
ッチピットを観察することによって行う場合、ｐ型層９
２を形成するために行ったＢＦ 2 イオン注入の影響によ
って、前記ｐ型層９２内の深さ３０ｎｍ付近に高密度の
欠陥が存在するために、シリコン基板表面からセコ液に
より３０ｎｍの深さ以上エッチングを行うと、試料表面
に凹凸が生じ、前記埋め込み層９１付近から成長した欠
陥密度測定の精度が低下する。
【０００５】この問題を解決する第１の方法として、予
めｐ型層をエッチピットの生じない硝酸、フッ化水素
酸、氷酢酸の混合液を用いて除去し、その後セコ液によ
り化学エッチングを用いて前記埋め込み層９１付近から
成長した欠陥密度の測定を行う方法がとられてきた。ま
た、第２の方法として、試料を機械研磨、イオンミリン
グ等を用いて薄片化し、透過型電子顕微鏡（ＴＥＭ）で
観察することにより欠陥密度を測定する方法が行われて
きた。
めｐ型層をエッチピットの生じない硝酸、フッ化水素
酸、氷酢酸の混合液を用いて除去し、その後セコ液によ
り化学エッチングを用いて前記埋め込み層９１付近から
成長した欠陥密度の測定を行う方法がとられてきた。ま
た、第２の方法として、試料を機械研磨、イオンミリン
グ等を用いて薄片化し、透過型電子顕微鏡（ＴＥＭ）で
観察することにより欠陥密度を測定する方法が行われて
きた。
【０００６】さらに、第３の方法としては、公知例特開
平７−１３０８１１には、複数の大きさの欠陥が存在す
る試料の欠陥密度の測定を赤外線トモグラフを用い、非
破壊で欠陥の大きさの違いに起因する観察領域の違いの
影響を補正することにより、正確に欠陥密度を測定する
方法が開示されている。
平７−１３０８１１には、複数の大きさの欠陥が存在す
る試料の欠陥密度の測定を赤外線トモグラフを用い、非
破壊で欠陥の大きさの違いに起因する観察領域の違いの
影響を補正することにより、正確に欠陥密度を測定する
方法が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、第１の
方法では、高濃度のｐ型層を硝酸、フッ化水素酸、氷酢
酸の混合液を用いてエッチング（以下予備エッチングと
する）を行うと、表面が窒化することによって荒れが生
じ、その後のセコ液によるエッチング精度が著しく低下
する。
方法では、高濃度のｐ型層を硝酸、フッ化水素酸、氷酢
酸の混合液を用いてエッチング（以下予備エッチングと
する）を行うと、表面が窒化することによって荒れが生
じ、その後のセコ液によるエッチング精度が著しく低下
する。
【０００８】また、測定を行いたい試料が複数存在する
場合、予備エッチングの試料に対するエッチングレート
が溶液の温度、攪拌の程度によって変動するために同一
時間予備エッチングを行っても予備エッチングされる領
域に変動が生じるという問題がある。また、第２の方法
では、試料を電子線が透過できる厚さまで薄片化する必
要があり、面積が１００μｍ2 以上の広い面積の同じ深
さに存在する欠陥密度を測定することは困難である。
場合、予備エッチングの試料に対するエッチングレート
が溶液の温度、攪拌の程度によって変動するために同一
時間予備エッチングを行っても予備エッチングされる領
域に変動が生じるという問題がある。また、第２の方法
では、試料を電子線が透過できる厚さまで薄片化する必
要があり、面積が１００μｍ2 以上の広い面積の同じ深
さに存在する欠陥密度を測定することは困難である。
【０００９】さらに、第３の方法では、赤外レーザービ
ームのビーム径が大きいために、本発明によって評価を
行いたい深さ領域では、非常に短いピッチで前記レーザ
ービームを移動できたとしても、特開平７−１３０８１
１に記載されている重複観察を含む欠陥総数ＮG と正味
の欠陥数ＮN がほぼ同じとなってしまい、正確に欠陥密
度を算出することができない。
ームのビーム径が大きいために、本発明によって評価を
行いたい深さ領域では、非常に短いピッチで前記レーザ
ービームを移動できたとしても、特開平７−１３０８１
１に記載されている重複観察を含む欠陥総数ＮG と正味
の欠陥数ＮN がほぼ同じとなってしまい、正確に欠陥密
度を算出することができない。
【００１０】本発明の目的は、上記した従来技術の欠点
を改良し、試料にダメージを与えずに上層の結晶欠陥層
を除去することができ、その後に結晶欠陥が存在する結
晶欠陥層の状態を容易に且つ正確に検出し、評価する事
の出来る結晶欠陥の測定方法を提供するものである。
を改良し、試料にダメージを与えずに上層の結晶欠陥層
を除去することができ、その後に結晶欠陥が存在する結
晶欠陥層の状態を容易に且つ正確に検出し、評価する事
の出来る結晶欠陥の測定方法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、半導体装置の基板内に複数の層に
亘って結晶欠陥層が存在する場合に、当該結晶欠陥層を
検出し、評価するに際し、上層の結晶欠陥層を、結晶欠
陥による凹凸が生じないように除去する工程と、当該上
層の除去工程の後で、下層の結晶欠陥を測定する工程と
を有する半導体装置に於ける結晶欠陥の測定方法であ
る。
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、半導体装置の基板内に複数の層に
亘って結晶欠陥層が存在する場合に、当該結晶欠陥層を
検出し、評価するに際し、上層の結晶欠陥層を、結晶欠
陥による凹凸が生じないように除去する工程と、当該上
層の除去工程の後で、下層の結晶欠陥を測定する工程と
を有する半導体装置に於ける結晶欠陥の測定方法であ
る。
【００１２】
【本発明の実施の形態】つまり、本発明に係る結晶欠陥
の測定方法に於いては、例えば、半導体中に複数の結晶
欠陥層が存在し、欠陥密度測定を行いたい領域の上層に
異なる結晶欠陥が存在する場合において、ドライエッチ
ングを行うか集束イオンビームを試料表面に走査させる
ことによって前記上層の結晶欠陥層を結晶欠陥による凹
凸が生じないように除去を行った後に、下層の結晶欠陥
密度を測定することを特徴とするものであり、より具体
的には、結晶欠陥密度測定を行いたい領域の上層に異な
る結晶欠陥が存在してもドライエッチングを用いるか集
束させたイオンビーム低加速かつ試料に対して低角度の
条件で照射することによって試料にダメージを与えずに
前記上層の欠陥を除去することができるので、その後に
結晶欠陥が存在するとエッチピットが生じる溶液を用い
て化学エッチングを行い、生じたエッチピットを観察す
ることによって所望の領域の結晶欠陥密度を正確に測定
することができる。
の測定方法に於いては、例えば、半導体中に複数の結晶
欠陥層が存在し、欠陥密度測定を行いたい領域の上層に
異なる結晶欠陥が存在する場合において、ドライエッチ
ングを行うか集束イオンビームを試料表面に走査させる
ことによって前記上層の結晶欠陥層を結晶欠陥による凹
凸が生じないように除去を行った後に、下層の結晶欠陥
密度を測定することを特徴とするものであり、より具体
的には、結晶欠陥密度測定を行いたい領域の上層に異な
る結晶欠陥が存在してもドライエッチングを用いるか集
束させたイオンビーム低加速かつ試料に対して低角度の
条件で照射することによって試料にダメージを与えずに
前記上層の欠陥を除去することができるので、その後に
結晶欠陥が存在するとエッチピットが生じる溶液を用い
て化学エッチングを行い、生じたエッチピットを観察す
ることによって所望の領域の結晶欠陥密度を正確に測定
することができる。
【００１３】
【実施例】以下に、本発明に係る結晶欠陥の測定方法の
一具体例の構成を図面を参照しながら詳細に説明する。
本発明の第１の具体例を図面を参照して説明する。図１
は本発明の第１の具体例により深さ方向欠陥密度測定を
実施した試料の断面図であり、図２は本発明の第１の実
施例により深さ方向欠陥密度測定を行う工程を説明した
図であり、図３（Ａ）は、本発明の第１の実施例によっ
て得られたウェハー面内からサンプリングする位置５箇
所を示す図であり、又図３（Ｂ）は上記サンプリング位
置のそれぞれの欠陥密度の深さ方向分布を示す図であ
る。
一具体例の構成を図面を参照しながら詳細に説明する。
本発明の第１の具体例を図面を参照して説明する。図１
は本発明の第１の具体例により深さ方向欠陥密度測定を
実施した試料の断面図であり、図２は本発明の第１の実
施例により深さ方向欠陥密度測定を行う工程を説明した
図であり、図３（Ａ）は、本発明の第１の実施例によっ
て得られたウェハー面内からサンプリングする位置５箇
所を示す図であり、又図３（Ｂ）は上記サンプリング位
置のそれぞれの欠陥密度の深さ方向分布を示す図であ
る。
【００１４】図１に示すように、試料はｐ型シリコン単
結晶基板１上にフィールド酸化膜２、シリコン酸化膜
３、Ｐ（燐）イオンを加速電圧１ＭｅＶ、ドース１ｘ１
０14ｃｍ-2の条件でイオン注入した後、ＲＴＡにより温
度１０５０℃、昇温速度１００℃／ｓｅｃの昇温速度で
熱処理を行って形成したｎ型の埋め込み層４、ＢＦ２を
加速電圧３０ｋｅＶ、ドース３ｘ１０15ｃｍ-2の条件で
イオン注入した後に熱処理を行って形成した表面積５０
０μｍ2 □のｐ型層５及びＰ（燐）を７０ｋｅＶ、５ｘ
１０15ｃｍ-2及び２５０ｋｅＶ、３ｘ１０13ｃｍ-2の条
件でイオン注入した後に熱処理を行い形成したｎ型の埋
め込み層コンタクト層６、層間膜７及びｐ型層５上及び
ｎ型の埋め込み層コンタクト層６上にそれぞれアルミ電
極８で構成されたｐ／ｎダイオードがウェハー面内に５
３箇所形成されている。
結晶基板１上にフィールド酸化膜２、シリコン酸化膜
３、Ｐ（燐）イオンを加速電圧１ＭｅＶ、ドース１ｘ１
０14ｃｍ-2の条件でイオン注入した後、ＲＴＡにより温
度１０５０℃、昇温速度１００℃／ｓｅｃの昇温速度で
熱処理を行って形成したｎ型の埋め込み層４、ＢＦ２を
加速電圧３０ｋｅＶ、ドース３ｘ１０15ｃｍ-2の条件で
イオン注入した後に熱処理を行って形成した表面積５０
０μｍ2 □のｐ型層５及びＰ（燐）を７０ｋｅＶ、５ｘ
１０15ｃｍ-2及び２５０ｋｅＶ、３ｘ１０13ｃｍ-2の条
件でイオン注入した後に熱処理を行い形成したｎ型の埋
め込み層コンタクト層６、層間膜７及びｐ型層５上及び
ｎ型の埋め込み層コンタクト層６上にそれぞれアルミ電
極８で構成されたｐ／ｎダイオードがウェハー面内に５
３箇所形成されている。
【００１５】図１に示した構造をもつｐ／ｎダイオード
の形成されたウェハーを図２に示すようなフローチャー
トに従って所定の処理操作が実行される様に構成されて
いるものであって、先ず、被検査半導体装置を加熱した
リン酸に浸けることによってアルミ電極８を除去し（第
１工程）、次にフィールド酸化膜２、シリコン酸化膜３
及び層間膜７をフッ化水素酸を用いて除去する（第２工
程）。
の形成されたウェハーを図２に示すようなフローチャー
トに従って所定の処理操作が実行される様に構成されて
いるものであって、先ず、被検査半導体装置を加熱した
リン酸に浸けることによってアルミ電極８を除去し（第
１工程）、次にフィールド酸化膜２、シリコン酸化膜３
及び層間膜７をフッ化水素酸を用いて除去する（第２工
程）。
【００１６】次に、前記ｐ／ｎダイオードが形成された
ウェハーをドライエッチング装置に導入し、エッチング
レートが５０ｎｍ／ｍｉｎ．の条件でＣＦ４ガスを用い
て４分間エッチングを行いｐ型層５を除去する（第３工
程）。次にブランソン洗浄を用いて前記ｐ／ｎダイオー
ド表面に残留するＣを除去し（第４工程）、希フッ化水
素酸溶液を用いて表面の自然酸化膜を除去した（第５工
程）後にセコ液を用いて１０秒間エッチングを行い（第
６工程）、ｎ型埋め込み層４の表面に生じたエッチピッ
ト数を測定し（第７工程）、再び、前記した第５の工程
に戻り、同じウェハーを希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去した後にセコ液を用いて１０秒間
エッチングを行いウェハー端部及び中心部５箇所のｐ型
層５直下のｎ型の埋め込み層４起因の欠陥によって生じ
るエッチピット数を測定する。
ウェハーをドライエッチング装置に導入し、エッチング
レートが５０ｎｍ／ｍｉｎ．の条件でＣＦ４ガスを用い
て４分間エッチングを行いｐ型層５を除去する（第３工
程）。次にブランソン洗浄を用いて前記ｐ／ｎダイオー
ド表面に残留するＣを除去し（第４工程）、希フッ化水
素酸溶液を用いて表面の自然酸化膜を除去した（第５工
程）後にセコ液を用いて１０秒間エッチングを行い（第
６工程）、ｎ型埋め込み層４の表面に生じたエッチピッ
ト数を測定し（第７工程）、再び、前記した第５の工程
に戻り、同じウェハーを希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去した後にセコ液を用いて１０秒間
エッチングを行いウェハー端部及び中心部５箇所のｐ型
層５直下のｎ型の埋め込み層４起因の欠陥によって生じ
るエッチピット数を測定する。
【００１７】さらに前記希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去以下の工程を繰り返すことにより
図３に示すようにウェハー面内５箇所のｎ型の埋め込み
層４起因の欠陥密度の深さ方向分布を図３に示す様に測
定することができた。次に、本発明の第２の具体例を図
面を参照して説明する。図４は本発明の第２の具体例に
より欠陥密度測定を実施した試料の断面図であり、図５
は図４の試料のアルミ電極２８に−５Ｖの電圧を印加し
てアルミ電極２９から出力されるリーク電流をウェハー
内５箇所において測定した結果及びウェハー内の測定位
置を示した図であり、図６は本発明の第２の実施例によ
り欠陥密度測定を行う工程を説明したフローチャートで
あり、図７は二次イオン質量分析（以下ＳＩＭＳ）測定
によって得られた試料中のボロン深さ方向濃度分布であ
り、図８は本発明の第２の実施例によって得られたウェ
ハー面内５箇所の欠陥密度の測定結果及びウェハー内の
測定位置を示した図である。
面の自然酸化膜を除去以下の工程を繰り返すことにより
図３に示すようにウェハー面内５箇所のｎ型の埋め込み
層４起因の欠陥密度の深さ方向分布を図３に示す様に測
定することができた。次に、本発明の第２の具体例を図
面を参照して説明する。図４は本発明の第２の具体例に
より欠陥密度測定を実施した試料の断面図であり、図５
は図４の試料のアルミ電極２８に−５Ｖの電圧を印加し
てアルミ電極２９から出力されるリーク電流をウェハー
内５箇所において測定した結果及びウェハー内の測定位
置を示した図であり、図６は本発明の第２の実施例によ
り欠陥密度測定を行う工程を説明したフローチャートで
あり、図７は二次イオン質量分析（以下ＳＩＭＳ）測定
によって得られた試料中のボロン深さ方向濃度分布であ
り、図８は本発明の第２の実施例によって得られたウェ
ハー面内５箇所の欠陥密度の測定結果及びウェハー内の
測定位置を示した図である。
【００１８】図４に示すように、試料はｐ型シリコン単
結晶基板２１上にフィールド酸化膜２２、シリコン酸化
膜２３、Ｐ（燐）イオンを加速電圧１ＭｅＶ、ドース１
ｘ１０14ｃｍ-2の条件でイオン注入した後、ＲＴＡによ
り温度１１００℃、昇温速度２００℃／ｓｅｃの昇温速
度で熱処理を行って形成したｎ型の埋め込み層２４、Ｂ
Ｆ２を加速電圧３０ｋｅＶ、ドース３ｘ１０15ｃｍ-2の
条件でイオン注入した後に熱処理を行って形成した表面
積５００μｍ2 □のｐ型層２５及びＰ（燐）を７０ｋｅ
Ｖ、５ｘ１０15ｃｍ-2及び２５０ｋｅＶ、３ｘ１０13ｃ
ｍ-2の条件でイオン注入した後に熱処理を行い形成した
ｎ型の埋め込み層コンタクト層２６、層間膜２７及びｐ
型層２５上及びｎ型の埋め込み層コンタクト層２６上に
それぞれアルミ電極２８、２９で構成されたｐ／ｎダイ
オードがウェハー面内に５３箇所形成されている。
結晶基板２１上にフィールド酸化膜２２、シリコン酸化
膜２３、Ｐ（燐）イオンを加速電圧１ＭｅＶ、ドース１
ｘ１０14ｃｍ-2の条件でイオン注入した後、ＲＴＡによ
り温度１１００℃、昇温速度２００℃／ｓｅｃの昇温速
度で熱処理を行って形成したｎ型の埋め込み層２４、Ｂ
Ｆ２を加速電圧３０ｋｅＶ、ドース３ｘ１０15ｃｍ-2の
条件でイオン注入した後に熱処理を行って形成した表面
積５００μｍ2 □のｐ型層２５及びＰ（燐）を７０ｋｅ
Ｖ、５ｘ１０15ｃｍ-2及び２５０ｋｅＶ、３ｘ１０13ｃ
ｍ-2の条件でイオン注入した後に熱処理を行い形成した
ｎ型の埋め込み層コンタクト層２６、層間膜２７及びｐ
型層２５上及びｎ型の埋め込み層コンタクト層２６上に
それぞれアルミ電極２８、２９で構成されたｐ／ｎダイ
オードがウェハー面内に５３箇所形成されている。
【００１９】図４に示した構造をもつｐ／ｎダイオード
のアルミ電極２８に−５Ｖの電圧を印可してアルミ電極
２９から出力されるリーク電流を図５（Ａ）に示すよう
にウェハー内５箇所において測定した結果、それぞれ異
なる値を示していることがわかった。前記図４のｐ／ｎ
ダイオードはＣ−Ｖ測定の結果から、アルミ電極２８に
−５Ｖの電圧を印加したときの空乏層は深さ０．５μｍ
まで拡がることが分かっているので、ｎ型の埋め込み層
２４起因の欠陥と図５で得られたリーク電流の違いの関
連を調べるために図６に示すフローチャートに従って、
先ず半導体装置を加熱したリン酸に浸けることによって
アルミ電極２８、２９を除去し（第１工程）、次にフィ
ールド酸化膜２２、シリコン酸化膜２３及び層間膜２７
をフッ化水素酸を用いて除去する（第２工程）。
のアルミ電極２８に−５Ｖの電圧を印可してアルミ電極
２９から出力されるリーク電流を図５（Ａ）に示すよう
にウェハー内５箇所において測定した結果、それぞれ異
なる値を示していることがわかった。前記図４のｐ／ｎ
ダイオードはＣ−Ｖ測定の結果から、アルミ電極２８に
−５Ｖの電圧を印加したときの空乏層は深さ０．５μｍ
まで拡がることが分かっているので、ｎ型の埋め込み層
２４起因の欠陥と図５で得られたリーク電流の違いの関
連を調べるために図６に示すフローチャートに従って、
先ず半導体装置を加熱したリン酸に浸けることによって
アルミ電極２８、２９を除去し（第１工程）、次にフィ
ールド酸化膜２２、シリコン酸化膜２３及び層間膜２７
をフッ化水素酸を用いて除去する（第２工程）。
【００２０】次に、前記ｐ／ｎダイオードが形成された
ウェハー内の図５において実際にリーク電流を測定した
ｐ／ｎダイオードを切り出し（第３工程）、その内の１
チップをＳＩＭＳを用いて前記表面積５００μｍ2 □の
ｐ型層２５のボロン及びシリコンの深さ方向二次イオン
強度分布を一次イオンＡｒ+ 、加速電圧４ｋｅＶ、一次
イオンビームのラスター領域を５５０μｍ2 □、分析領
域を前記ｐ型層２５の中心部１００μｍ2 □で一次イオ
ンの入射角度を試料に対して１０度となるようにして測
定した。
ウェハー内の図５において実際にリーク電流を測定した
ｐ／ｎダイオードを切り出し（第３工程）、その内の１
チップをＳＩＭＳを用いて前記表面積５００μｍ2 □の
ｐ型層２５のボロン及びシリコンの深さ方向二次イオン
強度分布を一次イオンＡｒ+ 、加速電圧４ｋｅＶ、一次
イオンビームのラスター領域を５５０μｍ2 □、分析領
域を前記ｐ型層２５の中心部１００μｍ2 □で一次イオ
ンの入射角度を試料に対して１０度となるようにして測
定した。
【００２１】ボロンの二次イオン強度及びシリコンの二
次イオン強度及び予めシリコン中に既知濃度ボロンが含
まれている試料を前記測定条件を用いて測定することに
よって、予め求めておいたシリコン中のボロンの相対感
度係数から測定中のボロンの二次イオン強度をボロン濃
度に換算し、ボロン濃度が１ｘ１０18ｃｍ-2となった時
点で測定を停止する。
次イオン強度及び予めシリコン中に既知濃度ボロンが含
まれている試料を前記測定条件を用いて測定することに
よって、予め求めておいたシリコン中のボロンの相対感
度係数から測定中のボロンの二次イオン強度をボロン濃
度に換算し、ボロン濃度が１ｘ１０18ｃｍ-2となった時
点で測定を停止する。
【００２２】次に、触針式の表面荒さ計を用いてＳＩＭ
Ｓ測定によって生じたクレーターの深さを測定し（第５
工程）、図７に示すようなボロンの深さ方向濃度分布を
得る。次に、他の４チップを同様に同条件でボロンの深
さ方向濃度分布をモニターしながらＳＩＭＳ測定を行い
（第６工程）、最初に測定を行ったチップと同様にボロ
ン濃度が１ｘ１０18ｃｍ-2となった時点で測定を停止す
る。この結果、前記ｐ型層２５は各チップ共深さ０．２
μｍエッチングされた。
Ｓ測定によって生じたクレーターの深さを測定し（第５
工程）、図７に示すようなボロンの深さ方向濃度分布を
得る。次に、他の４チップを同様に同条件でボロンの深
さ方向濃度分布をモニターしながらＳＩＭＳ測定を行い
（第６工程）、最初に測定を行ったチップと同様にボロ
ン濃度が１ｘ１０18ｃｍ-2となった時点で測定を停止す
る。この結果、前記ｐ型層２５は各チップ共深さ０．２
μｍエッチングされた。
【００２３】次に、希フッ化水素酸溶液を用いて表面の
自然酸化膜を除去した後（第７工程）にセコ液を用いて
２０秒間エッチングを行い（第８工程）、ｐ型層２５直
下で深さ０．５μｍの領域に生じたエッチピット数を測
定する（第９工程）。この結果、図８に示すようにウェ
ハー面内５箇所の欠陥密度を求めることができ、図５の
欠陥と比較することによりリーク電流の高いチップの欠
陥密度はリーク電流の低いチップに比べて欠陥密度が増
大していることがわかった。
自然酸化膜を除去した後（第７工程）にセコ液を用いて
２０秒間エッチングを行い（第８工程）、ｐ型層２５直
下で深さ０．５μｍの領域に生じたエッチピット数を測
定する（第９工程）。この結果、図８に示すようにウェ
ハー面内５箇所の欠陥密度を求めることができ、図５の
欠陥と比較することによりリーク電流の高いチップの欠
陥密度はリーク電流の低いチップに比べて欠陥密度が増
大していることがわかった。
【００２４】
【発明の効果】以上説明したように、本発明により、欠
陥密度測定を行いたい領域の上層に異なる結晶欠陥が存
在してもドライエッチングを用いるか集束させたイオン
ビーム低加速かつ試料に対して低角度の条件で照射する
ことによって前記上層の欠陥を除去し、次に結晶欠陥が
存在によりエッチピットが生じる溶液を用いて化学エッ
チングを行い、生じたエッチピットを観察することによ
って前記上層の結晶欠陥の影響を受けずに所望の結晶欠
陥密度の深さ方向分布を正確に測定することができる。
陥密度測定を行いたい領域の上層に異なる結晶欠陥が存
在してもドライエッチングを用いるか集束させたイオン
ビーム低加速かつ試料に対して低角度の条件で照射する
ことによって前記上層の欠陥を除去し、次に結晶欠陥が
存在によりエッチピットが生じる溶液を用いて化学エッ
チングを行い、生じたエッチピットを観察することによ
って前記上層の結晶欠陥の影響を受けずに所望の結晶欠
陥密度の深さ方向分布を正確に測定することができる。
【図１】図１は、本発明の第１の具体例により深さ方向
欠陥密度測定を実施した試料の断面図である。
欠陥密度測定を実施した試料の断面図である。
【図２】図２は、本発明の第１の具体例により深さ方向
欠陥密度測定を行う工程を説明した図である。
欠陥密度測定を行う工程を説明した図である。
【図３】図３（Ａ）は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示すずであり、又図３（Ｂ）は、本発明の第１
の具体例によって得られたウェハー面内５箇所の欠陥密
度の深さ方向分布を示す図である。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示すずであり、又図３（Ｂ）は、本発明の第１
の具体例によって得られたウェハー面内５箇所の欠陥密
度の深さ方向分布を示す図である。
【図４】図４は、本発明の第２の具体例により欠陥密度
測定を実施した試料の断面図である。
測定を実施した試料の断面図である。
【図５】図５（Ａ）は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図５（Ｂ）は、図４の試料の
アルミ電極２８に−５Ｖの電圧を印可してアルミ電極２
９から出力されるリーク電流をウェハー内５箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図５（Ｂ）は、図４の試料の
アルミ電極２８に−５Ｖの電圧を印可してアルミ電極２
９から出力されるリーク電流をウェハー内５箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。
【図６】図６は、本発明の第２の具体例により欠陥密度
測定を行う工程を説明した図である。
測定を行う工程を説明した図である。
【図７】図７は、二次イオン質量分析（以下ＳＩＭＳ）
測定によって得られた試料中のボロン深さ方向濃度分布
である。
測定によって得られた試料中のボロン深さ方向濃度分布
である。
【図８】図８（Ａ）は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図８（Ｂ）は、図４の試料の
アルミ電極２８に−５Ｖの電圧を印加してアルミ電極２
９から出力されるリーク電流をウェハー内５箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。本発明の第２の具体例によって得られたウェハー
面内５箇所の欠陥密度の測定結果及びウェハー内の測定
位置を示した図である。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図８（Ｂ）は、図４の試料の
アルミ電極２８に−５Ｖの電圧を印加してアルミ電極２
９から出力されるリーク電流をウェハー内５箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。本発明の第２の具体例によって得られたウェハー
面内５箇所の欠陥密度の測定結果及びウェハー内の測定
位置を示した図である。
【図９】図９は、従来例により欠陥密度測定を実施した
試料の断面図である。
試料の断面図である。
１，２１ ｐ型シリコン単結晶基板
２，２２ フィールド酸化膜
３，２３ シリコン酸化膜
４，２４ ｎ型埋め込み層
５，２５ ｐ型層
６，２６ ｎ型の埋め込み層コンタクト層
７，２７ 層間膜
８ アルミ電極
２８ アルミ電極（電圧印可側）
２９ アルミ電極（電流検出側）
Claims (4)
- 【請求項１】 半導体装置の基板内に複数の層に亘って
結晶欠陥層が存在する場合に、当該結晶欠陥層を検出
し、評価するに際し、上層の結晶欠陥層を、結晶欠陥に
よる凹凸が生じないようにドライエッチングを用いて除
去する工程と、当該上層の除去工程の後で、下層の結晶
欠陥を測定する工程とを有することを特徴とする結晶欠
陥の測定方法。 - 【請求項２】 半導体装置の基板内に複数の層に亘って
結晶欠陥層が存在する場合に、当該結晶欠陥層を検出
し、評価するに際し、上層の結晶欠陥層を、結晶欠陥に
よる凹凸が生じないように、集束イオンビームを走査さ
せて除去する工程と、当該上層の除去工程の後で、下層
の結晶欠陥を測定する工程とを有することを特徴とする
結晶欠陥の測定方法。 - 【請求項３】 前記下層の結晶欠陥を測定する方法が、
化学エッチングにより生じたエッチピットを観察するも
のであることを特徴とする請求項１又は２記載の結晶欠
陥の測定方法。 - 【請求項４】 当該結晶欠陥層が存在する事が予想され
る当該半導体基板に於ける同一箇所に対して、エッチン
グ操作を繰り返して、当該エッチング深さを異ならせた
層に於けるそれぞれの結晶欠陥層を個別に検出し評価す
る事を特徴とする請求項１乃至３の何れか一項に記載の
結晶欠陥の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29192597A JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29192597A JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126810A JPH11126810A (ja) | 1999-05-11 |
| JP3439332B2 true JP3439332B2 (ja) | 2003-08-25 |
Family
ID=17775246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29192597A Expired - Fee Related JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439332B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103236406B (zh) * | 2013-04-15 | 2016-01-20 | 阿特斯(中国)投资有限公司 | 一种检测多晶硅片位错密度的方法 |
| CN103926120A (zh) * | 2014-03-20 | 2014-07-16 | 上海华力微电子有限公司 | 一种sem样品制备方法 |
| JP6610443B2 (ja) * | 2016-06-07 | 2019-11-27 | 信越半導体株式会社 | 半導体シリコンウェーハの表面欠陥検査方法 |
| JP6773070B2 (ja) * | 2017-09-06 | 2020-10-21 | 信越半導体株式会社 | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 |
| CN111948235B (zh) * | 2020-08-07 | 2022-09-20 | 广西大学 | 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用 |
-
1997
- 1997-10-24 JP JP29192597A patent/JP3439332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11126810A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | Leakage and breakdown in thin oxide capacitors—Correlation with decorated stacking faults | |
| JP4483583B2 (ja) | Ｓｏｉウェーハの検査方法、解析装置、ｓｏｉウェーハの製造方法 | |
| JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
| EP0898298B1 (en) | Determination of the thickness of a denuded zone in a silicon wafer | |
| US7682844B2 (en) | Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method | |
| US7943402B2 (en) | Ion implantation process characterization method | |
| JP3251245B2 (ja) | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 | |
| KR102029708B1 (ko) | 반도체 웨이퍼의 평가 방법 | |
| JPH0697252A (ja) | ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。 | |
| JP5720560B2 (ja) | 半導体基板の評価方法 | |
| JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
| Ishida et al. | Study of electrical measurement techniques for ultra‐shallow dopant profiling | |
| JP3290352B2 (ja) | 半導体基板の結晶欠陥評価方法 | |
| US20020130320A1 (en) | Method for evaluating an integrated electronic device | |
| JP2002012496A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| Geraghty et al. | RIE-Induced Damage to Single Crystal Silicon Monitored with Nondestructive Thermal Waves | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| Smith et al. | Ion implant monitoring with thermal wave technology | |
| Eo et al. | Chemical junction delineation of a specific site in Si devices | |
| Moreau et al. | Early detection of crystal defects in the device process flow by electron beam inspection | |
| US6541117B1 (en) | Silicon epitaxial wafer and a method for producing it | |
| Lee et al. | Gate oxide integrity and minority‐carrier lifetime correlated with Si wafer polish damage | |
| JP2001077168A (ja) | 半導体基板の評価方法並びに半導体基板及び半導体装置 | |
| JP2001044249A (ja) | Ｍｏｓデバイスの評価方法 | |
| KR100361526B1 (ko) | 반도체소자의불순물분포분석용이온주입방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |