JP2001044249A - Ｍｏｓデバイスの評価方法 - Google Patents
Ｍｏｓデバイスの評価方法Info
- Publication number
- JP2001044249A JP2001044249A JP11216683A JP21668399A JP2001044249A JP 2001044249 A JP2001044249 A JP 2001044249A JP 11216683 A JP11216683 A JP 11216683A JP 21668399 A JP21668399 A JP 21668399A JP 2001044249 A JP2001044249 A JP 2001044249A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- mos device
- obic
- evaluating
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 より高感度な酸化膜信頼特性によりＭＯＳデ
バイスの品質を評価する方法を提供する。 【解決手段】 ＭＯＳデバイスの評価方法において、導
電膜を通じてシリコンウエーハに空乏層が形成される方
向に電圧を印加し、該印加電圧を変化させながら前記空
乏層中にレーザーを照射することによりＭＯＳデバイス
に発生するＯＢＩＣを測定し、該ＯＢＩＣが所定の値に
到達した時の印加電圧値により、ＭＯＳデバイスの酸化
膜特性を評価するＭＯＳデバイスの評価方法。及び、導
電膜を通じてシリコンウエーハに空乏層が形成される方
向に電圧を印加し、該印加電圧を変化させながら前記空
乏層中に電子線を照射することによりＭＯＳデバイスに
発生するＥＢＩＣを測定し、該ＥＢＩＣが所定の値に到
達した時の印加電圧値により、ＭＯＳデバイスの酸化膜
特性を評価するＭＯＳデバイスの評価方法。
バイスの品質を評価する方法を提供する。 【解決手段】 ＭＯＳデバイスの評価方法において、導
電膜を通じてシリコンウエーハに空乏層が形成される方
向に電圧を印加し、該印加電圧を変化させながら前記空
乏層中にレーザーを照射することによりＭＯＳデバイス
に発生するＯＢＩＣを測定し、該ＯＢＩＣが所定の値に
到達した時の印加電圧値により、ＭＯＳデバイスの酸化
膜特性を評価するＭＯＳデバイスの評価方法。及び、導
電膜を通じてシリコンウエーハに空乏層が形成される方
向に電圧を印加し、該印加電圧を変化させながら前記空
乏層中に電子線を照射することによりＭＯＳデバイスに
発生するＥＢＩＣを測定し、該ＥＢＩＣが所定の値に到
達した時の印加電圧値により、ＭＯＳデバイスの酸化膜
特性を評価するＭＯＳデバイスの評価方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣやＬＳＩ等の
半導体装置を作製するのに使用されるシリコンウェーハ
品質評価及び実デバイスの評価に関し、特にはシリコン
ウエーハ上に作製されたＭＯＳデバイスのゲート酸化膜
欠陥の検出、評価方法に関する。
半導体装置を作製するのに使用されるシリコンウェーハ
品質評価及び実デバイスの評価に関し、特にはシリコン
ウエーハ上に作製されたＭＯＳデバイスのゲート酸化膜
欠陥の検出、評価方法に関する。
【０００２】
【従来の技術】Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ（ＭＯＳ）型半導体装置、いわゆるＭＯ
Ｓデバイスにおける酸化膜信頼性特性は、半導体結晶上
に形成された酸化膜の品質を評価することを目的として
いる。酸化膜、例えばＳｉウエーハ上に熱酸化させた酸
化膜の品質は、酸化膜形成条件の良否や半導体結晶表面
部の品質等を反映していることが判っている。また、半
導体集積回路の微細化、高密度化、高速化や高歩留り化
を図る上で、ＭＯＳデバイスの正確な酸化膜信頼性特性
を知ることが、今後、益々重要な要素の１つとなってい
る。
ｎｄｕｃｔｏｒ（ＭＯＳ）型半導体装置、いわゆるＭＯ
Ｓデバイスにおける酸化膜信頼性特性は、半導体結晶上
に形成された酸化膜の品質を評価することを目的として
いる。酸化膜、例えばＳｉウエーハ上に熱酸化させた酸
化膜の品質は、酸化膜形成条件の良否や半導体結晶表面
部の品質等を反映していることが判っている。また、半
導体集積回路の微細化、高密度化、高速化や高歩留り化
を図る上で、ＭＯＳデバイスの正確な酸化膜信頼性特性
を知ることが、今後、益々重要な要素の１つとなってい
る。
【０００３】ＭＯＳデバイスは、例えば次の工程により
製造される。導電型がＰ型またはＮ型のＳｉウエーハを
用意し、Ｓｉウエーハの表面を清浄化するための洗浄を
行った後、素子分離のための選択酸化を実施し、熱酸化
膜を成長させて絶縁膜を形成する。その後、導電膜とし
て真空蒸着法によりアルミまたは化学気層成長（ＣＶ
Ｄ）法によりポリＳｉを堆積して形成する。ここで、ア
ルミの場合はメタルマスクを用いて蒸着して電極とし、
ポリＳｉの場合は抵抗率を低くさせるドーパントを導入
した後フォトリソ工程を通し湿式または乾式エッチング
により余分なポリＳｉを除去して電極とする。ＭＯＳデ
バイスは、Ｓｉウエーハの裏面酸化膜をＨＦ蒸気により
除去し、多数のＭＯＳダイオードを形成することにより
得られる。
製造される。導電型がＰ型またはＮ型のＳｉウエーハを
用意し、Ｓｉウエーハの表面を清浄化するための洗浄を
行った後、素子分離のための選択酸化を実施し、熱酸化
膜を成長させて絶縁膜を形成する。その後、導電膜とし
て真空蒸着法によりアルミまたは化学気層成長（ＣＶ
Ｄ）法によりポリＳｉを堆積して形成する。ここで、ア
ルミの場合はメタルマスクを用いて蒸着して電極とし、
ポリＳｉの場合は抵抗率を低くさせるドーパントを導入
した後フォトリソ工程を通し湿式または乾式エッチング
により余分なポリＳｉを除去して電極とする。ＭＯＳデ
バイスは、Ｓｉウエーハの裏面酸化膜をＨＦ蒸気により
除去し、多数のＭＯＳダイオードを形成することにより
得られる。
【０００４】具体的な酸化膜信頼性特性の測定にあたっ
ては、例えば、上記した多数のＭＯＳダイオードが形成
されたＳｉウエーハを遮光シールドＢＯＸ内のステージ
上に置いて、酸化膜信頼性特性を多数個測定する。ここ
で、測定のための電気回路は、図１となる。また、信頼
性特性は、半導体結晶と導電膜との間に電圧を印加し
て、流れる電流を測定し、所定の電流値（判定電流
値）、例えば１ｍＡ／ｃｍ２（ゲート面積が８ｍｍ２の
場合は８×１０−５Ａｍｐ.）になった時の電圧値を酸
化膜の厚さで除した電界強度（単位：ＭＶ／ｃｍ）で定
義されるものである。ここで、印加する電圧波形につい
ては、例えば図２に示す階段状（ステップ）波形や図３
に示す傾斜状（ランプ）波形がある(ＴＺＤＢ特性：Ｔ
ｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ
ｄｏｗｎ)。
ては、例えば、上記した多数のＭＯＳダイオードが形成
されたＳｉウエーハを遮光シールドＢＯＸ内のステージ
上に置いて、酸化膜信頼性特性を多数個測定する。ここ
で、測定のための電気回路は、図１となる。また、信頼
性特性は、半導体結晶と導電膜との間に電圧を印加し
て、流れる電流を測定し、所定の電流値（判定電流
値）、例えば１ｍＡ／ｃｍ２（ゲート面積が８ｍｍ２の
場合は８×１０−５Ａｍｐ.）になった時の電圧値を酸
化膜の厚さで除した電界強度（単位：ＭＶ／ｃｍ）で定
義されるものである。ここで、印加する電圧波形につい
ては、例えば図２に示す階段状（ステップ）波形や図３
に示す傾斜状（ランプ）波形がある(ＴＺＤＢ特性：Ｔ
ｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ
ｄｏｗｎ)。
【０００５】これ以外の方法として、一定の電圧（図
４）または電流値（図５）、あるいはランプ状の電圧ま
たは電流をＭＯＳダイオードに印加して、この酸化膜が
破壊されるまでの時間を計測することで酸化膜信頼性特
性を評価する方法がある(ＴＤＤＢ特性：Ｔｉｍｅ Ｄ
ｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ
ｄｏｗｎ)。
４）または電流値（図５）、あるいはランプ状の電圧ま
たは電流をＭＯＳダイオードに印加して、この酸化膜が
破壊されるまでの時間を計測することで酸化膜信頼性特
性を評価する方法がある(ＴＤＤＢ特性：Ｔｉｍｅ Ｄ
ｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ
ｄｏｗｎ)。
【０００６】
【発明が解決しようとする課題】上記の従来の酸化膜信
頼性評価方法であるＴＺＤＢ法及びＴＤＤＢ法は、とも
に半導体基板に対して蓄積方向に電界を印加して、キャ
リアをゲート酸化膜直下に集めるようにして評価を行
う。これは空乏層が形成される方向に電界を印加してし
まうと、ゲート酸化膜直下からキャリアが排斥されて抵
抗成分として働いてしまい、評価が難しかった為であ
る。
頼性評価方法であるＴＺＤＢ法及びＴＤＤＢ法は、とも
に半導体基板に対して蓄積方向に電界を印加して、キャ
リアをゲート酸化膜直下に集めるようにして評価を行
う。これは空乏層が形成される方向に電界を印加してし
まうと、ゲート酸化膜直下からキャリアが排斥されて抵
抗成分として働いてしまい、評価が難しかった為であ
る。
【０００７】しかし、実際のデバイスではゲート酸化膜
直下のシリコンウエーハ表面から数マイクロメートルの
深さまで拡散層を形成し、デバイス領域として用いてい
る。そのため、ゲート酸化膜からの情報のみによって電
気的欠陥を評価するＴＺＤＢ法及びＴＤＤＢ法による酸
化膜信頼性評価が、必ずしも実際のデバイスの歩留まり
を反映している訳ではなかった。そのため、ＴＺＤＢ法
等で良品とされたＭＯＳデバイスであっても、酸化膜特
性に不良が生じることがあった。このように、ゲート酸
化膜とともにゲート酸化膜直下の基板表層部の評価を行
う手法の開発が望まれていた。
直下のシリコンウエーハ表面から数マイクロメートルの
深さまで拡散層を形成し、デバイス領域として用いてい
る。そのため、ゲート酸化膜からの情報のみによって電
気的欠陥を評価するＴＺＤＢ法及びＴＤＤＢ法による酸
化膜信頼性評価が、必ずしも実際のデバイスの歩留まり
を反映している訳ではなかった。そのため、ＴＺＤＢ法
等で良品とされたＭＯＳデバイスであっても、酸化膜特
性に不良が生じることがあった。このように、ゲート酸
化膜とともにゲート酸化膜直下の基板表層部の評価を行
う手法の開発が望まれていた。
【０００８】本発明は、このような問題点に鑑みてなさ
れたもので、より高感度な酸化膜信頼特性によりＭＯＳ
デバイスの品質を評価する方法を提供することを目的と
している。
れたもので、より高感度な酸化膜信頼特性によりＭＯＳ
デバイスの品質を評価する方法を提供することを目的と
している。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載した発明は、シリコンウエ
ーハ上に酸化膜と導電膜を順次形成したＭＯＳデバイス
の評価方法において、前記導電膜を通じてシリコンウエ
ーハに空乏層が形成される方向に電圧を印加し、該印加
電圧を変化させながら前記空乏層中にレーザーを照射す
ることによりＭＯＳデバイスに発生するＯＢＩＣを測定
し、該ＯＢＩＣが所定の値に到達した時の印加電圧値に
より、ＭＯＳデバイスの酸化膜特性を評価することを特
徴とするＭＯＳデバイスの評価方法である。
め、本発明の請求項１に記載した発明は、シリコンウエ
ーハ上に酸化膜と導電膜を順次形成したＭＯＳデバイス
の評価方法において、前記導電膜を通じてシリコンウエ
ーハに空乏層が形成される方向に電圧を印加し、該印加
電圧を変化させながら前記空乏層中にレーザーを照射す
ることによりＭＯＳデバイスに発生するＯＢＩＣを測定
し、該ＯＢＩＣが所定の値に到達した時の印加電圧値に
より、ＭＯＳデバイスの酸化膜特性を評価することを特
徴とするＭＯＳデバイスの評価方法である。
【００１０】このように、空乏層中にレーザーを照射す
ることによりＭＯＳデバイスに発生するＯＢＩＣ（Ｏｐ
ｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎ
ｔ）を測定し、該ＯＢＩＣが所定の値に到達した時の印
加電圧値により、ＭＯＳデバイスの酸化膜特性を評価す
ることにより、ゲート酸化膜のみならず、ゲート酸化膜
直下の基板表層部の評価を行うことが可能となり、従来
のＴＺＤＢ法やＴＤＤＢ法では検出できない酸化膜特性
不良を評価することが容易に行えるようになる。
ることによりＭＯＳデバイスに発生するＯＢＩＣ（Ｏｐ
ｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎ
ｔ）を測定し、該ＯＢＩＣが所定の値に到達した時の印
加電圧値により、ＭＯＳデバイスの酸化膜特性を評価す
ることにより、ゲート酸化膜のみならず、ゲート酸化膜
直下の基板表層部の評価を行うことが可能となり、従来
のＴＺＤＢ法やＴＤＤＢ法では検出できない酸化膜特性
不良を評価することが容易に行えるようになる。
【００１１】また、本発明の請求項２に記載した発明
は、シリコンウエーハ上に酸化膜と導電膜を順次形成し
たＭＯＳデバイスの評価方法において、前記導電膜を通
じてシリコンウエーハに空乏層が形成される方向に電圧
を印加し、該印加電圧を変化させながら前記空乏層中に
電子線を照射することによりＭＯＳデバイスに発生する
ＥＢＩＣを測定し、該ＥＢＩＣが所定の値に到達した時
の印加電圧値により、ＭＯＳデバイスの酸化膜特性を評
価することを特徴とするＭＯＳデバイスの評価方法であ
る。
は、シリコンウエーハ上に酸化膜と導電膜を順次形成し
たＭＯＳデバイスの評価方法において、前記導電膜を通
じてシリコンウエーハに空乏層が形成される方向に電圧
を印加し、該印加電圧を変化させながら前記空乏層中に
電子線を照射することによりＭＯＳデバイスに発生する
ＥＢＩＣを測定し、該ＥＢＩＣが所定の値に到達した時
の印加電圧値により、ＭＯＳデバイスの酸化膜特性を評
価することを特徴とするＭＯＳデバイスの評価方法であ
る。
【００１２】このように、空乏層中に電子線を照射する
ことによりＭＯＳデバイスに発生するＥＢＩＣ（Ｅｌｅ
ｃｔｒｏｎ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎ
ｔ）を測定し、該ＥＢＩＣが所定の値に到達した時の印
加電圧値により、ＭＯＳデバイスの酸化膜特性を評価す
ることによっても、ゲート酸化膜のみならず、ゲート酸
化膜直下の基板表層部の評価を行うことが可能となり、
従来のＴＺＤＢ法やＴＤＤＢ法では検出できない酸化膜
特性不良を評価することが容易に行えるようになる。
ことによりＭＯＳデバイスに発生するＥＢＩＣ（Ｅｌｅ
ｃｔｒｏｎ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎ
ｔ）を測定し、該ＥＢＩＣが所定の値に到達した時の印
加電圧値により、ＭＯＳデバイスの酸化膜特性を評価す
ることによっても、ゲート酸化膜のみならず、ゲート酸
化膜直下の基板表層部の評価を行うことが可能となり、
従来のＴＺＤＢ法やＴＤＤＢ法では検出できない酸化膜
特性不良を評価することが容易に行えるようになる。
【００１３】以下、本発明についてさらに詳述するが、
本発明はこれらに限定されるものではない。本発明者ら
は先に、ＯＢＩＣまたはＥＢＩＣを用いて非破壊でＭＯ
Ｓ構造のゲート酸化膜耐圧評価方法を提案した（特願平
１０−２７９３６６）。この方法を用いれば、ＭＯＳキ
ャパシタ内での微細な不良箇所を特定できるので、ゲー
ト酸化膜耐圧不良原因を解明するのに非常に有効なもの
である。
本発明はこれらに限定されるものではない。本発明者ら
は先に、ＯＢＩＣまたはＥＢＩＣを用いて非破壊でＭＯ
Ｓ構造のゲート酸化膜耐圧評価方法を提案した（特願平
１０−２７９３６６）。この方法を用いれば、ＭＯＳキ
ャパシタ内での微細な不良箇所を特定できるので、ゲー
ト酸化膜耐圧不良原因を解明するのに非常に有効なもの
である。
【００１４】そこで、本発明者らはこの方法を用い、さ
まざまな製造条件で作製されたウエーハに関して評価し
ていたところ、ＯＢＩＣが観察される際の基板への印加
電圧がウエーハ毎に異なることを発見した。この現象に
ついて従来からのＴＺＤＢ特性およびＴＤＤＢ特性と比
較検討したところ、ＴＺＤＢ特性やＴＤＤＢ特性でほと
んど差がないウエーハ同士であっても、ＯＢＩＣが観察
される際の基板への印加電圧に差が現れることを見出
し、本発明を完成させた。
まざまな製造条件で作製されたウエーハに関して評価し
ていたところ、ＯＢＩＣが観察される際の基板への印加
電圧がウエーハ毎に異なることを発見した。この現象に
ついて従来からのＴＺＤＢ特性およびＴＤＤＢ特性と比
較検討したところ、ＴＺＤＢ特性やＴＤＤＢ特性でほと
んど差がないウエーハ同士であっても、ＯＢＩＣが観察
される際の基板への印加電圧に差が現れることを見出
し、本発明を完成させた。
【００１５】すなわち、前記した通りＴＺＤＢ及びＴＤ
ＤＢ法は、ともに半導体基板に対して蓄積方向に電界を
印加して、キャリアをゲート酸化膜直下に集めるように
して評価されている。これに対し、ＯＢＩＣまたはＥＢ
ＩＣを用いた評価方法の場合、空乏層を形成する方向に
電界を印加している。従って、前者が酸化膜からの情報
のみを評価しているのに対し、後者は酸化膜からの情報
と基板表面の空乏層からの情報を合わせて評価している
事になる。つまり、後者の方が実デバイスの歩留まりを
より反映した結果が得られると考えられる。
ＤＢ法は、ともに半導体基板に対して蓄積方向に電界を
印加して、キャリアをゲート酸化膜直下に集めるように
して評価されている。これに対し、ＯＢＩＣまたはＥＢ
ＩＣを用いた評価方法の場合、空乏層を形成する方向に
電界を印加している。従って、前者が酸化膜からの情報
のみを評価しているのに対し、後者は酸化膜からの情報
と基板表面の空乏層からの情報を合わせて評価している
事になる。つまり、後者の方が実デバイスの歩留まりを
より反映した結果が得られると考えられる。
【００１６】このように、酸化膜信頼特性評価方法をＯ
ＢＩＣあるいはＥＢＩＣを用いて実施すれば、ゲート酸
化膜中及び直下の電気的欠陥を高感度で検出することが
できるとともに、キャパシタ内にて不良箇所の同定も同
時に可能であり、ＭＯＳデバイスの信頼性を評価する上
で極めて有効で適切な方法である。
ＢＩＣあるいはＥＢＩＣを用いて実施すれば、ゲート酸
化膜中及び直下の電気的欠陥を高感度で検出することが
できるとともに、キャパシタ内にて不良箇所の同定も同
時に可能であり、ＭＯＳデバイスの信頼性を評価する上
で極めて有効で適切な方法である。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付した図面に基づいて具体的に説明するが、本発
明はこれらに限定されるものではない。まず、本発明に
おいて採用したＯＢＩＣ法とＥＢＩＣ法を簡単に説明す
る。ＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃ
ｅｄ Ｃｕｒｒｅｎｔ）法とは、光によって発生したキ
ャリアを検出することである。詳しくは半導体の禁制帯
エネルギー幅よりも大きいエネルギーを持つ光を照射し
たとき発生するキャリアを電流として取り出すことで半
導体内部の現象を評価する方法である。一方ＥＢＩＣ
（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕ
ｒｒｅｎｔ）法は、先に述べたＯＢＩＣ法で用いている
光の代わりに、電子ビームを用いてキャリアを注入し評
価する方法である。
て、添付した図面に基づいて具体的に説明するが、本発
明はこれらに限定されるものではない。まず、本発明に
おいて採用したＯＢＩＣ法とＥＢＩＣ法を簡単に説明す
る。ＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃ
ｅｄ Ｃｕｒｒｅｎｔ）法とは、光によって発生したキ
ャリアを検出することである。詳しくは半導体の禁制帯
エネルギー幅よりも大きいエネルギーを持つ光を照射し
たとき発生するキャリアを電流として取り出すことで半
導体内部の現象を評価する方法である。一方ＥＢＩＣ
（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕ
ｒｒｅｎｔ）法は、先に述べたＯＢＩＣ法で用いている
光の代わりに、電子ビームを用いてキャリアを注入し評
価する方法である。
【００１８】図６は、本発明の評価対象となるＭＯＳデ
バイスの構造の一例を示す図であって、ＬＯＣＯＳパタ
ーンを多数配列したＭＯＳデバイスの一例を表してい
る。この構造は、ベースとなるシリコンウエーハ４の上
にゲート酸化膜３を形成し、その上に多結晶シリコンの
ゲート電極１を設けている。ゲート酸化膜３の両端はい
わゆるＬＯＣＯＳ酸化膜２と呼ばれる酸化膜で、個々の
デバイスを電気的に絶縁分離する厚い絶縁分離膜であ
る。
バイスの構造の一例を示す図であって、ＬＯＣＯＳパタ
ーンを多数配列したＭＯＳデバイスの一例を表してい
る。この構造は、ベースとなるシリコンウエーハ４の上
にゲート酸化膜３を形成し、その上に多結晶シリコンの
ゲート電極１を設けている。ゲート酸化膜３の両端はい
わゆるＬＯＣＯＳ酸化膜２と呼ばれる酸化膜で、個々の
デバイスを電気的に絶縁分離する厚い絶縁分離膜であ
る。
【００１９】図７はＯＢＩＣによる酸化膜欠陥の評価装
置の構成例を示し、主として走査型レーザー顕微鏡シス
テム５、ＯＢＩＣ電流増幅器１２，ＥＷＳ（Ｅｎｇｉｎ
ｅｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）９、欠陥画
像表示ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）８
から構成されている。本発明では、評価の対象となる試
料ウエーハ１３を走査型レーザー顕微鏡５の試料台にセ
ットし、裏面側をＧＮＤ（接地マイナス、ＯＢＩＣ電流
増幅器１２の入力側）に、多結晶シリコン電極側をプラ
ス電位（ｐ型基板の場合。ｎ型基板では、多結晶シリコ
ン電極側をマイナス電位とする）が出力できるようにプ
ローブ１０を通じてＤＣ電源１１に接続する。
置の構成例を示し、主として走査型レーザー顕微鏡シス
テム５、ＯＢＩＣ電流増幅器１２，ＥＷＳ（Ｅｎｇｉｎ
ｅｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）９、欠陥画
像表示ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）８
から構成されている。本発明では、評価の対象となる試
料ウエーハ１３を走査型レーザー顕微鏡５の試料台にセ
ットし、裏面側をＧＮＤ（接地マイナス、ＯＢＩＣ電流
増幅器１２の入力側）に、多結晶シリコン電極側をプラ
ス電位（ｐ型基板の場合。ｎ型基板では、多結晶シリコ
ン電極側をマイナス電位とする）が出力できるようにプ
ローブ１０を通じてＤＣ電源１１に接続する。
【００２０】次に、Ｈｅ−Ｎｅレーザー（波長：６３
２．８ｎｍ）（ＭＯＳデバイス電極がアルミの場合は、
サンプルの裏面よりレーザーを照射するために、波長：
１１５２ｎｍのＨｅ−Ｎｅレーザーを使用）を細く絞
り、ウエーハ表面をスキャナー６により走査しながら照
射してキャリアを注入する。１４はレーザースキャンの
範囲を示している。このとき、シリコン基板に空乏層が
形成される方向に電圧を印加する。
２．８ｎｍ）（ＭＯＳデバイス電極がアルミの場合は、
サンプルの裏面よりレーザーを照射するために、波長：
１１５２ｎｍのＨｅ−Ｎｅレーザーを使用）を細く絞
り、ウエーハ表面をスキャナー６により走査しながら照
射してキャリアを注入する。１４はレーザースキャンの
範囲を示している。このとき、シリコン基板に空乏層が
形成される方向に電圧を印加する。
【００２１】ＭＯＳデバイスへの印加電圧を、０からプ
ラス方向へ大きくしていくと、ＭＯＳデバイス全面から
強いＯＢＩＣが観察される。このとき発生する微少電流
をＯＢＩＣ電流増幅器１２で増幅してＭＰＵ７に入力
し、スキャナー６を通じてＭＰＵ７に入力されるレーザ
ービーム照射位置情報とを合成し、さらにＥＷＳ９でデ
ータを演算処理して欠陥画像表示ＣＲＴ８に欠陥画像を
表示する。この場合、検出感度を調整する事で、ＭＯＳ
デバイスのある部分からのＯＢＩＣ像であることが確認
できる。図９はこのような観察により得られたＯＢＩＣ
像を示したものである。そして、このＯＢＩＣが所定の
電流値になった時の半導体への印加電圧値をもって、該
酸化膜信頼特性を定義する。
ラス方向へ大きくしていくと、ＭＯＳデバイス全面から
強いＯＢＩＣが観察される。このとき発生する微少電流
をＯＢＩＣ電流増幅器１２で増幅してＭＰＵ７に入力
し、スキャナー６を通じてＭＰＵ７に入力されるレーザ
ービーム照射位置情報とを合成し、さらにＥＷＳ９でデ
ータを演算処理して欠陥画像表示ＣＲＴ８に欠陥画像を
表示する。この場合、検出感度を調整する事で、ＭＯＳ
デバイスのある部分からのＯＢＩＣ像であることが確認
できる。図９はこのような観察により得られたＯＢＩＣ
像を示したものである。そして、このＯＢＩＣが所定の
電流値になった時の半導体への印加電圧値をもって、該
酸化膜信頼特性を定義する。
【００２２】尚、ここで言う「ＯＢＩＣが所定の電流値
になった時」とは、例えば予め基準となる電流値を設定
しておき、ＯＢＩＣがその電流値に達した時や、あるい
は、ＯＢＩＣ像の観察条件（画像処理条件）を一定にし
ておき、その条件でＯＢＩＣ像が観察可能となった時と
することもできる。
になった時」とは、例えば予め基準となる電流値を設定
しておき、ＯＢＩＣがその電流値に達した時や、あるい
は、ＯＢＩＣ像の観察条件（画像処理条件）を一定にし
ておき、その条件でＯＢＩＣ像が観察可能となった時と
することもできる。
【００２３】一方、図８はＥＢＩＣによる酸化膜欠陥評
価装置の構成例を示し、主として走査型電子顕微鏡シス
テム（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）１６、ＥＢＩＣ電流増幅器１
８，ＳＥＭ用ＣＲＴ１９から構成されている。本発明で
は、評価の対象となる試料ウエーハ１３をＳＥＭ１６の
試料台にセットし、裏面側をＧＮＤ（接地マイナス、Ｅ
ＢＩＣ電流増幅器１８の入力側）に、多結晶シリコン電
極側をプラス電位（p型基板の場合。n型基板では、多結
晶シリコン電極側をマイナス電位とする）が出力できる
ようにプローブ１０を通じてＤＣ電源１１に接続する。
価装置の構成例を示し、主として走査型電子顕微鏡シス
テム（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）１６、ＥＢＩＣ電流増幅器１
８，ＳＥＭ用ＣＲＴ１９から構成されている。本発明で
は、評価の対象となる試料ウエーハ１３をＳＥＭ１６の
試料台にセットし、裏面側をＧＮＤ（接地マイナス、Ｅ
ＢＩＣ電流増幅器１８の入力側）に、多結晶シリコン電
極側をプラス電位（p型基板の場合。n型基板では、多結
晶シリコン電極側をマイナス電位とする）が出力できる
ようにプローブ１０を通じてＤＣ電源１１に接続する。
【００２４】次に、ＳＥＭ１６の電子ビーム１７を走査
しながら照射してキャリアを注入する。ＯＢＩＣの場合
と異なり、加速電圧がパラメータとして加わる。電子ビ
ーム１７によるキャリア注入効率の最も良い深さ、すな
わち、加速電圧は、電圧印加により広がる空乏層幅より
も２倍程度に設定する。このときＭＯＳデバイスへの印
加電圧を、０からプラス方向へ大きくしていくと、ＭＯ
Ｓデバイス全面から強いＥＢＩＣが観察される。このと
き発生する微少電流をＥＢＩＣ電流増幅器１８で増幅
し、電子ビーム照射位置情報とを合成してＳＥＭ用ＣＲ
Ｔ１９に欠陥画像を表示する。この場合、検出感度を調
整する事で、ＭＯＳデバイスのある部分からのＥＢＩＣ
像であることが確認できる。このＥＢＩＣが観察され始
めた時の半導体への印加電圧値をもって、該酸化膜信頼
特性を定義する。
しながら照射してキャリアを注入する。ＯＢＩＣの場合
と異なり、加速電圧がパラメータとして加わる。電子ビ
ーム１７によるキャリア注入効率の最も良い深さ、すな
わち、加速電圧は、電圧印加により広がる空乏層幅より
も２倍程度に設定する。このときＭＯＳデバイスへの印
加電圧を、０からプラス方向へ大きくしていくと、ＭＯ
Ｓデバイス全面から強いＥＢＩＣが観察される。このと
き発生する微少電流をＥＢＩＣ電流増幅器１８で増幅
し、電子ビーム照射位置情報とを合成してＳＥＭ用ＣＲ
Ｔ１９に欠陥画像を表示する。この場合、検出感度を調
整する事で、ＭＯＳデバイスのある部分からのＥＢＩＣ
像であることが確認できる。このＥＢＩＣが観察され始
めた時の半導体への印加電圧値をもって、該酸化膜信頼
特性を定義する。
【００２５】
【実施例】以下に本発明の実施例を挙げて、本発明を詳
細に説明するが、これらは本発明を限定するものではな
い。 （実施例１）［ＯＢＩＣ法を用いた観察］ 試料として用いたシリコンウエーハは、直径２００mm、
ボロンを高濃度にドープしたP+基板（抵抗率約０．０１
Ωｃｍ）である。
細に説明するが、これらは本発明を限定するものではな
い。 （実施例１）［ＯＢＩＣ法を用いた観察］ 試料として用いたシリコンウエーハは、直径２００mm、
ボロンを高濃度にドープしたP+基板（抵抗率約０．０１
Ωｃｍ）である。
【００２６】本シリコンウエーハに１１５０℃で水素ベ
ークを行い、その後エピタキシャル成長を１１３０℃に
てＥｐｉ層を５μm成長させた。この際、水素ベーク時
間を６０ｓｅｃしたもの（Ａ）と６００ｓｅｃしたもの
（Ｂ）の２種類のエピタキシャルウエーハを作製した。
これらのウエーハにＬＯＣＯＳ構造で分離したＭＯＳキ
ャパシタを作製する。ＭＯＳキャパシタのゲート酸化膜
厚さは約１０ｎｍとした。
ークを行い、その後エピタキシャル成長を１１３０℃に
てＥｐｉ層を５μm成長させた。この際、水素ベーク時
間を６０ｓｅｃしたもの（Ａ）と６００ｓｅｃしたもの
（Ｂ）の２種類のエピタキシャルウエーハを作製した。
これらのウエーハにＬＯＣＯＳ構造で分離したＭＯＳキ
ャパシタを作製する。ＭＯＳキャパシタのゲート酸化膜
厚さは約１０ｎｍとした。
【００２７】ＯＢＩＣによる酸化膜欠陥評価装置は、デ
ジタルＯＢＩＣスキャナーJDLM−６６０２Ｅ（日本電子
（株）製 商品名）を使用した。多数のＬＯＣＯＳパタ
ーンを多数配列したもの（図６参照））を、図７に示し
たＯＢＩＣ評価装置の試料台に載せ、裏面側をＧＮＤ
（接地マイナス、ＯＢＩＣ電流増幅器の入力側）に、多
結晶シリコン電極側をプラス電位に出力できるように接
続した。
ジタルＯＢＩＣスキャナーJDLM−６６０２Ｅ（日本電子
（株）製 商品名）を使用した。多数のＬＯＣＯＳパタ
ーンを多数配列したもの（図６参照））を、図７に示し
たＯＢＩＣ評価装置の試料台に載せ、裏面側をＧＮＤ
（接地マイナス、ＯＢＩＣ電流増幅器の入力側）に、多
結晶シリコン電極側をプラス電位に出力できるように接
続した。
【００２８】次に、Ｈｅ−Ｎｅレーザー（波長：６３
２.８ｎｍ）を細く絞り、ウエーハ表面を走査しながら
照射する。ＭＯＳキャパシタへの印加電圧を、０からプ
ラス方向へ大きくしていくと、ＭＯＳデバイス全面から
強いＯＢＩＣが観察された。このとき感度を調整する事
で、ＭＯＳキャパシタのあちらこちらでＯＢＩＣ像が観
察できることがわかった（図９参照）。
２.８ｎｍ）を細く絞り、ウエーハ表面を走査しながら
照射する。ＭＯＳキャパシタへの印加電圧を、０からプ
ラス方向へ大きくしていくと、ＭＯＳデバイス全面から
強いＯＢＩＣが観察された。このとき感度を調整する事
で、ＭＯＳキャパシタのあちらこちらでＯＢＩＣ像が観
察できることがわかった（図９参照）。
【００２９】そこで、（Ａ）（Ｂ）双方のウエーハのＯ
ＢＩＣ観察条件（画像処理条件）を一定にして、ＯＢＩ
Ｃ像が観察可能となった時（ＯＢＩＣの電流値は約１０
−６Ａ）の印加電圧を測定した。測定は各ウエーハとも
１０点ずつ行い、その平均値は（Ａ）が約２３Vであ
り、（Ｂ）が約１０Ｖであった。この結果から（Ａ）の
ウエーハの酸化膜特性の方が優れていることを容易に評
価することができる。
ＢＩＣ観察条件（画像処理条件）を一定にして、ＯＢＩ
Ｃ像が観察可能となった時（ＯＢＩＣの電流値は約１０
−６Ａ）の印加電圧を測定した。測定は各ウエーハとも
１０点ずつ行い、その平均値は（Ａ）が約２３Vであ
り、（Ｂ）が約１０Ｖであった。この結果から（Ａ）の
ウエーハの酸化膜特性の方が優れていることを容易に評
価することができる。
【００３０】（実施例２）［ＥＢＩＣ法を用いた観察］ 実施例１と同一条件で、エピタキシャルウエーハを作製
し、ＬＯＣＯＳ構造で分離したＭＯＳキャパシタを作製
した。そして、多数のＬＯＣＯＳパターンを多数配列し
たもの（図６参照）を、図８に示したＥＢＩＣ評価装置
であるＳＥＭの試料台に載せ、裏面側をＧＮＤ（接地マ
イナス、ＯＢＩＣ電流増幅器の入力側）に、多結晶シリ
コン電極側をプラス電位に出力できるように接続する。
し、ＬＯＣＯＳ構造で分離したＭＯＳキャパシタを作製
した。そして、多数のＬＯＣＯＳパターンを多数配列し
たもの（図６参照）を、図８に示したＥＢＩＣ評価装置
であるＳＥＭの試料台に載せ、裏面側をＧＮＤ（接地マ
イナス、ＯＢＩＣ電流増幅器の入力側）に、多結晶シリ
コン電極側をプラス電位に出力できるように接続する。
【００３１】次に、ＳＥＭの電子ビームを走査しながら
照射する。ＯＢＩＣの場合と異なり、加速電圧がパラメ
ータとして加わる。H. J. Leamyの論文("Charge collec
tionscanning electron microscopy", J.Appl.Phys., 5
3, R51(1982).)にあるように、加速電圧により、電子ビ
ームによるキャリア注入効率の最も良い深さは異なる。
照射する。ＯＢＩＣの場合と異なり、加速電圧がパラメ
ータとして加わる。H. J. Leamyの論文("Charge collec
tionscanning electron microscopy", J.Appl.Phys., 5
3, R51(1982).)にあるように、加速電圧により、電子ビ
ームによるキャリア注入効率の最も良い深さは異なる。
【００３２】電子ビームによるキャリア注入効率の最も
良い深さ、すなわち、加速電圧は、電圧印加により広が
る空乏層幅よりも２倍程度に設定する。本実施例では、
加速電圧を３０ｋｅＶに設定（電子ビームによるキャリ
ア注入効率の最もよい深さは、約３μm）し、ＭＯＳキ
ャパシタへの印加電圧を、０からプラス方向へ大きくし
ていくと、酸化膜にかかる電界強度換算で、５〜１０MV
／ｃｍあたりから、ＭＯＳデバイス全面から強いＥＢＩ
Ｃが観察される。このとき感度を調整する事で、ＭＯＳ
キャパシタのあちらこちらでＥＢＩＣ像が観察できるこ
とがわかった。
良い深さ、すなわち、加速電圧は、電圧印加により広が
る空乏層幅よりも２倍程度に設定する。本実施例では、
加速電圧を３０ｋｅＶに設定（電子ビームによるキャリ
ア注入効率の最もよい深さは、約３μm）し、ＭＯＳキ
ャパシタへの印加電圧を、０からプラス方向へ大きくし
ていくと、酸化膜にかかる電界強度換算で、５〜１０MV
／ｃｍあたりから、ＭＯＳデバイス全面から強いＥＢＩ
Ｃが観察される。このとき感度を調整する事で、ＭＯＳ
キャパシタのあちらこちらでＥＢＩＣ像が観察できるこ
とがわかった。
【００３３】そこで、（Ａ）（Ｂ）双方のウエーハのＥ
ＢＩＣ観察条件（画像処理条件）を一定にして、ＥＢＩ
Ｃ像が観察可能となった時の印加電圧を測定した。測定
は各ウエーハとも１０点ずつ行い、その平均値は（Ａ）
が約２２Vであり、（Ｂ）が約９Ｖであった。この結果
から（Ａ）のウエーハの酸化膜特性の方が優れているこ
とを容易に評価することができる。
ＢＩＣ観察条件（画像処理条件）を一定にして、ＥＢＩ
Ｃ像が観察可能となった時の印加電圧を測定した。測定
は各ウエーハとも１０点ずつ行い、その平均値は（Ａ）
が約２２Vであり、（Ｂ）が約９Ｖであった。この結果
から（Ａ）のウエーハの酸化膜特性の方が優れているこ
とを容易に評価することができる。
【００３４】（比較例）実施例１及び実施例２の（Ａ）
（Ｂ）と同一条件で作製したエピタキシャルウエーハを
従来法のＴＺＤＢ及びＴＤＤＢ法にて２種類のウエーハ
を評価した結果を図１０（ａ）、（ｂ）及び図１１
（ａ）、（ｂ）にそれぞれ示した。図１０、１１から
は、（ａ）（ｂ）ともにほぼ同じ値を示しており、両者
間でほとんど差がないことがわかる。以上の結果から、
本発明による評価を用いれば、従来法では差が見られな
かったＭＯＳデバイスの特性を評価できることがわか
る。
（Ｂ）と同一条件で作製したエピタキシャルウエーハを
従来法のＴＺＤＢ及びＴＤＤＢ法にて２種類のウエーハ
を評価した結果を図１０（ａ）、（ｂ）及び図１１
（ａ）、（ｂ）にそれぞれ示した。図１０、１１から
は、（ａ）（ｂ）ともにほぼ同じ値を示しており、両者
間でほとんど差がないことがわかる。以上の結果から、
本発明による評価を用いれば、従来法では差が見られな
かったＭＯＳデバイスの特性を評価できることがわか
る。
【００３５】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００３６】
【発明の効果】以上に述べたごとく、本発明によれば、
ＭＯＳ型半導体装置の品質を評価するに当たって、従来
法であるＴＺＤＢやＴＤＤＢ法では見かけ上異常なしと
判断されてきたものであっても、空乏層が形成される方
向に電界を印加しここにレーザー或いは電子線によりキ
ャリアを注入することにより、効率的に酸化膜及び酸化
膜直下のより実際の特性を反映する結果が得られるよう
になった。また、言い換えるなら、より高感度な酸化膜
信頼特性によりＭＯＳ型半導体装置の品質を評価する方
法の提供が可能となった。
ＭＯＳ型半導体装置の品質を評価するに当たって、従来
法であるＴＺＤＢやＴＤＤＢ法では見かけ上異常なしと
判断されてきたものであっても、空乏層が形成される方
向に電界を印加しここにレーザー或いは電子線によりキ
ャリアを注入することにより、効率的に酸化膜及び酸化
膜直下のより実際の特性を反映する結果が得られるよう
になった。また、言い換えるなら、より高感度な酸化膜
信頼特性によりＭＯＳ型半導体装置の品質を評価する方
法の提供が可能となった。
【図１】ＭＯＳ型半導体装置の測定回路構成を示す。
【図２】印加電圧におけるステップ電圧の波形を示す。
【図３】印加電圧におけるランプ電圧の波形を示す。
【図４】定電圧ＴＤＤＢ評価における電圧印加と時間の
関係を示す。
関係を示す。
【図５】定電流ＴＤＤＢ評価における電圧印加と時間の
関係を示す。
関係を示す。
【図６】（ａ）はＬＯＣＯＳパターンを多数配列したＭ
ＯＳデバイスであり、（ｂ）はＬＯＣＯＳパターンを多
数配列したＭＯＳデバイスの断面図を示す。
ＯＳデバイスであり、（ｂ）はＬＯＣＯＳパターンを多
数配列したＭＯＳデバイスの断面図を示す。
【図７】ＯＢＩＣによる酸化膜欠陥の評価装置の概要図
である。
である。
【図８】ＥＢＩＣによる酸化膜欠陥の評価装置の概要図
である。
である。
【図９】ＯＢＩＣによる酸化膜欠陥の評価装置で、シリ
コンウエーハにＬＯＣＯＳパターンを多数配列したＭＯ
Ｓキャパシタを観察した時に得られたＯＢＩＣ像を示す
図である。
コンウエーハにＬＯＣＯＳパターンを多数配列したＭＯ
Ｓキャパシタを観察した時に得られたＯＢＩＣ像を示す
図である。
【図１０】（ａ）、（ｂ）は、従来法であるＴＺＤＢ評
価による２種類のウエーハを評価した一例である。
価による２種類のウエーハを評価した一例である。
【図１１】（ａ）、（ｂ）は、従来法であるＴＤＤＢ評
価による２種類のウエーハを評価した一例である。
価による２種類のウエーハを評価した一例である。
１…多結晶シリコンゲート電極、 ２…ＬＯＣＯＳ酸化
膜、 ３…ゲート酸化膜、４…シリコンウエーハ、 ５
…走査型レーザー顕微鏡システム、６…スキャナー、
７…ＭＰＵ、 ８…欠陥画像表示ＣＲＴ、 ９…ＥＷ
Ｓ、１０…プローブ、 １１…ＤＣ電源、 １２…ＯＢ
ＩＣ電流増幅器、１３…試料ウエーハ、 １４…レーザ
ースキャンの範囲、１５…観察されたＯＢＩＣサイト、
１６…走査型電子顕微鏡（ＳＥＭ）システム、 １７…
電子ビーム、１８…ＥＢＩＣ電流増幅器、 １９…ＳＥ
Ｍ用ＣＲＴ。
膜、 ３…ゲート酸化膜、４…シリコンウエーハ、 ５
…走査型レーザー顕微鏡システム、６…スキャナー、
７…ＭＰＵ、 ８…欠陥画像表示ＣＲＴ、 ９…ＥＷ
Ｓ、１０…プローブ、 １１…ＤＣ電源、 １２…ＯＢ
ＩＣ電流増幅器、１３…試料ウエーハ、 １４…レーザ
ースキャンの範囲、１５…観察されたＯＢＩＣサイト、
１６…走査型電子顕微鏡（ＳＥＭ）システム、 １７…
電子ビーム、１８…ＥＢＩＣ電流増幅器、 １９…ＳＥ
Ｍ用ＣＲＴ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大槻 剛 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 高洲 信一 東京都昭島市武蔵野３丁目１番２号 日本 電子株式会社内 Ｆターム(参考） 4M106 AA07 AA13 AB01 AB02 BA02 BA05 BA14 CA04 CA70 DH16 DH24 DH32 DH50 DJ23 5F040 DA30 DC01 EB17
Claims (2)
- 【請求項１】 シリコンウェーハ上に酸化膜と導電膜を
順次形成したＭＯＳデバイスの評価方法において、 前記導電膜を通じてシリコンウエーハに空乏層が形成さ
れる方向に電圧を印加し、該印加電圧を変化させながら
前記空乏層中にレーザーを照射することによりＭＯＳデ
バイスに発生するＯＢＩＣを測定し、該ＯＢＩＣが所定
の値に到達した時の印加電圧値により、ＭＯＳデバイス
の酸化膜特性を評価することを特徴とするＭＯＳデバイ
スの評価方法。 - 【請求項２】 シリコンウェーハ上に酸化膜と導電膜を
順次形成したＭＯＳデバイスの評価方法において、 前記導電膜を通じてシリコンウエーハに空乏層が形成さ
れる方向に電圧を印加し、該印加電圧を変化させながら
前記空乏層中に電子線を照射することによりＭＯＳデバ
イスに発生するＥＢＩＣを測定し、該ＥＢＩＣが所定の
値に到達した時の印加電圧値により、ＭＯＳデバイスの
酸化膜特性を評価することを特徴とするＭＯＳデバイス
の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216683A JP2001044249A (ja) | 1999-07-30 | 1999-07-30 | Ｍｏｓデバイスの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11216683A JP2001044249A (ja) | 1999-07-30 | 1999-07-30 | Ｍｏｓデバイスの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044249A true JP2001044249A (ja) | 2001-02-16 |
Family
ID=16692297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11216683A Withdrawn JP2001044249A (ja) | 1999-07-30 | 1999-07-30 | Ｍｏｓデバイスの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044249A (ja) |
-
1999
- 1999-07-30 JP JP11216683A patent/JP2001044249A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Olbrich et al. | Conducting atomic force microscopy for nanoscale electrical characterization of thin SiO 2 | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| TWI278949B (en) | Test method, method of manufacturing a piece for analysis, analysis method, analysis device, method of manufacturing SOI wafer, and SOI wafer | |
| JPH10335402A (ja) | 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 | |
| US5138256A (en) | Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film | |
| US4494069A (en) | Optical scanning method of testing material defects | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| TWI550746B (zh) | Evaluation method of semiconductor wafers | |
| JP2001044249A (ja) | Ｍｏｓデバイスの評価方法 | |
| EP2023394A1 (en) | Method for evaluating soi wafer | |
| JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
| JP2002012496A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| Schroder et al. | Frequency domain lifetime characterization | |
| JP2000269292A (ja) | Ｍｏｓデバイスの評価方法 | |
| US6437592B1 (en) | Characterization of a semiconductor/dielectric interface by photocurrent measurements | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JPS6321343B2 (ja) | ||
| US6541117B1 (en) | Silicon epitaxial wafer and a method for producing it | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| JP2001077168A (ja) | 半導体基板の評価方法並びに半導体基板及び半導体装置 | |
| JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
| JPH10209238A (ja) | 半導体ウェーハの評価方法 | |
| Lee et al. | Gate oxide integrity and minority‐carrier lifetime correlated with Si wafer polish damage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |