JP2977172B2 - 半導体の特性測定方法 - Google Patents
半導体の特性測定方法Info
- Publication number
- JP2977172B2 JP2977172B2 JP4098744A JP9874492A JP2977172B2 JP 2977172 B2 JP2977172 B2 JP 2977172B2 JP 4098744 A JP4098744 A JP 4098744A JP 9874492 A JP9874492 A JP 9874492A JP 2977172 B2 JP2977172 B2 JP 2977172B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- semiconductor
- lifetime
- measuring
- mos structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体の結晶評価に用
いられる少数キャリアの発生ライフタイムの測定方法に
関するものである。
いられる少数キャリアの発生ライフタイムの測定方法に
関するものである。
【０００２】
【従来の技術】ＭＯＳ構造にステップ状に逆方向の電圧
を印加すると、酸化膜と半導体との界面付近の空乏層領
域においてキャリアが発生する。このキャリアの発生に
よってＭＯＳキャパシタの容量Ｃが変化し、Ｃ−ｔ曲線
が得られる。このようにＭＯＳ構造のＣ−ｔ特性を測定
することより、少数キャリアの発生ライフタイムτｇお
よびその表面再結合速度ＳＯが求められていた。これら
の測定された発生ライフタイムτｇおよび表面再結合速
度ＳＯは、半導体工業における製造工程の管理等に用い
られている。
を印加すると、酸化膜と半導体との界面付近の空乏層領
域においてキャリアが発生する。このキャリアの発生に
よってＭＯＳキャパシタの容量Ｃが変化し、Ｃ−ｔ曲線
が得られる。このようにＭＯＳ構造のＣ−ｔ特性を測定
することより、少数キャリアの発生ライフタイムτｇお
よびその表面再結合速度ＳＯが求められていた。これら
の測定された発生ライフタイムτｇおよび表面再結合速
度ＳＯは、半導体工業における製造工程の管理等に用い
られている。
【０００３】この測定方法は、例えば、図３に示すよう
に、ｎ型シリコンウェーハ１２上に二酸化ケイ素膜１３
を介してポリシリコン電極１４を形成し、このＭＯＳキ
ャパシタ１１を暗箱１５内に設置する。そして、このＭ
ＯＳキャパシタ１１を高周波容量計１６に接続する。こ
の高周波容量計１６は直流電源１８から得られる直流バ
イアスに高周波信号を重畳して、テストシグナル（測定
周波数１ＭＨｚ）を発生する。このテストシグナルがＭ
ＯＳキャパシタ１１のｎ型シリコンウェーハ１２とポリ
シリコン電極１４とに印加される。
に、ｎ型シリコンウェーハ１２上に二酸化ケイ素膜１３
を介してポリシリコン電極１４を形成し、このＭＯＳキ
ャパシタ１１を暗箱１５内に設置する。そして、このＭ
ＯＳキャパシタ１１を高周波容量計１６に接続する。こ
の高周波容量計１６は直流電源１８から得られる直流バ
イアスに高周波信号を重畳して、テストシグナル（測定
周波数１ＭＨｚ）を発生する。このテストシグナルがＭ
ＯＳキャパシタ１１のｎ型シリコンウェーハ１２とポリ
シリコン電極１４とに印加される。
【０００４】このようにＭＯＳキャパシタ１１に印加さ
れるテストシグナルでは、図４に示すように、直流電源
１８のバイアス電圧を−５Ｖから＋５Ｖまで一旦変化さ
せる。かかる変化後、テストシグナルは、所定時間、＋
５Ｖのバイアス電圧を維持し、空乏層の厚さをゼロにし
て、二酸化ケイ素膜１３の容量ＣＯＸを求める。次に、
直流電源１８のバイアス電圧を再び−５Ｖに下げ、図７
に示すように、−５Ｖに下げられてからの経過時間ｔに
対するＭＯＳキャパシタ１１の容量Ｃの変化を測定す
る。この測定の結果、ＭＯＳキャパシタ１１の容量Ｃの
最終値Ｃｆｉｎ（図６中□印）は、経過時間ｔ＝１５０
０秒において１９.３ｐＦとなった。
れるテストシグナルでは、図４に示すように、直流電源
１８のバイアス電圧を−５Ｖから＋５Ｖまで一旦変化さ
せる。かかる変化後、テストシグナルは、所定時間、＋
５Ｖのバイアス電圧を維持し、空乏層の厚さをゼロにし
て、二酸化ケイ素膜１３の容量ＣＯＸを求める。次に、
直流電源１８のバイアス電圧を再び−５Ｖに下げ、図７
に示すように、−５Ｖに下げられてからの経過時間ｔに
対するＭＯＳキャパシタ１１の容量Ｃの変化を測定す
る。この測定の結果、ＭＯＳキャパシタ１１の容量Ｃの
最終値Ｃｆｉｎ（図６中□印）は、経過時間ｔ＝１５０
０秒において１９.３ｐＦとなった。
【０００５】次いで、図５のＣ−ｔ曲線の解析は、図６
に示すように、Ｚｅｒｂｓｔ（ゼルプスト）プロットの
解析により行われる。上記容量ＣＯＸ、最終値Ｃｆｉｎ
に基づいて、このＣ−ｔ曲線の各測定値を、縦軸を｛−
ｄ（ＣＯＸ／Ｃ）２／ｄｔ｝、横軸を｛（Ｃｆｉｎ／
Ｃ）−１｝にしてプロットしてゼルプスト曲線ＺＰを得
るものである。そして、このゼルプスト曲線ＺＰにあっ
て略直線を形成する部分（例えば図８中△印と□印とを
通過する直線Ｋ）について、その傾きｍを算出し、これ
に基づいて発生ライフタイムτｇを、この直線Ｋと縦軸
との切片Δより表面再結合速度ＳＯをそれぞれ求めるも
のである。
に示すように、Ｚｅｒｂｓｔ（ゼルプスト）プロットの
解析により行われる。上記容量ＣＯＸ、最終値Ｃｆｉｎ
に基づいて、このＣ−ｔ曲線の各測定値を、縦軸を｛−
ｄ（ＣＯＸ／Ｃ）２／ｄｔ｝、横軸を｛（Ｃｆｉｎ／
Ｃ）−１｝にしてプロットしてゼルプスト曲線ＺＰを得
るものである。そして、このゼルプスト曲線ＺＰにあっ
て略直線を形成する部分（例えば図８中△印と□印とを
通過する直線Ｋ）について、その傾きｍを算出し、これ
に基づいて発生ライフタイムτｇを、この直線Ｋと縦軸
との切片Δより表面再結合速度ＳＯをそれぞれ求めるも
のである。
【０００６】しかしながら、このような従来のライフタ
イムの測定方法にあっては、ＭＯＳ構造の半導体に生じ
る空乏層の深さ方向のライフタイムの分布については測
定することができなかった。すなわち、任意の深さでの
ライフタイムを測定することができなかった。その結
果、エピタキシャルウェーハのエピタキシャル層につい
ての深さ方向の品質評価、例えばエピタキシャル層界面
状態の評価、ＩＧウェーハについてのＤＺの深さ方向の
性質の評価、また、シリコンウェーハのバルク内部につ
いての汚染状態等を知ることはできなかった。
イムの測定方法にあっては、ＭＯＳ構造の半導体に生じ
る空乏層の深さ方向のライフタイムの分布については測
定することができなかった。すなわち、任意の深さでの
ライフタイムを測定することができなかった。その結
果、エピタキシャルウェーハのエピタキシャル層につい
ての深さ方向の品質評価、例えばエピタキシャル層界面
状態の評価、ＩＧウェーハについてのＤＺの深さ方向の
性質の評価、また、シリコンウェーハのバルク内部につ
いての汚染状態等を知ることはできなかった。
【０００７】したがって、このようなシリコンウェーハ
についての深さ方向の性質を評価するには、例えばレー
ザ光を照射してライフタイムの測定を行う反射マイクロ
波法等による場合、または、エッチングを繰り返すこと
によりその深さ方向のライフタイム測定を行うことが行
われていた。
についての深さ方向の性質を評価するには、例えばレー
ザ光を照射してライフタイムの測定を行う反射マイクロ
波法等による場合、または、エッチングを繰り返すこと
によりその深さ方向のライフタイム測定を行うことが行
われていた。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法にあっては、ウェーハ表面のデバイス形
成領域等浅い部分でのライフタイムの測定は困難であっ
た。また、装置が高価なものとなっていた。さらに、破
壊検査による測定のためシリコンウェーハ自体を再利用
することができないという課題があった。
うな従来の方法にあっては、ウェーハ表面のデバイス形
成領域等浅い部分でのライフタイムの測定は困難であっ
た。また、装置が高価なものとなっていた。さらに、破
壊検査による測定のためシリコンウェーハ自体を再利用
することができないという課題があった。
【０００９】そこで、本発明は、半導体ウェーハについ
て深さ方向のライフタイムの測定を、非破壊で、任意の
深さ位置について、低コストで行うことのできる測定方
法を提供することを、その目的としている。
て深さ方向のライフタイムの測定を、非破壊で、任意の
深さ位置について、低コストで行うことのできる測定方
法を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】請求項１に記載の半導体
の特性測定方法においては、半導体と導電体との間に酸
化絶縁膜を介在させてＭＯＳ構造を形成し、このＭＯＳ
構造の酸化絶縁膜の容量ＣＯＸを測定する工程と、この
ＭＯＳ構造に一定電圧を印加しながら、時間ｔに対する
上記ＭＯＳ構造の容量値Ｃの変化を測定する工程と、こ
れらの測定値に基づいて下記の式を算出する工程と、こ
の式を空乏層幅Ｗで微分することにより、半導体の所望
深さでのライフタイムを得る工程と、を含む半導体の特
性測定方法である。この場合、容量値とライフタイムと
の関係は、−｛ｑＮＡ（Ｗ）εＳεＯ／２ＣＯ｝×ｄ
（ＣＯ／Ｃ）２／ｄｔ＝ｑ∫０ Ｗ｛ｎｉ／τｇ（ｘ）｝
ｄｘで表される（以下、式）。但し、ｑは素電荷、Ｎ
Ａ（Ｗ）はドーパント濃度、εＳは半導体の誘電率、ε
Ｏは真空の誘電率、ＣＯは酸化膜の単位面積あたりのキ
ャパシタンス、Ｃは単位面積あたりのキャパシタンス、
ｎｉは真性キャリア濃度、τｇ（ｘ）はｘにおける発生
ライフタイムである。ここで、空乏層幅Ｗは、単位面積
当たりのキャパシタンスＣと、酸化膜の単位面積当たり
のキャパシタンスＣＯとを用いて以下の式で表される。
すなわち、１／Ｃ＝１／ＣＯ＋Ｗ／εＳ・εＯである。
の特性測定方法においては、半導体と導電体との間に酸
化絶縁膜を介在させてＭＯＳ構造を形成し、このＭＯＳ
構造の酸化絶縁膜の容量ＣＯＸを測定する工程と、この
ＭＯＳ構造に一定電圧を印加しながら、時間ｔに対する
上記ＭＯＳ構造の容量値Ｃの変化を測定する工程と、こ
れらの測定値に基づいて下記の式を算出する工程と、こ
の式を空乏層幅Ｗで微分することにより、半導体の所望
深さでのライフタイムを得る工程と、を含む半導体の特
性測定方法である。この場合、容量値とライフタイムと
の関係は、−｛ｑＮＡ（Ｗ）εＳεＯ／２ＣＯ｝×ｄ
（ＣＯ／Ｃ）２／ｄｔ＝ｑ∫０ Ｗ｛ｎｉ／τｇ（ｘ）｝
ｄｘで表される（以下、式）。但し、ｑは素電荷、Ｎ
Ａ（Ｗ）はドーパント濃度、εＳは半導体の誘電率、ε
Ｏは真空の誘電率、ＣＯは酸化膜の単位面積あたりのキ
ャパシタンス、Ｃは単位面積あたりのキャパシタンス、
ｎｉは真性キャリア濃度、τｇ（ｘ）はｘにおける発生
ライフタイムである。ここで、空乏層幅Ｗは、単位面積
当たりのキャパシタンスＣと、酸化膜の単位面積当たり
のキャパシタンスＣＯとを用いて以下の式で表される。
すなわち、１／Ｃ＝１／ＣＯ＋Ｗ／εＳ・εＯである。
【００１１】また、請求項２に記載の発明は、上記微分
により下記の式を得るとともに、この式に示すＣを時間
ｔのべき関数に置換する請求項１に記載の半導体の特性
測定方法である。すなわち、τｇ（Ｗ）＝｛ｎｉ／ＮＡ
（Ｗ）｝×｛２ＣＯ／Ｃ２｝×｛（ｄＣ／ｄｔ）／（ｄ
２／ｄｔ）・（ＣＯ／Ｃ）２｝である（以下、式）。
例えば、Ｃ＝Ａｔ３＋Ｂｔ２＋Ｃｔ＋Ｄ（但し、Ａ、
Ｂ、Ｃ、Ｄは係数である）とする。
により下記の式を得るとともに、この式に示すＣを時間
ｔのべき関数に置換する請求項１に記載の半導体の特性
測定方法である。すなわち、τｇ（Ｗ）＝｛ｎｉ／ＮＡ
（Ｗ）｝×｛２ＣＯ／Ｃ２｝×｛（ｄＣ／ｄｔ）／（ｄ
２／ｄｔ）・（ＣＯ／Ｃ）２｝である（以下、式）。
例えば、Ｃ＝Ａｔ３＋Ｂｔ２＋Ｃｔ＋Ｄ（但し、Ａ、
Ｂ、Ｃ、Ｄは係数である）とする。
【００１２】
【作用】請求項１に記載の発明の係る半導体の特性測定
方法にあっては、Ｃ−ｔ曲線を測定し、式を算出す
る。そして、この式をＷで微分することにより、半導
体の深さ方向でのライフタイムを得る。また、この場
合、微分により式を得るが、この式についてＣを時
間に関するべき関数により置換すると、そのライフタイ
ムの測定をより簡単に行うことができる。
方法にあっては、Ｃ−ｔ曲線を測定し、式を算出す
る。そして、この式をＷで微分することにより、半導
体の深さ方向でのライフタイムを得る。また、この場
合、微分により式を得るが、この式についてＣを時
間に関するべき関数により置換すると、そのライフタイ
ムの測定をより簡単に行うことができる。
【００１３】
【実施例】以下、本発明に係る半導体の特性測定方法の
実施例について、図面を参照して説明する。図１は本発
明の一実施例に係るＭＯＳキャパシタのＣ−ｔ特性測定
装置を示すブロック図である。この装置は、ＭＯＳキャ
パシタ１の設置用の暗箱５と、ＭＯＳキャパシタ１の容
量測定用の高周波容量計６と、この高周波容量計６のテ
ストシグナル用直流電源８と、この直流電源８の電圧計
７と、暗箱５内に設置されＭＯＳキャパシタ１の表面を
照射する蛍光灯９と、で構成される。
実施例について、図面を参照して説明する。図１は本発
明の一実施例に係るＭＯＳキャパシタのＣ−ｔ特性測定
装置を示すブロック図である。この装置は、ＭＯＳキャ
パシタ１の設置用の暗箱５と、ＭＯＳキャパシタ１の容
量測定用の高周波容量計６と、この高周波容量計６のテ
ストシグナル用直流電源８と、この直流電源８の電圧計
７と、暗箱５内に設置されＭＯＳキャパシタ１の表面を
照射する蛍光灯９と、で構成される。
【００１４】本発明のシリコンウェーハのライフタイム
の測定方法においては、まず、その表面を鏡面研磨した
ｎ型シリコンウェーハ２を用意する。そして、このｎ型
シリコンウェーハ２を高温酸化雰囲気中で熱処理する。
この結果、ｎ型シリコンウェーハ２の表面には二酸化ケ
イ素層３が２２．５ｎｍの厚さに形成される。そして、
この二酸化ケイ素層３上に１．９６×１０−３ｃｍ２の
面積のポリシリコン電極４を被着、形成する。このよう
にして、ＭＯＳキャパシタ１を製造する。
の測定方法においては、まず、その表面を鏡面研磨した
ｎ型シリコンウェーハ２を用意する。そして、このｎ型
シリコンウェーハ２を高温酸化雰囲気中で熱処理する。
この結果、ｎ型シリコンウェーハ２の表面には二酸化ケ
イ素層３が２２．５ｎｍの厚さに形成される。そして、
この二酸化ケイ素層３上に１．９６×１０−３ｃｍ２の
面積のポリシリコン電極４を被着、形成する。このよう
にして、ＭＯＳキャパシタ１を製造する。
【００１５】次に、このＭＯＳキャパシタ１を、暗箱５
内に設置する。そして、このＭＯＳキャパシタ１に、高
周波容量計６を接続する。この高周波容量計６は、テス
トシグナルとして１ＭＨｚの高周波信号を発生する。こ
の高周波信号には、直流電源８より得られる直流バイア
スが重畳される。テストシグナルは、ＭＯＳキャパシタ
１のｎ型シリコンウェーハ２の下面とポリシリコン電極
４の上面とに印加される。
内に設置する。そして、このＭＯＳキャパシタ１に、高
周波容量計６を接続する。この高周波容量計６は、テス
トシグナルとして１ＭＨｚの高周波信号を発生する。こ
の高周波信号には、直流電源８より得られる直流バイア
スが重畳される。テストシグナルは、ＭＯＳキャパシタ
１のｎ型シリコンウェーハ２の下面とポリシリコン電極
４の上面とに印加される。
【００１６】次いで、ＭＯＳキャパシタ１に印加するテ
ストシグナルに、直流電源８より−５Ｖのバイアス電圧
を重畳する。すると、ポリシリコン電極４は負の電圧に
なる。このバイアス電圧の印加と同時に、暗箱５内の蛍
光灯９を点灯する。この蛍光灯９の光はＭＯＳキャパシ
タ１の表面を照射する。その３０秒後、蛍光灯９を消灯
する。なお、この蛍光灯９の照射中、直流電源８はＭＯ
Ｓキャパシタ１に−５Ｖのバイアス電圧を印加し続けて
いる。
ストシグナルに、直流電源８より−５Ｖのバイアス電圧
を重畳する。すると、ポリシリコン電極４は負の電圧に
なる。このバイアス電圧の印加と同時に、暗箱５内の蛍
光灯９を点灯する。この蛍光灯９の光はＭＯＳキャパシ
タ１の表面を照射する。その３０秒後、蛍光灯９を消灯
する。なお、この蛍光灯９の照射中、直流電源８はＭＯ
Ｓキャパシタ１に−５Ｖのバイアス電圧を印加し続けて
いる。
【００１７】次に、直流電源８のバイアス電圧を−５Ｖ
から＋５Ｖまで上げる。このバイアス電圧の変化に対す
るＭＯＳキャパシタ１の容量Ｃを高周波容量計６で測定
する。このＭＯＳキャパシタ１の容量の測定値Ｃおよび
電圧計７の測定値Ｖはコンピュータ（図示していない）
に入力される。これらの入力値は、ＭＯＳキャパシタ１
のＣ−Ｖ特性を示すＣ−Ｖ曲線に変換される。以上の測
定は３００Ｋにて行う。さらに、このＣ−Ｖ曲線をデー
タ処理する。このデータ処理の結果、二酸化ケイ素層３
の容量値ＣＯＸは２９．５ｐＦである。また、Ｃ−Ｖ曲
線のＭＯＳキャパシタ１の最小値側の飽和容量値Ｃ
ｍｉｎは１９．３ｐＦである。
から＋５Ｖまで上げる。このバイアス電圧の変化に対す
るＭＯＳキャパシタ１の容量Ｃを高周波容量計６で測定
する。このＭＯＳキャパシタ１の容量の測定値Ｃおよび
電圧計７の測定値Ｖはコンピュータ（図示していない）
に入力される。これらの入力値は、ＭＯＳキャパシタ１
のＣ−Ｖ特性を示すＣ−Ｖ曲線に変換される。以上の測
定は３００Ｋにて行う。さらに、このＣ−Ｖ曲線をデー
タ処理する。このデータ処理の結果、二酸化ケイ素層３
の容量値ＣＯＸは２９．５ｐＦである。また、Ｃ−Ｖ曲
線のＭＯＳキャパシタ１の最小値側の飽和容量値Ｃ
ｍｉｎは１９．３ｐＦである。
【００１８】次いで、直流電源１８のバイアス電圧を再
び−５Ｖに下げる。図２に示すように、−５Ｖに下げら
れてからの経過時間ｔに対するＭＯＳキャパシタ１の容
量Ｃの変化を測定する。同時にこのＣ−ｔ曲線の解析を
行う。
び−５Ｖに下げる。図２に示すように、−５Ｖに下げら
れてからの経過時間ｔに対するＭＯＳキャパシタ１の容
量Ｃの変化を測定する。同時にこのＣ−ｔ曲線の解析を
行う。
【００１９】この場合、容量値Ｃとライフタイムτｇと
の関係は、−｛ｑＮＡ（Ｗ）εＳεＯ／２ＣＯ｝×ｄ
（ＣＯ／Ｃ）２／ｄｔ＝ｑ∫０ Ｗ｛ｎｉ／τｇ（ｘ）｝
ｄｘで表される（式）。但し、ｑは素電荷（１．６０
２１９×１０−１９Ｃ）、ＮＡ（Ｗ）はドーパント濃
度、εＳは半導体の誘電率、εＯは真空の誘電率、ＣＯ
は酸化膜の単位面積あたりのキャパシタンス、Ｃは単位
面積あたりのキャパシタンス、ｎｉは真性キャリア濃
度、τｇ（ｘ）はｘにおける発生ライフタイムである。
このときの空乏層幅Ｗの値は、ＭＯＳキャパシタの単位
面積当たりの容量値Ｃと、酸化膜の単位面積当たりの容
量値ＣＯから次式により求められる。すなわち、１／Ｃ
＝１／ＣＯ＋Ｗ／εＳ・εＯである。
の関係は、−｛ｑＮＡ（Ｗ）εＳεＯ／２ＣＯ｝×ｄ
（ＣＯ／Ｃ）２／ｄｔ＝ｑ∫０ Ｗ｛ｎｉ／τｇ（ｘ）｝
ｄｘで表される（式）。但し、ｑは素電荷（１．６０
２１９×１０−１９Ｃ）、ＮＡ（Ｗ）はドーパント濃
度、εＳは半導体の誘電率、εＯは真空の誘電率、ＣＯ
は酸化膜の単位面積あたりのキャパシタンス、Ｃは単位
面積あたりのキャパシタンス、ｎｉは真性キャリア濃
度、τｇ（ｘ）はｘにおける発生ライフタイムである。
このときの空乏層幅Ｗの値は、ＭＯＳキャパシタの単位
面積当たりの容量値Ｃと、酸化膜の単位面積当たりの容
量値ＣＯから次式により求められる。すなわち、１／Ｃ
＝１／ＣＯ＋Ｗ／εＳ・εＯである。
【００２０】そして、この式をＷにより微分し、下記
の式を得る。すなわち、τｇ（Ｗ）＝｛ｎｉ／Ｎ
Ａ（Ｗ）｝×｛２ＣＯ／Ｃ２｝×｛（ｄＣ／ｄｔ）／
（ｄ２／ｄｔ）・（ＣＯ／Ｃ）２｝である（式）。さ
らに、この式に示すＣを時間ｔのべき関数に置換す
る。例えば、Ｃ＝Ａｔ３＋Ｂｔ２＋Ｃｔ＋Ｄ（但し、
Ａ、Ｂ、Ｃ、Ｄは係数である）とする。この結果、τｇ
（Ｗ）＝｛ｎｉ／ＮＡ（Ｗ）｝×２Ｘ／ＣＯ｛６Ｘ２／
Ｃ２−２Ｙ／Ｃ｝（但しＸ＝３Ａｔ２＋２Ｂｔ＋Ｃ，Ｙ
＝６Ａｔ＋２Ｂ）となり、任意の深さでのライフタイム
のτｇ（Ｗ）を得る。
の式を得る。すなわち、τｇ（Ｗ）＝｛ｎｉ／Ｎ
Ａ（Ｗ）｝×｛２ＣＯ／Ｃ２｝×｛（ｄＣ／ｄｔ）／
（ｄ２／ｄｔ）・（ＣＯ／Ｃ）２｝である（式）。さ
らに、この式に示すＣを時間ｔのべき関数に置換す
る。例えば、Ｃ＝Ａｔ３＋Ｂｔ２＋Ｃｔ＋Ｄ（但し、
Ａ、Ｂ、Ｃ、Ｄは係数である）とする。この結果、τｇ
（Ｗ）＝｛ｎｉ／ＮＡ（Ｗ）｝×２Ｘ／ＣＯ｛６Ｘ２／
Ｃ２−２Ｙ／Ｃ｝（但しＸ＝３Ａｔ２＋２Ｂｔ＋Ｃ，Ｙ
＝６Ａｔ＋２Ｂ）となり、任意の深さでのライフタイム
のτｇ（Ｗ）を得る。
【００２１】
【発明の効果】本発明は、以上説明してきたように構成
されているので、半導体にあって任意の深さでのその少
数キャリア発生ライフタイムτｇを、非破壊状態でかつ
安価に決定することができる。
されているので、半導体にあって任意の深さでのその少
数キャリア発生ライフタイムτｇを、非破壊状態でかつ
安価に決定することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体の特性測定装置
を示すブロック図である。
を示すブロック図である。
【図２】本発明の一実施例に係るＭＯＳ構造のＣ−ｔ特
性を示すグラフである。
性を示すグラフである。
【図３】従来例に係る半導体の特性測定装置を示すブロ
ック図である。
ック図である。
【図４】従来例に係るＭＯＳ構造へのバイアス印加電圧
の変化を時間に対して示すグラフである。
の変化を時間に対して示すグラフである。
【図５】従来例に係るＭＯＳ構造のＣ−ｔ特性を示すグ
ラフである。
ラフである。
【図６】従来例に係るＭＯＳ構造のゼルプストプロット
を示すグラフである。
を示すグラフである。
１ ＭＯＳキャパシタ ２ ｎ型シリコンウェーハ ３ 二酸化ケイ素層 ４ ポリシリコン電極 ６ 高周波容量計 ７ 電圧計 ８ 直流電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新行内 隆之 埼玉県大宮市北袋町一丁目297番地 三 菱マテリアル株式会社 中央研究所内 審査官 川端 修 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66
Claims (2)
- 【請求項１】 半導体と導電体との間に酸化絶縁膜を介
在させてＭＯＳ構造を形成し、このＭＯＳ構造の酸化絶
縁膜の容量ＣＯＸを測定する工程と、 このＭＯＳ構造に一定電圧を印加しながら、時間ｔに対
する上記ＭＯＳ構造の容量値Ｃの変化を測定する工程
と、 これらの測定値に基づいて下記の式を算出する工程と、 この式を空乏層幅Ｗで微分することにより、半導体の所
望深さでのライフタイムを得る工程と、を含むことを特
徴とする半導体の特性測定方法。 −｛ｑＮＡ（Ｗ）εＳεＯ／２ＣＯ｝×ｄ（ＣＯ／Ｃ）２／ｄｔ＝ｑ∫０ Ｗ｛ ｎｉ／τｇ（ｘ）｝ｄｘ 但し、ｑは素電荷、 ＮＡ（Ｗ）はドーパント濃度、 εＳは半導体の誘電率、 εＯは真空の誘電率、 ＣＯは酸化膜の単位面積あたりのキャパシタンス、 Ｃは単位面積あたりのキャパシタンス、 ｎｉは真性キャリア濃度、 τｇ（ｘ）はｘにおける発生ライフタイム である。 - 【請求項２】 上記微分により下記の式を得るととも
に、この式に示すＣを時間ｔのべき関数に置換する請求
項１に記載の半導体の特性測定方法。 τｇ（Ｗ）＝｛ｎｉ／ＮＡ（Ｗ）｝×｛２ＣＯ／Ｃ２｝×｛（ｄＣ／ｄｔ）／ （ｄ２／ｄｔ）・（ＣＯ／Ｃ）２｝
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4098744A JP2977172B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体の特性測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4098744A JP2977172B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体の特性測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275509A JPH05275509A (ja) | 1993-10-22 |
| JP2977172B2 true JP2977172B2 (ja) | 1999-11-10 |
Family
ID=14227991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4098744A Expired - Fee Related JP2977172B2 (ja) | 1992-03-25 | 1992-03-25 | 半導体の特性測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977172B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013105914A (ja) * | 2011-11-14 | 2013-05-30 | Shin Etsu Handotai Co Ltd | 気相成長装置の清浄度評価方法 |
-
1992
- 1992-03-25 JP JP4098744A patent/JP2977172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275509A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690908B2 (ja) | 表面計測装置 | |
| JP2951582B2 (ja) | 非接触コロナ酸化物半導体ｑ−ｖ移動電荷測定の方法および装置 | |
| US4286215A (en) | Method and apparatus for the contactless monitoring carrier lifetime in semiconductor materials | |
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| US7898280B2 (en) | Electrical characterization of semiconductor materials | |
| US6771481B2 (en) | Plasma processing apparatus for processing semiconductor wafer using plasma | |
| Fleming | Space charge profile measurement techniques: recent advances and future directions | |
| EP0656643A1 (en) | Method for determining the minority carrier surface recombination lifetime constant(ts) of a specimen of semiconductor material | |
| US7804294B1 (en) | Non contact method and apparatus for measurement of sheet resistance of P-N junctions | |
| US6201401B1 (en) | Method for measuring the electrical potential in a semiconductor element | |
| JP4783801B2 (ja) | 非振動式接触電位差センサおよび制御された照射を利用した半導体検査システムおよび装置 | |
| WO2013161356A1 (ja) | Ｃ－ｖ特性測定システムおよびｃ－ｖ特性測定方法 | |
| US6915232B2 (en) | Film thickness measuring method, relative dielectric constant measuring method, film thickness measuring apparatus, and relative dielectric constant measuring apparatus | |
| JPH11340293A (ja) | 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 | |
| Sakai et al. | Noncontact, electrode-free capacitance/voltage measurement based on general theory of metal-oxide-semiconductor (MOS) structure | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| Cullen et al. | The characterization of heteroepitaxial silicon | |
| JP3736749B2 (ja) | 半導体ウェーハの抵抗率測定方法 | |
| JPH07174800A (ja) | 表面計測装置 | |
| US7315174B2 (en) | Method of measuring flat-band status capacitance of a gate oxide in a MOS transistor device | |
| JP3705723B2 (ja) | 画像処理システム | |
| JPH05183036A (ja) | Ｃ−ｖ特性の測定方法 | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| JPH05183034A (ja) | 半導体の特性測定方法 | |
| JP2682464B2 (ja) | 表面計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |