JPH05183036A - Ｃ−ｖ特性の測定方法 - Google Patents
Ｃ−ｖ特性の測定方法Info
- Publication number
- JPH05183036A JPH05183036A JP35890591A JP35890591A JPH05183036A JP H05183036 A JPH05183036 A JP H05183036A JP 35890591 A JP35890591 A JP 35890591A JP 35890591 A JP35890591 A JP 35890591A JP H05183036 A JPH05183036 A JP H05183036A
- Authority
- JP
- Japan
- Prior art keywords
- characteristic
- bias voltage
- mos diode
- measuring
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 全測定時間を短縮することができるＣ−Ｖ特
性の測定方法を提供する。 【構成】 ＭＯＳダイオード１を暗箱５内の所定位置に
設置する。高周波容量計６のテストシグナルに、直流電
源８を用いて直流バイアス電圧を加え、ポリシリコン電
極４が負の電圧（−５Ｖ）になる。このバイアス電圧の
印加と同時に、暗箱５内の蛍光灯９の光でＭＯＳダイオ
ード１の表面を照射する。その３０秒後、蛍光灯９を消
灯する。直流電源８のバイアス電圧を−５Ｖから＋５Ｖ
まで一定の変化量で上げる。このバイアス電圧の変化に
対するＭＯＳダイオード１の容量Ｃを、テストシグナル
（１ＭＨｚ）にて高周波容量計７で測定し、この容量の
測定値Ｃおよび電圧計７の測定値Ｖをコンピュータ（図
示していない）に入力し、ＭＯＳダイオード１のＣ−Ｖ
特性を得る。
性の測定方法を提供する。 【構成】 ＭＯＳダイオード１を暗箱５内の所定位置に
設置する。高周波容量計６のテストシグナルに、直流電
源８を用いて直流バイアス電圧を加え、ポリシリコン電
極４が負の電圧（−５Ｖ）になる。このバイアス電圧の
印加と同時に、暗箱５内の蛍光灯９の光でＭＯＳダイオ
ード１の表面を照射する。その３０秒後、蛍光灯９を消
灯する。直流電源８のバイアス電圧を−５Ｖから＋５Ｖ
まで一定の変化量で上げる。このバイアス電圧の変化に
対するＭＯＳダイオード１の容量Ｃを、テストシグナル
（１ＭＨｚ）にて高周波容量計７で測定し、この容量の
測定値Ｃおよび電圧計７の測定値Ｖをコンピュータ（図
示していない）に入力し、ＭＯＳダイオード１のＣ−Ｖ
特性を得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体の結晶およびデ
バイス形成プロセスの評価に用いられるＣ−Ｖ特性の測
定方法に関するものである。
バイス形成プロセスの評価に用いられるＣ−Ｖ特性の測
定方法に関するものである。
【０００２】
【従来の技術】半導体中の欠陥、金属イオン等の不純
物、または、デバイス形成プロセスの評価においては、
電気特性の評価が行われている。例えばデバイス製作後
の室温におけるドーパント濃度（Ｎsub）、フラットバ
ンド電圧（Ｖfb）、表面電荷密度（Ｑss／ｑ）の測定に
は、Ｃ−Ｖ特性（印加電圧の変化に対応する容量の変
化）を測定する方法が、従来より多く知られている。
物、または、デバイス形成プロセスの評価においては、
電気特性の評価が行われている。例えばデバイス製作後
の室温におけるドーパント濃度（Ｎsub）、フラットバ
ンド電圧（Ｖfb）、表面電荷密度（Ｑss／ｑ）の測定に
は、Ｃ−Ｖ特性（印加電圧の変化に対応する容量の変
化）を測定する方法が、従来より多く知られている。
【０００３】上記のフラットバンド電圧（Ｖfb）、表面
電荷密度（Ｑss／ｑ）の算出には、ドーパント濃度（Ｎ
sub）を知る必要がある。このドーパント濃度（Ｎsub）
は、Ｃ−Ｖ特性の測定より得た空乏層の容量（ＣSmin）
を用い、数１、数２より逐次近似を行って、算出するこ
とができる。
電荷密度（Ｑss／ｑ）の算出には、ドーパント濃度（Ｎ
sub）を知る必要がある。このドーパント濃度（Ｎsub）
は、Ｃ−Ｖ特性の測定より得た空乏層の容量（ＣSmin）
を用い、数１、数２より逐次近似を行って、算出するこ
とができる。
【０００４】
【数１】
【０００５】
【数２】
【０００６】ただし、φfはフェルミポテンシャル、Ａ
はゲート電極面積、ｎiは真性半導体（Ｓｉ）のキャリ
ア濃度、εOは真空の誘電率、εSiはＳｉの比誘電率、
ｑは電子電荷量、ｋはボルツマン定数、Ｔは絶対温度で
ある。数２の±の＋はｐ-ｔｙｐｅ、−はｎ-ｔｙｐｅで
ある。数１のＣSminは、ＣSmin＝（Ｃmin・ＣOX）／
（ＣOX−Ｃmin）より算出することができる。ただし、
Ｃminはデプレッション側における容量の最小値、ＣOX
は酸化膜の容量である。
はゲート電極面積、ｎiは真性半導体（Ｓｉ）のキャリ
ア濃度、εOは真空の誘電率、εSiはＳｉの比誘電率、
ｑは電子電荷量、ｋはボルツマン定数、Ｔは絶対温度で
ある。数２の±の＋はｐ-ｔｙｐｅ、−はｎ-ｔｙｐｅで
ある。数１のＣSminは、ＣSmin＝（Ｃmin・ＣOX）／
（ＣOX−Ｃmin）より算出することができる。ただし、
Ｃminはデプレッション側における容量の最小値、ＣOX
は酸化膜の容量である。
【０００７】ＭＯＳ構造におけるＣ−Ｖ特性の測定方法
にあっては、例えば、ｎタイプウェーハより形成した電
極面積が１.９６×１０-3ｃｍ2で、酸化膜厚が２２.５
ｎｍのＭＯＳダイオードを暗箱の中に設置し、このＭＯ
Ｓダイオードの金属電極側に一定の負のバイアス電圧
（−５Ｖ）を印加する。すると、ＭＯＳダイオードの半
導体中に空乏層が大きく発生する。それから、反転層が
発生し、この空乏層が安定する。次に、印加していた負
のバイアス電圧（−５Ｖ）を正のバイアス電圧（＋５
Ｖ）に達するまで一定の変化量で上げていく。そして、
このバイアス電圧Ｖの変化に対する全接合容量Ｃの変化
（図３）を解析して、酸化膜の容量ＣOXは２９５ｐＦ、
ドーパント濃度Ｎは１.４９×１０14／ｃｍ3、フラット
バンド電圧ＶFBは−０.４Ｖと求めることができる。
にあっては、例えば、ｎタイプウェーハより形成した電
極面積が１.９６×１０-3ｃｍ2で、酸化膜厚が２２.５
ｎｍのＭＯＳダイオードを暗箱の中に設置し、このＭＯ
Ｓダイオードの金属電極側に一定の負のバイアス電圧
（−５Ｖ）を印加する。すると、ＭＯＳダイオードの半
導体中に空乏層が大きく発生する。それから、反転層が
発生し、この空乏層が安定する。次に、印加していた負
のバイアス電圧（−５Ｖ）を正のバイアス電圧（＋５
Ｖ）に達するまで一定の変化量で上げていく。そして、
このバイアス電圧Ｖの変化に対する全接合容量Ｃの変化
（図３）を解析して、酸化膜の容量ＣOXは２９５ｐＦ、
ドーパント濃度Ｎは１.４９×１０14／ｃｍ3、フラット
バンド電圧ＶFBは−０.４Ｖと求めることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
Ｃ−Ｖ特性の測定方法にあっては、反転層の発生によ
り、空乏層が小さくなり、安定するのに、大変長い時間
を要した。つまり、Ｃ−Ｖ特性の測定前に、一定の負の
バイアス電圧を長時間印加し続けないと、正確なＣ−Ｖ
曲線を得ることができないという課題があった。例え
ば、本来のＣ−Ｖ測定時間が１２０秒間しか必要ではな
いのに、このＣ−Ｖ測定前の電圧の印加時間が６５０秒
間以上も要し、Ｃ−Ｖ特性の全測定時間が本来の測定時
間の７倍近くも要していた。
Ｃ−Ｖ特性の測定方法にあっては、反転層の発生によ
り、空乏層が小さくなり、安定するのに、大変長い時間
を要した。つまり、Ｃ−Ｖ特性の測定前に、一定の負の
バイアス電圧を長時間印加し続けないと、正確なＣ−Ｖ
曲線を得ることができないという課題があった。例え
ば、本来のＣ−Ｖ測定時間が１２０秒間しか必要ではな
いのに、このＣ−Ｖ測定前の電圧の印加時間が６５０秒
間以上も要し、Ｃ−Ｖ特性の全測定時間が本来の測定時
間の７倍近くも要していた。
【０００９】そこで、本発明は、全測定時間を短縮する
ことができるＣ−Ｖ特性の測定方法を提供することを、
その目的としている。
ことができるＣ−Ｖ特性の測定方法を提供することを、
その目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＣ−Ｖ特性の測定方法においては、暗箱内
に設置した半導体に所定の電圧を印加し、この半導体の
Ｃ−Ｖ特性を測定する方法において、上記半導体に光を
所定時間照射した後、上記半導体のＣ−Ｖ特性を測定す
るものである。
に、本発明のＣ−Ｖ特性の測定方法においては、暗箱内
に設置した半導体に所定の電圧を印加し、この半導体の
Ｃ−Ｖ特性を測定する方法において、上記半導体に光を
所定時間照射した後、上記半導体のＣ−Ｖ特性を測定す
るものである。
【００１１】
【作用】上記のように構成されたＣ−Ｖ特性の測定方法
にあっては、例えばＭＯＳダイオードに一定の負の電圧
を印加しながら、このＭＯＳダイオードの表面に光、例
えば蛍光灯の光を３０秒間照射することにより、このＭ
ＯＳダイオードの半導体中に熱平衡状態にない過剰のキ
ャリア（反転層）を発生させることができる。この結
果、ＭＯＳダイオードの空乏層が短時間で安定するもの
である。
にあっては、例えばＭＯＳダイオードに一定の負の電圧
を印加しながら、このＭＯＳダイオードの表面に光、例
えば蛍光灯の光を３０秒間照射することにより、このＭ
ＯＳダイオードの半導体中に熱平衡状態にない過剰のキ
ャリア（反転層）を発生させることができる。この結
果、ＭＯＳダイオードの空乏層が短時間で安定するもの
である。
【００１２】
【実施例】以下、本発明に係るＣ−Ｖ特性の測定方法の
実施例について、図面を参照して説明する。図１は本発
明の一実施例に係るＣ−Ｖ特性の測定方法を実施するた
めの装置を示す図である。本発明に係るＣ−Ｖ特性測定
装置は、図１に示すように、ＭＯＳダイオード１が設置
される暗箱５、ＭＯＳダイオード１のＣ−Ｖ特性測定用
の高周波容量計６、この高周波容量計６のテストシグナ
ル用直流電源８、この直流電源８の電圧計７、暗箱５内
に設置されＭＯＳダイオード１の表面を照射する蛍光灯
９等で構成される。
実施例について、図面を参照して説明する。図１は本発
明の一実施例に係るＣ−Ｖ特性の測定方法を実施するた
めの装置を示す図である。本発明に係るＣ−Ｖ特性測定
装置は、図１に示すように、ＭＯＳダイオード１が設置
される暗箱５、ＭＯＳダイオード１のＣ−Ｖ特性測定用
の高周波容量計６、この高周波容量計６のテストシグナ
ル用直流電源８、この直流電源８の電圧計７、暗箱５内
に設置されＭＯＳダイオード１の表面を照射する蛍光灯
９等で構成される。
【００１３】本発明のＣ−Ｖ特性の測定方法において
は、まず、表面を鏡面にしたｎ型シリコンウェーハ２を
用意し、このｎ型シリコンウェーハ２の表面を高温酸化
雰囲気中で熱処理して二酸化ケイ素層３を厚さ２２.５
ｎｍに形成する。この二酸化ケイ素層３上にポリシリコ
ン電極４を面積１.９６×１０-3ｃｍ2に形成し、ＭＯＳ
ダイオード１を製造する。
は、まず、表面を鏡面にしたｎ型シリコンウェーハ２を
用意し、このｎ型シリコンウェーハ２の表面を高温酸化
雰囲気中で熱処理して二酸化ケイ素層３を厚さ２２.５
ｎｍに形成する。この二酸化ケイ素層３上にポリシリコ
ン電極４を面積１.９６×１０-3ｃｍ2に形成し、ＭＯＳ
ダイオード１を製造する。
【００１４】次に、このＭＯＳダイオード１を暗箱５内
の所定位置に設置する。この結果、ポリシリコン電極４
の上面と、ｎ型シリコンウェーハ２の下面とは、高周波
容量計６に接続されるものである。そして、この高周波
容量計６のテストシグナルに、直流電源８を用いて直流
バイアス電圧を加えることにより、ＭＯＳダイオード１
のポリシリコン電極４が負の電圧（−５Ｖ）になるよう
にする。このバイアス電圧の印加と同時に、暗箱５内の
蛍光灯９を点灯し、この蛍光灯９の光でＭＯＳダイオー
ド１の表面を照射する。その３０秒後、蛍光灯９を消灯
する。なお、この蛍光灯９の照射中、直流電源８はＭＯ
Ｓダイオード１に−５Ｖのバイアス電圧を印加し続けて
いるものである。
の所定位置に設置する。この結果、ポリシリコン電極４
の上面と、ｎ型シリコンウェーハ２の下面とは、高周波
容量計６に接続されるものである。そして、この高周波
容量計６のテストシグナルに、直流電源８を用いて直流
バイアス電圧を加えることにより、ＭＯＳダイオード１
のポリシリコン電極４が負の電圧（−５Ｖ）になるよう
にする。このバイアス電圧の印加と同時に、暗箱５内の
蛍光灯９を点灯し、この蛍光灯９の光でＭＯＳダイオー
ド１の表面を照射する。その３０秒後、蛍光灯９を消灯
する。なお、この蛍光灯９の照射中、直流電源８はＭＯ
Ｓダイオード１に−５Ｖのバイアス電圧を印加し続けて
いるものである。
【００１５】次いで、直流電源８のバイアス電圧を−５
Ｖから＋５Ｖまで一定の変化量で上げていく。このバイ
アス電圧の変化に対するＭＯＳダイオード１の容量Ｃ
を、テストシグナル（測定周波数１ＭＨｚ）にて高周波
容量計６で測定し、この容量の測定値Ｃおよび電圧計７
の測定値Ｖをコンピュータ（図示していない）に入力
し、ＭＯＳダイオード１のＣ−Ｖ特性を示すＣ−Ｖ曲線
（図２）を得る。以上の測定温度は３００Ｋにて行って
いる。そして、Ｃ−Ｖ測定に要する全時間は、３０秒＋
１２０秒より１５０秒となり、従来例の７７０秒に比
べ、５分の１の短縮化を図ることができる。
Ｖから＋５Ｖまで一定の変化量で上げていく。このバイ
アス電圧の変化に対するＭＯＳダイオード１の容量Ｃ
を、テストシグナル（測定周波数１ＭＨｚ）にて高周波
容量計６で測定し、この容量の測定値Ｃおよび電圧計７
の測定値Ｖをコンピュータ（図示していない）に入力
し、ＭＯＳダイオード１のＣ−Ｖ特性を示すＣ−Ｖ曲線
（図２）を得る。以上の測定温度は３００Ｋにて行って
いる。そして、Ｃ−Ｖ測定に要する全時間は、３０秒＋
１２０秒より１５０秒となり、従来例の７７０秒に比
べ、５分の１の短縮化を図ることができる。
【００１６】このＣ−Ｖ曲線をデータ処理することによ
り、以下の特性を求めることができる。二酸化ケイ素層
３の容量ＣOXは２９６ｐＦ、不純物濃度Ｎsubは８.６８
×１０14／ｃｍ3、フェルミポテンシャルは−０.２８５
ｅＶ、フラットバンド容量Ｃfbは９８ｐＦ、フラットバ
ンド電圧Ｖfbは−０.２Ｖ、界面電荷密度Ｑss／ｑは６.
０７×１０10／ｃｍ2、しきい値電圧Ｖthは−０.８５６
Ｖとなる。これらの特性値は、従来例と変化なく求める
ことができている。
り、以下の特性を求めることができる。二酸化ケイ素層
３の容量ＣOXは２９６ｐＦ、不純物濃度Ｎsubは８.６８
×１０14／ｃｍ3、フェルミポテンシャルは−０.２８５
ｅＶ、フラットバンド容量Ｃfbは９８ｐＦ、フラットバ
ンド電圧Ｖfbは−０.２Ｖ、界面電荷密度Ｑss／ｑは６.
０７×１０10／ｃｍ2、しきい値電圧Ｖthは−０.８５６
Ｖとなる。これらの特性値は、従来例と変化なく求める
ことができている。
【００１７】したがって、半導体のＣ−Ｖ特性の測定前
に、この半導体表面に光を照射することにより、半導体
中のキャリア（反転層）が過剰に発生し、空乏層の安定
化を非常に早めることができる。この結果、半導体のＣ
−Ｖ特性の全測定時間を短縮することができる。
に、この半導体表面に光を照射することにより、半導体
中のキャリア（反転層）が過剰に発生し、空乏層の安定
化を非常に早めることができる。この結果、半導体のＣ
−Ｖ特性の全測定時間を短縮することができる。
【００１８】
【発明の効果】本発明は、以上説明してきたように構成
されているので、半導体のＣ−Ｖ特性の全測定時間を短
縮することができる。
されているので、半導体のＣ−Ｖ特性の全測定時間を短
縮することができる。
【図１】本発明の一実施例に係るＣ−Ｖ特性の測定方法
を実施するための装置を示した図である。
を実施するための装置を示した図である。
【図２】本発明の一実施例に係るＣ−Ｖ特性を示した図
である。
である。
【図３】従来例に係るＣ−Ｖ特性を示した図である。
１ ＭＯＳダイオード（半導体） ５ 暗箱 ６ 高周波容量計 ７ 電圧計 ８ 直流電源 ９ 蛍光灯
Claims (1)
- 【請求項１】 暗箱内に設置した半導体に所定の電圧を
印加し、この半導体のＣ−Ｖ特性を測定する方法におい
て、 上記半導体に光を所定時間照射した後、上記半導体のＣ
−Ｖ特性を測定することを特徴とするＣ−Ｖ特性の測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35890591A JPH05183036A (ja) | 1991-12-26 | 1991-12-26 | Ｃ−ｖ特性の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35890591A JPH05183036A (ja) | 1991-12-26 | 1991-12-26 | Ｃ−ｖ特性の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183036A true JPH05183036A (ja) | 1993-07-23 |
Family
ID=18461717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35890591A Withdrawn JPH05183036A (ja) | 1991-12-26 | 1991-12-26 | Ｃ−ｖ特性の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183036A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273183A (ja) * | 2002-03-15 | 2003-09-26 | Solid State Measurements Inc | 閾値電圧及びドーパント濃度の高速測定方法 |
| JP2012227216A (ja) * | 2011-04-15 | 2012-11-15 | Shin Etsu Handotai Co Ltd | ウェーハの電気特性測定方法 |
| CN114252704A (zh) * | 2021-12-14 | 2022-03-29 | 华虹半导体(无锡)有限公司 | 优化native MOS寄生二极管电容测试的方法 |
-
1991
- 1991-12-26 JP JP35890591A patent/JPH05183036A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273183A (ja) * | 2002-03-15 | 2003-09-26 | Solid State Measurements Inc | 閾値電圧及びドーパント濃度の高速測定方法 |
| JP2012227216A (ja) * | 2011-04-15 | 2012-11-15 | Shin Etsu Handotai Co Ltd | ウェーハの電気特性測定方法 |
| CN114252704A (zh) * | 2021-12-14 | 2022-03-29 | 华虹半导体(无锡)有限公司 | 优化native MOS寄生二极管电容测试的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schroder | Contactless surface charge semiconductor characterization | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| TWI525328B (zh) | Ｃ－ｖ特性測定系統及ｃ－ｖ特性測定方法 | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| CN106684012B (zh) | SiO2中电荷与SiO2/Si界面态的分离测试方法 | |
| Wong et al. | Study of the electronic trap distribution at the SiO/sub 2/-Si interface utilizing the low-frequency noise measurement | |
| US7488610B2 (en) | Insulator film characteristic measuring method and insulator film characteristic measuring apparatus | |
| JPH05183036A (ja) | Ｃ−ｖ特性の測定方法 | |
| Poon et al. | Energy and electric field dependence of Si‐SiO2 interface state parameters by optically activated admittance experiments | |
| US5701088A (en) | Method of evaluating a MIS-type semiconductor device | |
| US5760594A (en) | Contamination monitoring using capacitance measurements on MOS structures | |
| Tansley | AC profiling by Schottky gated cloverleaf | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| Chiang et al. | Sensing characteristics of ISFET based on AlN thin film | |
| JP2703720B2 (ja) | 高周波ｃ−ｖ特性測定方法及び測定装置 | |
| Oliver | Fabrication and Evaluation of Different Passivation Layers For the Germanium-Insulator Interface Using Plasma Enhanced ALD | |
| Petit et al. | Inelastic electron tunnelling spectroscopy in N-MOS junctions with ultra-thin gate oxide | |
| JPH05183034A (ja) | 半導体の特性測定方法 | |
| Roy et al. | Non-contact characterization of ultrathin dielectrics for the gigabit era | |
| Gildenblat et al. | Interface state density measurements with a modified C‐V technique | |
| JP2001185594A (ja) | ゲート絶縁膜評価方法及び装置 | |
| JPH05102273A (ja) | シリコンウエーハの結晶評価方法 | |
| Sell et al. | Fast interface characterization of tunnel oxide MOS structures | |
| JP2682464B2 (ja) | 表面計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |